一种适合表面贴装工艺的压阻式加速度传感器及其制造方法与流程

本发明涉及传感器技术领域，具体涉及一种适合表面贴装工艺的压阻式加速度传感器及其制造方法。

背景技术：

随着物联网、汽车电子等行业的兴起，mems(microelectromechanicalsystems，微机电系统)传感器由于其体积小，功耗低，重量轻，响应快等优点，有着巨大的应用前景。尤其是mems加速度传感器，在汽车电子、消费类产品、工业控制等领域有巨大的应用。

目前，mems加速度传感器一般需要和相应的控制电路(ic)一起使用，实现具体的功能。将mems加速度传感器和相应控制ic封装在一个封装模块中，业界一般采用将mems传感器和相应控制ic并列放在一个封装基底上，通过引线键合实现mems传感器和相应控制ic以及与封装模块引脚的电连接；为了减小封装面积。也有将mems传感器和相应ic堆叠封装。但mems传感器和相应控制ic以及与封装模块引脚的电连接还是依靠引线键合。为了进一步减小封装模块的面积，增加电连接可靠性，采用了tsv技术，将器件的电信号引到器件底部，与另一器件或者封装基底通过bga(ballgridarray，焊球阵列封装)、lga(landgridarray，触点阵列封装)等类似形式直接焊接，实现相应的电连接，实现3d封装。但一般mems加工工艺制造的mems加速度传感器的金属引脚(pad)是在器件的顶部，为了便于后续3d封装，需要通过tsv技术，将mems加速度传感器的电信号引到器件底部。传统的tsv技术一般需要在通孔中电镀铜，以形成电通道，但电镀铜形成电通道后，后续工艺就不能进行高温工艺(≤500℃)，限制了器件后续加工的工艺可选择性及加工工艺先后顺序的灵活性，造成后续加工的困难，增加加工成本。此外，电镀铜后，由于铜和半导体材料热膨胀系数的不匹配，会产生残余应力，影响器件性能。而且，电镀铜工艺和传统的cmos工艺不兼容。也有一些通过在贯穿晶圆厚度方向的通孔中沉积导电材料的形式形成电连接通道，由于晶圆厚度比较厚，形成贯穿晶圆的通孔截面尺寸比较大，深宽比很大，后续沉积导电材料比较困难，比较耗时，进一步增加了加工成本。此外，由于通孔很深，沉积的半导体导电材料的电连接可靠性较差。

相关技术的公开文献有：

1、公开号为cn102759636a的中国专利申请

见图1、2所示，该申请中利用三片晶圆，分别加工mems加速度的可动质量块结构(活动电极层)、上固定电极结构、下固定电极结构；通过在可动质量块结构晶圆上形成两个硅岛结构。下固定电极结构通过tsv技术形成3个硅通孔，并填充导电材料；其中两硅通孔与器件层的两个硅岛结构对应，通过两次对准键合，形成电连接通道。将两个固定电极及可动电极从下固定电极结构的晶圆引出，形成差分电容式加速度传感器结构。

该文献中，通过三片晶圆加工相应结构，通过两次精确对准键合，形成了一种适合3d封装的差分电容式加速度传感器结构。虽然只在下电极形成三个互相绝缘通孔，并用导电材料填充通孔。由于下固定电极可以减薄，加工容易，也可以用沉积半导体导电材料完成通孔填充；但需要使用3片晶圆加工，而且需要两次精准的晶圆级对准键合，加工难度大，加工成本高。

2、公开号为cn102050418a的中国专利申请

见图3所示，该专利申请描述了一种适合3d封装mems器件的晶圆级制造方法及其与ic的3d集成。该方法使用两片晶圆，分别在两片晶圆表面对应位置加工深孔，在其中一片晶圆中加工空腔，然后通过对准键合，使两片晶圆加工的深孔精确对准，减薄带有空腔的晶圆，露出深孔的一端，然后在空腔上方制作mems器件相关结构，在mems器件可动结构释放前减薄另一片晶圆，露出深孔另一端，最后在通孔中电镀铜，形成电连接通道，将加工的mems器件的电信号引到器件底部，最后键合玻璃盖板，形成密封腔。通过在器件底部形成的金属焊盘，通过焊接实现和控制ic的通讯。

该文献中，在晶圆级完成了mems器件的制作，并将mems器件的电信号引到了器件的底部，方便了后续的3d封装。但由于制作mems器件时，需要在两片晶圆上都加工对应的深孔，后续还需要精确对准深孔完成键合，增加了加工的难度和成本。需要分别在键合后结构的两面都进行减薄，暴露深孔，进一步增加了加工成本。当完成mems器件加工后，虽然没有释放结构，但在机械减薄另一面时也可能造成mems器件的关键部位损伤，影响器件性能。最后，由于在深孔中电镀铜，形成电连接通道，造成后续加工工艺不能使用高温工艺(≤500℃)，后续加工工艺的可选择性及工艺先后顺序的灵活性受到限制；由于铜的热膨胀系数和晶圆材料热膨胀系数不同，会产生残余应力，影响mems器件的性能。

3、公开号为cn103224216a的中国专利申请

见图4所示，该专利申请中首先形成mems器件的可动结构，然后通过tsv技术，在衬底中形成硅通孔，然后在通孔侧壁形成绝缘层，防止金属向半导体材料扩散的阻隔层；接着在通孔中形成金属导电材料，将mems器件的引脚引到衬底底部。由于需要先形成mems器件的可动结构，然后通过tsv技术形成衬底通孔，在通孔中形成导电结构，将器件电信号引到衬底底部。所以其工艺先后顺序明显受到限制，最后形成导电通孔。此外，mems器件可动结构释放后，在形成衬底通孔加工中，容易造成mems器件的损伤，降低良率。

4、《waferlevelpackagedmemsswitchwithtsv》(基于tsv技术的mems开关的晶圆级封装)

在2012年2月的《科学与工业研究基金》(thefoundationforscientificandindustrialresearch-sintef)中，公开了本文；该文中通过在sｏi晶圆上首先通过tsv技术形成贯穿晶圆的硅通孔，然后通过在通孔中形成重掺杂的多晶硅材料，形成电连接通道，接着在soi晶圆器件层形成mems加速度开关，mems加速度开关的电信号通过前面形成的电连接通道引到器件底部。

该文献公开的方案没有采用电镀铜形成电连接通道，通过在tsv技术加工的通孔中采取沉积的办法生长半导体导电材料，实现相应的电连接通道，将mems加速度开关的电信号引到器件底部。为了避免加工通孔时造成器件损伤，先进行电连接通道加工，而且加工中没有采用电镀金属材料工艺，后续工艺也可以采用高温工艺(＞500℃)。但受目前加工工艺宽深比的限制，通孔加工会很大。按照普通晶圆厚度及目前成熟加工工艺的宽深比，通孔直径需要在30um左右，后续生长半导体导电材料比较耗时。而且由于孔的深度很大，生长的半导体导电材料中容易出现不密实等缺陷，影响电连接的可靠性。

技术实现要素：

本发明解决的技术问题之一在于提供一种适合表面贴装工艺的压阻式加速度传感器；解决上述现有技术存在的缺陷。

本发明解决的技术问题之二在于提供一种适合表面贴装工艺的压阻式加速度传感器的制造方法；加工工艺简单，成本低，与传统cmos工艺兼容，形成电通道后，器件加工工艺仍可以在高温下(＞500℃)进行，加工工艺先后顺序灵活，可以避免产生残余应力对器件性能的影响。

本发明解决上述技术问题之一的技术方案是：

所述的传感器包括衬底半导体材料、晶圆内的绝缘层及顶层半导体材料；其特征在于：在衬底半导体材料内与晶圆内的绝缘层界面位置设有空腔；

顶层半导体材料和衬底半导体材料为反相掺杂，即顶层半导体材料为n型掺杂时，则衬底半导体材料为p型掺杂；顶层半导体材料为p型掺杂时，则衬底半导体材料为n型掺杂；

衬底半导体材料上设有电隔离沟槽；顶层半导体材料和衬底半导体材料外表设有绝缘层；被电隔离沟槽包围的衬底半导体材料表面的绝缘层上形成有电接触孔，电接触孔内重掺杂；沉积金属，并形成金属引脚；

在顶层半导体材料上形成有加速度传感器的压阻条、电学引线区及电学连接孔；

电学引线区和压阻条部分重合，也与电隔离沟槽包围的衬底半导体材料部分重合；

所述的电连接孔通过绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；并且位置在电学引线区和电隔离沟槽包围的衬底半导体材料部分的重合区域内；在电学连接孔内沉积导电层，并形成电连接通道；各电连接通道之间相互绝缘；

在所述晶圆内的空腔上方通过顶层半导体材料表面的绝缘层、顶层半导体材料及晶圆内的绝缘层，形成释放槽，释放加速度传感器的可动结构，保护盖板通过不导电键合材料键合在顶层半导体材料表面，形成密封空腔；所述保护盖板在键合界面处设有空腔，空腔位置和加速度传感器可动结构相对应，以保护加速度传感器的可动结构并留有加速度传感器可动结构运动的空间；或者，

在顶层半导体材料表面的绝缘层形成有钝化层；在所述晶圆内的空腔上方通过顶层半导体材料表面的钝化层、绝缘层、顶层半导体材料及晶圆内的绝缘层，形成释放槽，释放加速度传感器的可动结构；在保护盖板和所述钝化层表面形成相应的导电键合材料密封区，并相互对应，保护盖板通过所述导电键合材料密封键合在钝化层表面，形成密封空腔；所述保护盖板在键合界面处设有空腔，空腔位置和加速度传感器可动结构相对应，以保护加速度传感器的可动结构并留有加速度传感器可动结构运动的空间。

所述的传感器可基于预制空腔绝缘衬底上的硅(cavity-soi)晶圆制作。

所述的电隔离沟槽的形状可以为圆形环、长方形环、正方形环等任意环形形状；电隔离沟槽内可以全部填充、部分填充或者完全不填充绝缘层。

所述的电学连接孔的形状为圆形、方形等任何柱体形状。

本发明解决上述技术问题之二的技术方案是：

所述的制造方法包括以下步骤：

s1、在晶圆的衬底半导体材料上形成电隔离沟槽，具体包括(a)：在晶圆的衬底半导体材料上生长一层硬掩膜层；(b)：图形化、刻蚀，刻穿硬掩膜层及衬底半导体材料，暴露出晶圆内的部分绝缘层，形成电隔离沟槽；所述晶圆包括衬底半导体材料、晶圆内的绝缘层以、顶层半导体材料及在衬底半导体材料内与晶圆内的绝缘层界面位置设有空腔；

s2、去除s1中衬底半导体材料表面的硬掩膜层，并在晶圆表面重新形成绝缘层、填堵电隔离沟槽；

s3、在顶层半导体材料上形成加速度传感器的压阻条：在顶层半导体材料上方的绝缘层图形化、轻掺杂，形成加速度传感器的压阻条；压阻条的掺杂方式和顶层半导体材料掺杂方式相反；

s4、顶层半导体材料重掺杂，形成电学引线区：在顶层半导体材料上方的绝缘层图形化、重掺杂，形成电学引线区；电学引线区和压阻条部分重合，也与电隔离沟槽包围的衬底半导体材料部分重合；电学引线区的掺杂方式与顶层半导体材料的掺杂方式相反；

s5、形成电学连接孔：在顶层半导体材料上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；电学连接孔的位置在电学引线区和电隔离沟槽包围的衬底半导体材料部分的重合区域内；

s6、形成电连接通道，形成电学连接孔后，沉积导电层，填充电学连接孔；图形化、刻蚀，去除部分或全部晶圆表面的导电层，确保各个电连接通道电绝缘，形成电学引线区与电隔离沟槽包围的衬底半导体材料之间的电连接通道；导电层材料为掺杂方式与顶层半导体材料掺杂相反的半导体导电材料；

s7、形成电接触孔，在晶圆被电隔离沟槽包围的衬底半导体材料下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔；

s8、形成从顶层半导体材料电学引线区到衬底半导体材料底部的电通道及金属引脚，在衬底半导体材料上的电接触孔内重掺杂，高温退火，活化；然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层半导体材料电学引线区到衬底半导体材料底部的电通道及金属引脚；电接触孔内的掺杂方式与衬底半导体材料掺杂方式相同；

后续工艺步骤中，键合保护盖板时，当键合材料为不导电键合材料，执行步骤s9-s10；当键合材料为导电键合材料时，则由s8后，执行步骤s10-1-s10-4；

s9、释放加速度传感器的可动结构：图形化、刻蚀，刻穿晶圆内的空腔上方的晶圆表面的绝缘层、顶层半导体材料、晶圆内的绝缘层，形成释放槽，释放加速度传感器的可动结构；

s10、键合保护盖板：所述保护盖板在键合界面处设有空腔，空腔位置和加速度传感器可动结构相对应。在保护盖板上形成不导电键合材料，图形化、刻蚀，去除部分不导电键合材料，形成不导电键合材料密封键合区；键合，形成密封空腔。；

s10-1、优选的，在晶圆上表面形成钝化层，钝化层材料可以为半导体加工工艺中常用的绝缘材料；

s10-2、在晶圆上表面形成导电键合材料密封键合区：形成一层导电键合材料，图形化、刻蚀，去除部分导电键合材料，形成晶圆表面的导电键合材料密封键合区；

s10-3、释放加速度传感器的可动结构：图形化、刻蚀，刻穿晶圆内的空腔上方的晶圆表面的钝化层、绝缘层、顶层半导体材料、晶圆内的绝缘层，形成释放槽，释放加速度传感器的可动结构；

s10-4、键合保护盖板：所述保护盖板在键合界面处设有空腔，空腔位置和加速度传感器可动结构相对应。在保护盖板的键合界面上形成导电键合材料，图形化、刻蚀，去除部分导电键合材料，形成保护盖板上的导电键合材料密封键合区，保护盖板上的导电键合材料键合区和s10-2中形成的晶圆上表面导电键合材料密封键合区对应；键合，形成密封空腔。

所述的s1中，硬掩膜层为氧化硅材料、氮化硅等半导体加工中常用的硬掩膜层材料，生长方法可以采用化学气相沉积、外延生长等半导体加工中常用的工艺。

所述的s2中，绝缘层可以完全不填充电隔离沟槽，也可以部分填充电隔离沟槽，也可以完全填充电隔离沟槽；

所述的s2中，生长绝缘层的材料可以是由四乙氧基硅烷反应生成的化学气相沉积的氧化硅材料，也可以是用其它常用半导体加工工艺形成的绝缘层。

所述的s3中，轻掺杂的方式可以采用离子注入、热扩散方式等半导体加工中常用的加工方式。

所述的s5、s7、s8、s9、s10-2、s10-3中，刻蚀的方法可以采用半导体加工常用的湿法刻蚀或者干法刻蚀。

所述的s6中，电连接通道材料具有导电性，一种典型的材料是低压化学汽相淀积或者外延生长的掺杂多晶硅。

所述的s8中，金属材料为铝(al)或者铝硅(al∶si)等半导体加工中常用的金属引脚材料。

所述的s10中，键合可以采用笨并环丁烯(bcb)键合技术，不导电键合材料采用笨并环丁烯(bcb)。

所述s10-4中，键合可以采用金-金热压键合或者铝-锗共晶键合等半导体加工中常用的键合技术，s10-2、s10-4中所述的导电键合材料为金、铝、锗等半导体加工中常用的导电键合材料。

所述的s10-1中，钝化层材料可以为氮化硅等半导体加工工艺中常用的绝缘层材料，形成钝化层的方法可以采用化学气相沉积、物理气相沉积、外延生长等半导体加工中常用的方法。

本发明利用所述晶圆结构，实现一种适合表面贴装工艺的压阻式加速度传感器结构及其相应的制造方法。该结构通过在顶层半导体材料中形成的pn结，通过pn结的单向导电性实现顶层半导体材料中的不同电连接通道的绝缘，通过tsv技术在半导体材料晶圆衬底上形成电隔离沟槽，电隔离沟槽包围的部分衬底半导体材料及相应的pn结组成相互绝缘的电通道，从而实现压阻式加速度传感器的电信号引到器件底部，方便后续的3d封装。本发明通过电学引线区将加速度传感器电信号引出，在衬底上通过加工电隔离沟槽包围的部分衬底半导体材料及在顶层半导体材料上形成的pn结形成相互绝缘的电通道，将加速度传感器电信号引到衬底半导体材料底部，没有使用金属布线和电镀铜工艺，因而形成电通道后，后续工艺可以使用高温工艺(＞500℃)，加工工艺先后顺序灵活，便于后续加工，降低加工成本，并避免残余应力对器件性能的影响。采用的工艺与传统cmos工艺完全兼容，降低设备投入及加工成本。由于顶层半导体材料用于形成mems加速度传感器的可动结构，因而很薄，用导电半导体材料填充容易，填充质量高，保证电连接的可靠性，而且用时短，降低加工难度和成本。

附图说明

下面结合附图对本发明进一步说明：

图1为现有技术结构图之一；

图2为现有技术结构图之二；

图3为现有技术结构图之三；

图4为现有技术结构图之四；

图5本发明实施例晶圆结构横截面示意图；

图6本发明生长硬掩膜层后结构横截面示意图；

图7a、b本发明形成电隔离沟槽后结构示意图；

图8a、b、c本发明绝缘层填堵电隔离沟槽后结构示意图；

图9a、b本发明形成压阻条后结构示意图；

图10a、b本发明形成电学引线区后结构示意图；

图11a、b本发明形成电学连接孔结构示意图；

图12a、b本发明形成电连接通道后结构示意图；

图13a、b本发明形成电接触孔后结构示意图；

图14a、b本发明形成金属引脚后结构示意图；

图15a、b本发明释放可动结构后结构示意图之一；

图16本发明用不导电键合材料键合保护盖板后结构横截面示意图；

图17本发明第二实施例形成钝化层后结构横截面示意图；

图18本发明第二实施例晶圆表面形成导电键合材料密封键合区后结构横截面示意图；

图19本发明第二实施例释放可动结构后结构横截面示意图；

图20本发明第二实施例用导电键合材料键合保护盖板后结构横截面示意图；

图21本发明实际应用及电路通道原理横截面示意图。

具体实施方式

本发明实施例基于预制空腔绝缘衬底上的硅(cavity-soi)晶圆，晶圆结构如图5所示。晶圆包括衬底硅300、绝缘层200(二氧化硅)、预制空腔400以及顶层硅100。顶层硅100和衬底硅300的掺杂浓度以及晶向可以根据实际需要自由选择，但顶层硅100和衬底硅300的掺杂必须相反。本发明实施例只列出一种典型应用：顶层硅100和衬底硅300都采用100晶向、顶层硅100为n型掺杂，衬底硅300为p型掺杂(当然也可以是顶层硅100为p型掺杂，衬底硅300为n型掺杂)。

依照本发明的结构和方法，实施步骤如下：

s1、在所述晶圆的衬底硅300上形成电隔离沟槽，包括(a)：在晶圆的衬底硅300上生长一层硬掩膜层，例如氧化硅材料，生长方法可以采用化学气相沉积、外延生长等半导体加工中常用的工艺，如图6；(b)：图形化、刻蚀，刻穿硬掩膜层及衬底硅300，暴露出晶圆中的部分绝缘层200，形成电隔离沟槽，电隔离沟槽的形状在图7中示意为圆形环，也可以是任何形状的环形结构，例如长方形环、正方形环等。

s2、去除s1中衬底硅300上的硬掩膜层，在晶圆表面形成一层绝缘层，填堵电隔离沟槽。绝缘层可以完全不填充电隔离沟槽(如图8a所示)，也可以部分填充电隔离沟槽(如图8b所示)，也可以完全填充电隔离沟槽(如图8c所示)。生长绝缘层的材料可以是化学气相沉积形成的氧化硅材料(由四乙氧基硅烷(teos)反应生成)，也可以使用其它常用的半导体加工工艺形成绝缘层。后续工艺步骤按照图8b所示形式及绝缘材料部分填充电隔离沟槽示意，当然也可以是其它形式。

s3、在顶层硅100上形成加速度传感器的压阻条：在顶层硅100上方的绝缘层图形化、p型轻掺杂(如果顶层硅为p型，此处轻掺杂为n型轻掺杂)，形成加速度传感器的压阻条，压阻条形状可以根据具体设计及应用选用不同的形状，本实施例只是示意性画出。轻掺杂的方式可以采用离子注入、热扩散方式等半导体器件常用的加工方法，压阻条布置位置可以根据具体设计确定，图中只是示意性画出，形成压阻条后，结构示意图如图9。

s4、在顶层硅100重掺杂、形成电学引线区：在顶层硅100上方的绝缘层图形化、p型重掺杂，(当顶层硅100为p型时，此处为n型重掺杂)，形成电学引线区。电学引线区和压阻条部分重合，也与电隔离沟槽包围的衬底硅300部分重合，形成的电学引线区的形状可以根据设计具体决定，图中只是示意性的表示一种电学引线区的形状，完成后结构示意图如图10。

s5、形成电学连接孔：在顶层硅100上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层硅100、及晶圆内的绝缘层200，暴露出部分衬底硅300；结构如图11所示。刻蚀的方法可以采用半导体加工常用的湿法刻蚀或者干法刻蚀，例如反应离子刻蚀(rie)。电学连接孔的位置在电学引线区和电隔离沟槽包围的衬底硅300部分重合区域内，电接触孔的形状图中示意性的表示为圆形，也可以是方形等任何形状柱体。

s6、形成电连接通道：形成电学连接孔后，沉积导电层，填充电学连接孔；图形化、刻蚀，去除部分晶圆表面的导电层，保证各个电连接通道电绝缘，形成电学引线区与电隔离沟槽包围的衬底硅300之间的电连接通道。导电层材料为p型(当顶层硅是p型时，此处采用n型掺杂的半导体导电材料)掺杂的半导体导电材料。当然也可以完全去除晶圆表面的导电层。图12及后续工艺中只是示意性的表示为去除了晶圆表面部分导电层。导电层具有导电性，一种典型的材料是低压化学汽相淀积(lpcvd)或者外延(epitaxial)生长的p型掺杂(当顶层硅为p型，这里就应该是n型掺杂)(in-situdoping，原位掺杂)多晶硅。

s7、形成电接触孔：在晶圆的电隔离沟槽包围的衬底硅300下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔，刻蚀的方法可以采用半导体加工常用的任何湿法腐蚀或者干法腐蚀，例如反应离子刻蚀(rie)。形成电接触孔后，结构示意图如图13。

s8、形成从顶层硅100的电学引线区到衬底硅底部的电通道及金属引脚：在衬底硅上的电接触孔内p型重掺杂(当衬底硅为n型掺杂，此处也应该是n型重掺杂)，高温退火，活化；然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层硅100的电学引线区到衬底硅300底部的电通道及金属引脚，典型的金属材料为铝(al)或者铝硅(al∶si)等半导体加工中常用的金属引脚材料，如图14所示。

s9、释放加速度传感器的可动结构：图形化、刻蚀，刻穿晶圆内的空腔上方的晶圆表面的绝缘层、顶层硅、晶圆内的绝缘层，释放加速度传感器的可动结构，刻蚀的方法可以采用半导体加工常用的湿法腐蚀或者干法腐蚀，例如深反应离子刻蚀(drie)，图中只是示意性的画出释放槽结构，可以根据具体设计，有不同的形式的释放槽结构，释放后结构示意图如图15所示。

s10、键合保护盖板：在保护盖板键合界面上形成不导电键合材料，图形化、刻蚀，去除部分不导电键合材料，形成不导电键合材料密封键合区；键合，形成密封空腔，保护加速度传感器的可动结构；保护盖板在键合界面处设有空腔，空腔位置和加速度传感器可动结构相对应。键合时可以控制不同的真空度，也可以调节加速度传感器的动态性能。键合可以采用半导体加工中常用的键合方法和键合材料，当键合材料为不导电材料(例如bcb材料)；完成后结构示意图如图16所示，不导电键合材料密封键合区的位置及形状图中只是示意性给出，可以根据具体设计，具有不同位置和形状。

如果采用导电材料键合保护盖板(第二实施例)，例如采用铝-锗共晶键合或者金-金热压焊键合等工艺时，前面的工艺步骤和s1-s8相同，后续工艺流程如下：

s10-1、则优选的，在晶圆上表面形成钝化层，钝化层材料可以为氮化硅等半导体工艺中常用的绝缘材料，形成氮化硅层的方法可以采用化学气相沉积、物理气相沉积、外延生长等等半导体加工中常用的方法，完成该步后结构示意图如图17。

s10-2、在晶圆上表面形成导电键合材料密封键合区：在晶圆上表面生长一层导电键合材料，图形化、刻蚀，去除部分导电键合材料，形成晶圆表面的导电键合材料密封键合区，导电键合材料采用一般半导体键合工艺常用的导电键合材料，例如铝、锗、金等导电键合材料。形成方法可以采用半导体加工中常用的方法，例如物理气相沉积(pvd)、溅射等方法。导电键合材料区域的形状和位置可以根据设计具体安排，图18只是示意性表示。

s10-3、释放加速度传感器的可动结构：图形化、刻蚀，刻穿晶圆内的空腔上方的晶圆表面的钝化层、绝缘层、顶层硅100、晶圆内的绝缘层200，形成释放槽，释放加速度传感器的可动结构。刻蚀的方法可以采用半导体加工常用的湿法腐蚀或者干法腐蚀，例如深反应离子刻蚀(drie)，图中只是示意性的画出释放槽结构，可以根据具体设计，有不同的形式的释放槽结构(俯视图和图15b相同)，释放后结构示意图如图19所示。

s10-4、键合保护盖板：在保护盖板的的键合界面上形成导电键合材料，图形化、刻蚀，去除部分导电键合材料，形成保护盖板上的导电键合材料密封键合区，保护盖板上的导电吉安和材料键合区和s10-2中形成的晶圆上表面的导电键合材料键合区对应，然后进行键合，形成密封空腔。导电键合材料可以是半导体工艺中常用的导电键合材料，例如铝、金、锗等。保护盖板在键合界面处设有空腔，空腔位置和加速度传感器可动结构相对应。完成后结构示意图如图20所示。

至此，完成了本发明适合表面贴装工艺的压阻式加速度传感器及其制造方法的晶圆级制造。本发明通过重掺杂将加速度传感器的电信号引出，没有使用金属引线，通过贯穿衬底硅的电隔离沟槽包围的衬底硅部分及相应的pn结实现相互绝缘的电通道，没有使用电镀铜的工艺形成电通道，避免残余应力对功能器件性能的影响，形成电通道后，后续加工工艺可以经受高温工艺(>500℃)，因而本发明加工工艺的先后顺序安排更加灵活，本发明给出的上述工艺先后顺序只是一种示意，可以根据实际情况可以灵活调整；其次，本发明给出了一种适合表面贴装的单轴面外加速度传感器的结构来说明的，对于常见的面内加速度传感器结构和多轴加速度传感器结构，可以同样采用该方法将器件的电信号引到器件底部，实现晶圆级制造，形成的加速度传感器也便于后续3d封装。其后续用于3d封装及其电路通道原理示意图如图21；实际应用中，顶层硅100上的掺杂区及电连接孔中的导电层与顶层硅100的界面是pn结界面，竖直向下箭头表示电流导通方向，由于有pn结的单向导电性，顶层硅100上任意两个掺杂区之间的电流方向是不存在的，即顶层硅100相邻p型掺杂区域不会有电学连接(除非相邻p型掺杂区域内pn结的反偏电压导致pn结击穿，但一般半导体器件没有那么高的使用电压)，从而保证各个电通道之间的相互绝缘。

以上是对本发明具体实施例的描述；但本发明的保护范围不局限于以上具体实施方式；凡依前述之具体实施例可得之等效变化；都应属于本发明保护范围之类。