一种薄型三维集成封装方法及结构与流程

本发明涉及集成封装技术领域，具体涉及一种薄型三维集成封装方法及结构。

背景技术：

三维集成封装技术是将至少两层集成电路芯片(英文：integratedcircuit，简称：ic，本申请中将集成电路芯片简称为芯片)堆叠设置并予以封装，通过埋设在封装体内的导电结构实现各层芯片之间的电信号连接。三维集成封装技术可以降低芯片功耗、减小互连延时、提高数据传输带宽，为实现具有复杂功能的soc(英文全称：systemonchip，中文：系统级芯片或片上系统)芯片提供了可能。mems芯片封装时采用三维集成技术，可以大大缩小封装尺寸,并具有精度高、功耗低的特点。此外，三维集成封装技术还可以大大缩小封装结构的尺寸。

现有技术中为进一步减小三维封装结构的尺寸，提供了一种薄型三维封装方法，通过该方法形成的薄型封装结构如图1所示，该方法包括：在第一芯片1上的预定位置形成贯通第一表面与第二表面的通孔，在通孔内填充导电金属，形成tsv结构2；在第一芯片1的第一表面上形成以凹槽3；将第二芯片4设置于凹槽3中，在第一芯片1的第一表面上形成焊球5，焊球5与tsv结构电连接；在第二芯片4的第一表面上形成焊球6。相比于传统堆叠型三维集成封装方法，该方法能够降低封装结构的厚度。

然而，在实际生产实践中，发明人发下上述方法存在以下问题：由于设置tsv结构需要在第一芯片1的内部开设通孔，有可能破坏第一芯片1的内部电路，因而tsv结构必然是在第一芯片1上的预定位置设置，那么第一芯片1在设计时必须考虑预留该预定位置，加之tsv结构的孔径较小，对精度要求较高，因此增加了第一芯片1的设计难度；并且，必须在第一芯片1上为孔径较小的tsv结构预留狭小的预定位置这一要求，还需要第一芯片1的不同上、下游厂家统一设计规格和技术要求，因此增加了第一芯片1及封装结构的生产难度。

技术实现要素：

有鉴于此，本发明实施例提供了一种薄型三维集成封装方法及结构，以解决现有技术中为减小三维封装结构的尺寸而使得封装芯片的设计难度大、第一芯片及封装结构的生成难度大的技术问题。

根据第一方面，本发明实施例提供了一种薄型三维集成封装方法，包括：在载板的第一表面形成导电金属柱，将第一芯片贴附在所述载板的第一表面；其中，所述第一芯片的焊点朝向所述载板的第一表面；在所述载板的第一表面形成第一模封层，所述第一模封层包覆所述第一芯片和所述导电金属柱的侧壁，并露出所述第一芯片和所述导电金属柱；在所述第一芯片内部形成凹槽；将第二芯片设置在所述凹槽内，且所述第二芯片的焊点朝向远离所述载板的方向。

可选地，所述在载板的第一表面形成导电金属柱，将第一芯片贴附在所述载板的第一表面步骤包括：在载板的第一表面设置临时键合层；在载板的第一表面形成导电金属柱，将第一芯片贴附在所述载板的第一表面。

可选地，所述在载板的第一表面形成导电金属柱，将第一芯片贴附在所述载板的第一表面的步骤之前，还包括：在载板表面设置第一布线层。

可选地，所述方法还包括：拆除所述载板，在原先贴附载板的一面形成第一布线层，所述第一布线层的导线中的至少部分与所述第一芯片的焊点和/或所述导电金属柱的端部电连接。

可选地，所述在所述载板的第一表面形成第一模封层的步骤之后，还包括：在第一模封层上形成第二布线层，所述第二布线层的导线中的至少部分与所述导电金属柱的端部和/或所述第二芯片的焊点电连接。

可选地，所述在将第二芯片设置在所述凹槽内，且所述第二芯片的焊点朝向远离所述载板的方向之后还包括：在所述第二芯片的焊点与所述第二布线层之间设置金属打线。

可选地，所述在所述第二芯片的焊点与所述第一布线层之间设置导线的步骤之后，还包括：在所述第一布线层上形成第二模封层，所述第二模封层包覆所述第一芯片、所述第二芯片和所述第二芯片的焊点。

根据第二方面，本发明实施例提供了一种薄型三维集成封装结构，包括：第一芯片，其焊点朝向第一方向；所述第一芯片背向所述第一方向的一侧表面开设有凹槽；第一模封层，包覆所述第一芯片的侧壁，并露出所述第一芯片的焊点；导电金属柱，贯通所述第一模封层，且其两端分别在所述第一模封层的两侧表面露出；第二芯片，设置在所述凹槽内，且所述第二芯片的焊点朝向背离所述第一方向的方向。

可选地，所述封装结构还包括：第一布线层，设置在所述第一模封层朝向所述第一方向的表面，所述第一布线层的导线中的至少部分与所述第一芯片的焊点和/或所述导电金属柱的端部电连接。

可选地，所述封装结构还包括：第二布线层，设置在所述第一模封层背向所述第一方向的一侧表面，且所述第二布线层的导线中的至少部分与所述导电金属柱的端部和/或所述第二芯片的焊点电连接；第二模封层，包覆所述第一芯片、所述第二芯片；焊球，设置在所述第一芯片朝向所述第一方向的表面，所述焊球至少部分与所述第一芯片的焊点和/或所述导电金属柱的端部电连接。

本发明实施例所提供的薄型三维集成封装方法及结构，将第二芯片设置在第一芯片上所开设的凹槽内，将两个芯片层压缩在一个芯片层内实现，降低了三维集成封装结构的厚度。并且，将芯片的模封层中设置贯通的导电金属柱，芯片层两侧可以通过该导电金属柱实现电连接，无需在芯片内部开设通孔，无需在设计芯片时预留预定位置，从而降低了芯片的设计难度；降低了对芯片的不同上、下游厂家设计规格和技术要求的一致性要求，从而降低了封装结构的生产难度。由此可见，本发明实施例所提供的薄型三维集成封装方法能够以“较低”的成本生产出较“轻薄”的三维集成封装结构。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了现有薄型三维封装方法所形成的封装结构示意图；

图2示出了根据本发明实施例的一种薄型三维集成封装方法的流程图；

图3示出了根据本发明实施例的另一种薄型三维集成封装方法的流程图；

图4示出了根据本发明实施例的又一种薄型三维集成封装方法的流程图；

图5示出了根据本发明实施例的又一种薄型三维集成封装方法的流程图；

图6a至图6e、图6g至图6i示出本发明实施例的一种薄型三维集成封装方法中部分步骤所得到的结构示意图；

图6f示出了一种第二芯片的结构示意图；

图6j至图6m示出本发明实施例的另一种薄型三维集成封装方法中部分步骤所得到的结构示意图；

图7a示出了另一种第二芯片的结构示意图；

图7b至图7d示出本发明实施例的又一种薄型三维集成封装方法中部分步骤所得到的结构示意图；

图8a至图8e、图8g至图8j示出本发明实施例的又一种薄型三维集成封装方法中部分步骤所得到的结构示意图；

图8f示出了另一种第二芯片的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

本发明实施例提供了一种薄型三维集成封装结构，如图6i(结合图6e、图6f)所示，该封装结构包括第一芯片50、第一模封层60、导电金属柱40和第二芯片90。

第一芯片50背向第一方向的一侧表面(也即图6i中第一芯片50的上表面)开设有凹槽，参见图6e，80为开设在第一芯片50上的凹槽。

第一模封层60包覆第一芯片50的侧壁，并露出第一芯片50的焊点。图6i中，第一芯片50的焊点(与黑色条形块相连接的位置)在下表面露出。

导电金属柱40贯通第一模封层60，且导电金属柱40两端分别在第一模封层60的两侧表面露出。

第二芯片90设置在凹槽80内，且第二芯片90的焊点朝向背离第一方向的方向(也即图6i中第二芯片90的焊点朝向上方)。

上述薄型三维集成封装结构，将第二芯片设置在第一芯片上所开设的凹槽内，将两个芯片层压缩在一个芯片层内实现，降低了三维集成封装结构的厚度。并且，将芯片的模封层中设置贯通的导电金属柱，芯片层两侧可以通过该导电金属柱实现电连接，无需在芯片内部开设通孔，无需在设计芯片时预留预定位置，从而降低了芯片的设计难度；降低了对芯片的不同上、下游厂家设计规格和技术要求的一致性要求，从而降低了封装结构的生产难度。由此可见，上述薄型三维集成封装结构，“轻薄”且生产“成本低”。

作为本实施例的一种可选实施方式，本发明实施例所提供的薄型三维集成封装结构，还包括第一布线层30，设置在第一模封层60朝向第一方向的表面，第一布线层30的导线中的至少部分与第一芯片50的焊点和/或导电金属柱40的端部电连接。当第一芯片50的焊点朝向第一方向时，第一布线层30的导线可以直接与第一芯片50的焊点物理连接从而实现电连接(如图6i所示)，或者也可以在第一芯片50的焊点与第一布线层30的导线之间设置金属打线从而实现电连接。当第一芯片50的焊点朝向远离第一方向的方式时，第一芯片50的焊点可以直接与第二布线层70物理连接。作为该可选实施方式的一种替换实施方式，第一布线层30的位置也可以再堆叠设置更多芯片，或者设置金属打线。

可选地，第一布线层30可以包括介质层和重布线层，介质层可以由聚酰亚胺、pbo、环氧树脂等材料组成，重布线层的材料可以是铜、铝、金、镍、钯、银等金属材料。第一布线层30也可以包括多层介质层和重布线层。

作为本实施例的一种可选实施方式，本发明实施例所提供的薄型三维集成封装结构，还包括第二布线层70，设置在第一模封层60背向第一方向的一侧表面，且第二布线层70的导线中的至少部分与导电金属柱40的端部和/或第二芯片90的焊点电连接。由于第二芯片90的焊点朝向背离第一方向的方向，因此第二布线层70的导线可以直接与第二芯片90的焊点物理连接从而实现电连接，或者也可以在第二芯片90的焊点与第二布线层70的导线之间设置金属打线从而实现电连接(如图6i所示)。作为该可选实施方式的一种替换实施方式，第二布线层70的位置也可以再堆叠设置更多芯片，或者设置金属打线。

可选地，第二布线层70可以包括介质层和重布线层，介质层可以由聚酰亚胺、pbo、环氧树脂等材料组成，重布线层的材料可以是铜、铝、金、镍、钯、银等金属材料。第二布线层70也可以包括多层介质层和重布线层。

作为本实施例的一种可选实施方式，本发明实施例所提供的薄型三维集成封装结构还包括第二模封层120，包覆第一芯片50和第二芯片90。作为该可选实施方式的一种替换实施方式，第二模封层120的位置也可以设置保护罩、保护膜等。

作为本实施例的一种可选实施方式，本发明实施例所提供的薄型三维集成封装结构还包括焊球130，设置在所述第一芯片朝向第一方向的表面，焊球至少部分与第一芯片的焊点和/或导电金属柱的端部电连接。

可选地，上述任意一种薄型三维集成封装结构中，第二芯片90可以为mems芯片。mems(英文全称：micro-electro-mechanicalsystem，中文：微机电系统)芯片也叫做微电子机械系统、微系统、微机械等，指尺寸在几毫米乃至更小的装置。mems芯片上具有敏感脆弱的微动结构(图7a示出了一种mems芯片90的示意图，其中91为芯片本体，92为微动结构)，例如感测薄膜(如气体感测器或生化感测器等)或者可动的立体结构(如微型麦克风、微型加速度规、压力感测器、微型陀螺仪等)，都需要适当的封装才能将这些敏感脆弱的微动结构保护起来。本实施例所提供的薄型三维集成封装结构中第二芯片90为mems芯片时，将mems芯片至于第一芯片50的内部，第一芯片50可以从下方保护mems芯片；第二模封层120可以从mems芯片的上方保护mens芯片，从而该封装结构能够对mems芯片实现较好的保护；另外，mems芯片设置在第一芯片50上所开设的凹槽内，使得封装结构能够做得较为轻薄、小巧，便于应用在智能手机等随身电子设备中，并能够推动这些随身电子设备向进一步小型化的方向发展。

可选地，上述任意一种薄型三维集成封装结构中，第一芯片50可以为asic芯片。asic(英文全称：applicationspecificintegratedcircuit，中文：供专门应用的集成电路)芯片，在集成电路界被认为是一种为专门目的而设计的集成电路。asic芯片技术发展迅速，目前asic芯片间的转发性能通常可达到1gbs甚至更高，于是给交换矩阵提供了极好的物质基础。特殊地，asic芯片搭配mems芯片使用能够较好地发挥mems芯片的性能。

实施例二

图2示出了根据本发明实施例的一种薄型三维集成封装方法的流程图，该封装方法可以用于制作实施例一或者其任意一种可选实施方式所述的封装结构。如图2所示，该方法包括如下步骤：

s101：在载板的第一表面形成导电金属柱，将第一芯片贴附在所述载板的第一表面。其中，导电金属柱可以通过打线、植球、图形电镀、打孔电镀等工艺形成。

如图6c所示，40为导电金属柱，50为第一芯片。

s102：在载板的第一表面形成第一模封层，第一模封层包覆第一芯片和导电金属柱的侧壁，并露出第一芯片和导电金属柱。

如图6c所示，60为第一模封层。

s103：在第一芯片内部形成凹槽。

如图6e所示，80为凹槽。

s104：将第二芯片设置在凹槽内，且第二芯片的焊点朝向远离载板的方向。

图6f示出了第二芯片90的示意图，其中第二芯片90的焊点为上方颜色较深的两个区域(即图6i中与导线110连接的位置)。图6g示出了将第二芯片90设置在凹槽80内之后的示意图。

上述薄型三维集成封装方法，将第二芯片设置在第一芯片上所开设的凹槽内，将两个芯片层压缩在一个芯片层内实现，降低了三维集成封装结构的厚度。并且，将芯片的模封层中设置贯通的导电金属柱，芯片层两侧可以通过该导电金属柱实现电连接，无需在芯片内部开设通孔，无需在设计芯片时预留预定位置，从而降低了芯片的设计难度；降低了对芯片的不同上、下游厂家设计规格和技术要求的一致性要求，从而降低了封装结构的生产难度。由此可见，上述薄型三维集成封装方法，能够以“较低”的成本生产出较“轻薄”的三维集成封装结构。

可选地，上述步骤s101在载板的第一表面形成导电金属柱，将第一芯片贴附在载板的第一表面的方法可以如图6a、图6b和图6c所示，先在载板10的第一表面设置临时键合层20，然后在载板的第一表面形成导电金属柱，将第一芯片贴附在载板的第一表面。本申请对具体的贴附方法不做限定。

实施例三

图3示出了根据本发明实施例的另一种薄型三维集成封装方法的流程图，该封装方法可以用于制作实施例一或者其任意一种可选实施方式所述的封装结构。如图3所示，该方法包括如下步骤：

s201：在载板表面设置第一布线层。

该步骤给出了设置第一布线层的另一种实施方式，即在贴附导电金属柱和第一芯片之前便设置第一布线层(实施例五给出了设置第一布线层的另一种方式，即在拆除载板之后再设置第一布线层)。

s202：在载板的第一表面形成导电金属柱，将第一芯片贴附在载板的第一表面；其中，第一芯片的焊点朝向载板的第一表面，并与第一布线层形成电性互联，导电金属柱可以通过打线、植球、图形电镀、打孔电镀等工艺形成。

该步骤具体请参见步骤s101。图6c中第一芯片50的焊点位于下方(与黑色条形块相连接的位置)。

s203：在载板的第一表面形成第一模封层，第一模封层包覆第一芯片和导电金属柱的侧壁，并露出第一芯片和导电金属柱。

该步骤具体请参见步骤s102。

s204：在第一模封层上形成第二布线层，第二布线层的导线中的至少部分与导电金属柱的端部电连接。

如图6d所示，70为第二布线层，其中黑色长条为布线层中的导线，其余区域为介质材料。

s205：在第一芯片内部形成凹槽。

该步骤具体请参见步骤s103。

s206：将第二芯片设置在凹槽内，且第二芯片的焊点朝向远离载板的方向。

该步骤具体请参见步骤s104。该步骤中，将第二芯片90设置在凹槽80内的方式可以是将第二芯片90贴附在凹槽的底部(此时第二芯片90与凹槽80的侧壁之间可能会存在缝隙)，或者通过其他方式，本申请对第二芯片90具体的设置方式不做限定。

上述步骤s204至s206给出了先设置第二布线层，然后再开设凹槽、设置第二芯片的方式。作为该方式的一种替换方式，也可以先开设凹槽、设置第二芯片，然后设置第二布线层；也可以先开设凹槽，再设置第二布线层，然后设置第二芯片。

s207：在第二芯片的焊点与第二布线层之间设置金属打线。

如图6i所示，110为金属打线。需要补充说明的是，若步骤s204中第二布线层的导线中的至少部分与导电金属柱电连接，则可以不用执行步骤s207。

步骤s207给出了实现第二芯片90的焊点与导电金属柱40实现电连接的一种实施方式(实施例四已给出了另一种实施方式)。

s208：在第一布线层上形成第二模封层，第二模封层包覆第一芯片、第二芯片和第二芯片的焊点，其包覆第二芯片的焊点与第二布线层之间的金属打线。

如图6h所示，120为第二模封层。

s209：拆除载板。

s210：在第一布线层的表面设置焊球。

如图6h和图6i所示，在拆除载板10之后，便露出了第一布线层30，可直接在第一布线层的表面设置焊球130。

上述薄型三维集成封装方法，能够以“较低”的成本生产出较“轻薄”的三维集成封装结构。具体请参见实施例二。

实施例四

图4示出了根据本发明实施例的又一种薄型三维集成封装方法的流程图，该封装方法可以用于制作实施例一或者其任意一种可选实施方式所述的封装结构。如图4所示，该方法包括如下步骤：

s301：在载板表面设置第一布线层。

该步骤具体请参见步骤s201。

s302：在载板的第一表面形成导电金属柱，将第一芯片贴附在载板的第一表面；其中，第一芯片的焊点朝向载板的第一表面，并与第一布线层形成电性互联，其中，导电金属柱可以通过打线、植球、图形电镀、打孔电镀等工艺形成。

该步骤具体请参见步骤s101。图6c中第一芯片50的焊点位于下方(与黑色条形块相连接的位置)。

s303：在载板的第一表面形成第一模封层，第一模封层包覆第一芯片和导电金属柱的侧壁，并露出第一芯片和导电金属柱。

该步骤具体请参见步骤s102。

s304：在第一芯片内部形成凹槽。

参见图6c和图6j所示，在形成第一模封层60之后便在第一芯片50内部开设凹槽80。

s305：将第二芯片设置在凹槽内，且第二芯片的焊点朝向远离载板的方向。

图6k示出了将图6f所示的第二芯片90设置在凹槽80内之后的示意图。

s306：在第一模封层上形成第二布线层，第二布线层的导线中的至少部分与导电金属柱的端部和所述第二芯片的焊点电连接。

如图6l所示，70为第二布线层。由于第二芯片90的焊点朝向远离载板10的方向，因此第二布线层70的导线可以直接与第二芯片90的焊点电连接。此时，制作第二布线层70时，布线层的介质材料可能会填充第一芯片50与第二芯片90之间的缝隙，对第二芯片90的位置起到进一步加固的作用，如图6l中所示。

上述步骤s304至s306给出了实现第二芯片90的焊点与导电金属柱40实现电连接的另一种实施方式(实施例三已给出了一种实施方式)。

s307：在第一布线层上形成第二模封层，第二模封层包覆第一芯片、第二芯片和第二芯片的焊点。

如图6m所述，120为第二模封层。

s308：拆除载板。

s309：在第一布线层的表面设置焊球。

该步骤具体请参见步骤s210。

上述薄型三维集成封装方法，能够以“较低”的成本生产出较“轻薄”的三维集成封装结构。具体请参见实施例二。

实施例五

图5示出了根据本发明实施例的又一种薄型三维集成封装方法的流程图，该封装方法可以用于制作实施例一或者其任意一种可选实施方式所述的封装结构。如图5所示，该方法包括如下步骤：

s401：在载板的第一表面形成导电金属柱，将第一芯片贴附在载板的第一表面；其中，第一芯片的焊点朝向载板的第一表面，并与第一布线层形成电性互联，其中，导电金属柱可以通过打线、植球、图形电镀、打孔电镀等工艺形成

该步骤具体请参见步骤s101。图6c中第一芯片50的焊点位于下方(与黑色条形块相连接的位置)。

s402：在载板的第一表面形成第一模封层，第一模封层包覆第一芯片和导电金属柱的侧壁，并露出第一芯片和导电金属柱。

该步骤具体请参见步骤s102。

s403：在第一芯片内部形成凹槽。

该步骤具体请参见步骤s103。

s404：将第二芯片设置在凹槽内，且第二芯片的焊点朝向远离载板的方向。

该步骤具体请参见步骤s104。

s405：在第一模封层上形成第二布线层，第二布线层的导线中的至少部分与导电金属柱的端部和/或第一芯片的焊点电连接。

该步骤具体请参见步骤s204或步骤s306。

s406：在第一布线层上形成第二模封层，第二模封层包覆第一芯片、第二芯片和第二芯片的焊点。

该步骤具体请参见步骤s208或步骤s307。

s407：拆除载板。

s408：在原先贴附载板的一面形成第一布线层，第一布线层的导线中的至少部分与第一芯片的焊点和/或导电金属柱的端部电连接。

s409：在第一布线层的表面设置焊球。

上述步骤s407至s409给出了设置第一布线层的另一种实施方式，即在拆除载板之后再设置第一布线层(实施例三和实施例四给出了设置第一布线层的一种方式，即在贴附导电金属柱和第一芯片之前便设置第一布线层)。

上述薄型三维集成封装方法，能够以“较低”的成本生产出较“轻薄”的三维集成封装结构。具体请参见实施例二。

虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。

此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。