>[0102]所述互连结构包括顶部金属层303和位于所述顶部金属层303下方的若干金属层，其中，所述若干金属层之间还可以进一步包括通孔，以连接所述相邻的所述金属层。
[0103]其中，所述互连结构包括相互平行的左右两部分，呈两列分别与下方的所述逻辑元件形成电连接。
[0104]在所述逻辑器件上还形成有蚀刻停止层304，所述蚀刻停止层304可包含SiCN、SiN、SiC、S1F、S1N中的一种或者多种。
[0105]在本发明的一实施例中，在所述衬底上形成一层SiN，然后在所述SiN上继续沉积一层SiC，以形成所述蚀刻停止层，其中所述蚀刻停止层并不局限于上述一种组合。
[0106]执行步骤202，图案化所述层间介电层，以在所述互连结构顶部之间的层间介电层中形成MEMS凹槽30，以露出所述互连结构中的金属层。
[0107]具体地，如图3b所示，图案化所述互连结构之间的所述蚀刻停止层304和所述层间介电层302，以形成所述MEMS凹槽30。
[0108]执行步骤203，在所述基底和所述MEMS凹槽底部沉积所述第二层间介电层305和第二蚀刻停止层。
[0109]具体地，如图3c所示，其中，所述第二蚀刻停止层可以选用可包含SiCN、SiN、SiC、S1F、S1N中的一种或者多种。
[0110]执行步骤204，图案化所述MEMS凹槽30上方的所述第二层间介电层和所述第二蚀刻停止层，以形成至少两个接触塞开口 31，以露出所述互连结构中的金属层。
[0111]具体地，如图3d所示，在所述第二蚀刻停止层上形成图案化的光刻胶层，所述光刻胶层中形成有接触塞开口 31的图案，然后以所述光刻胶层为掩膜蚀刻所述第二层间介电层和所述第二蚀刻停止层，以在所述第二层间介电层和所述第二蚀刻停止层中形成至少两个接触塞开口 31。
[0112]在该步骤中选用深反应离子刻蚀(DRIE)的方法形成接触塞开口 31，在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化娃反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr,频功率为600W，13.5MHz，直流偏压可以在-500V — 1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光阻选择比。所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。
[0113]执行步骤205，在所述接触塞开口 31中填充导电材料，以形成接触塞32。
[0114]具体地，如图3e所示，所述导电材料选用SiGe，所述导电材料的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及外延生长中的一种。
[0115]执行步骤206，在所述第二蚀刻停止层上形成牺牲材料层306和导电材料层307，
以覆盖所述第二蚀刻停止层。
[0116]具体地，如图3f_3g所示，其中所述牺牲材料层选用Ge，所述导电材料层307选用SiGe。
[0117]执行步骤207，去除所述互连结构上方的所述第二层间介电层、所述牺牲材料层306和所述导电材料层307。
[0118]具体地，如图3h所示，在该步骤中去除所述蚀刻停止层上方的所述第二层间介电层305、第二蚀刻停止层、牺牲材料层306和导电材料层307，以露出所述蚀刻停止层。
[0119]可以选用平坦化的方法去除所述第二层间介电层305、第二蚀刻停止层、牺牲材料层306和导电材料层307。
[0120]执行步骤208，图案化所述导电材料层，以形成若干开口。
[0121]具体地，如图3i所示，在该步骤中进行图案形成，根据目标图案进行蚀刻，在此不再赘述。
[0122]执行步骤209，沉积高密度等离子体氧化物层308并平坦化，以填充所述开口和所述MEMS凹槽。
[0123]具体地，如图3 j_3k所示，所述高密度等离子体氧化物层308可以选用本领域常用的方法，需要完全覆盖所述凹槽。
[0124]在该平坦化步骤中，以所述顶部金属层作为停止层，至露出所述顶部金属层时停止。
[0125]执行步骤210，图案化所述高密度等离子体氧化物层308和所述导电材料层，以形成第一开口 33、第二开口 33 '和位于所述第一开口 33、第二开口 33 '之间的悬梁臂。
[0126]具体地，如图31所示，其中，在该步骤中可以选用干法蚀刻或者湿法蚀刻。
[0127]在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、C02、02，所述蚀刻压力可以为50-200mTorr，可选为100_150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，进一步，在本发明所述队的流量为30-300sCCm。
[0128]执行步骤211，沉积间隙壁材料层309，以覆盖所述第一开口 33和第二开口 33 '的侧壁和底部。
[0129]具体地，如图3m所示，在该步骤中所述间隙壁309选用SiGe。
[0130]执行步骤212，图案化所述MEMS凹槽中的所述高密度等离子体氧化物层308、所述间隙壁材料层和所述导电材料层，以在部分所述接触塞的上方形成电极开口 34，露出所述接触塞；
[0131]同时继续蚀刻所述第一开口 33和第二开口 33 '至露出所述第二层间介电层，并去除所述第一开口 33侧壁上的间隙壁材料层。
[0132]具体地，如图3n所示，在该步骤中，形成所述电极开口 34，同时，去除所述第一开口 33侧壁上的间隙壁材料层。
[0133]执行步骤213，再次沉积导电材料层并平坦化，以填充所述电极开口、所述第一开口 33和所述第二开口 33 z，如图3o-3p所示。
[0134]执行步骤214，去除所述第一开口 33中的导电材料层，如图3q所示，然后填充所述牺牲材料层，如图3r所示。
[0135]执彳丁步骤215,在所述基底上沉积焊盘金属层310,如图3s所7K,并图案化所述焊盘金属层310，以在所述焊盘金属层310中形成开口，露出所述MEMS凹槽，如图3t所示；
[0136]其中，所述焊盘金属层310选用金属A1。
[0137]执行步骤216，沉积钝化层311，以覆盖所述焊盘金属层310和所述MEMS凹槽30。
[0138]具体地，如图3u所示，所述钝化层311可以选用本领用常用的绝缘层，例如氧化物等，但不局限于某一种。
[0139]执行步骤217，图案化所述钝化层311，露出所述MEMS凹槽，如图3v所示。
[0140]执行步骤218，去除所述悬梁臂周围的所述牺牲材料层和所述间隙壁材料层，以空腔和可在所述空腔中移动的悬梁臂，如图3w所示。
[0141]在该步骤中，选用H202去除所述牺牲材料层或所述间隙壁材料层。
[0142]执行步骤219，图案化所述钝化层，以露出部分所述焊盘金属层，如图3x所示。
[0143]本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中首先逻辑器件，然后在所述逻辑器件中形成MEMS凹槽，在所述MEMS凹槽中形成MEMS器件，所述MEMS器件嵌于所述逻辑器件中，并且通过互连结构将所述MEMS器件和所述逻辑元件形成电连接，所述半导体器件改变了现有技术中通过简单叠加的方式集成所述MEMS器件和所述逻辑器件，通过将MEMS器件嵌于所述逻辑器件中不仅能够减小集成器件的尺寸，而且可以进一步提高器件的性能。
[0144]至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
[0145]
[0103]其中，所述互连结构包括相互平行的左右两部分，呈两列分别与下方的所述逻辑元件形成电连接。
[0104]在所述逻辑器件上还形成有蚀刻停止层304，所述蚀刻停止层304可包含SiCN、SiN、SiC、S1F、S1N中的一种或者多种。
[0105]在本发明的一实施例中，在所述衬底上形成一层SiN，然后在所述SiN上继续沉积一层SiC，以形成所述蚀刻停止层，其中所述蚀刻停止层并不局限于上述一种组合。
[0106]执行步骤202，图案化所述层间介电层，以在所述互连结构顶部之间的层间介电层中形成MEMS凹槽30，以露出所述互连结构中的金属层。
[0107]具体地，如图3b所示，图案化所述互连结构之间的所述蚀刻停止层304和所述层间介电层302，以形成所述MEMS凹槽30。
[0108]执行步骤203，在所述基底和所述MEMS凹槽底部沉积所述第二层间介电层305和第二蚀刻停止层。
[0109]具体地，如图3c所示，其中，所述第二蚀刻停止层可以选用可包含SiCN、SiN、SiC、S1F、S1N中的一种或者多种。
[0110]执行步骤204，图案化所述MEMS凹槽30上方的所述第二层间介电层和所述第二蚀刻停止层，以形成至少两个接触塞开口 31，以露出所述互连结构中的金属层。
[0111]具体地，如图3d所示，在所述第二蚀刻停止层上形成图案化的光刻胶层，所述光刻胶层中形成有接触塞开口 31的图案，然后以所述光刻胶层为掩膜蚀刻所述第二层间介电层和所述第二蚀刻停止层，以在所述第二层间介电层和所述第二蚀刻停止层中形成至少两个接触塞开口 31。
[0112]在该步骤中选用深反应离子刻蚀(DRIE)的方法形成接触塞开口 31，在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化娃反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr,频功率为600W，13.5MHz，直流偏压可以在-500V — 1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光阻选择比。所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。
[0113]执行步骤205，在所述接触塞开口 31中填充导电材料，以形成接触塞32。
[0114]具体地，如图3e所示，所述导电材料选用SiGe，所述导电材料的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及外延生长中的一种。
[0115]执行步骤206，在所述第二蚀刻停止层上形成牺牲材料层306和导电材料层307，
以覆盖所述第二蚀刻停止层。
[0116]具体地，如图3f_3g所示，其中所述牺牲材料层选用Ge，所述导电材料层307选用SiGe。
[0117]执行步骤207，去除所述互连结构上方的所述第二层间介电层、所述牺牲材料层306和所述导电材料层307。
[0118]具体地，如图3h所示，在该步骤中去除所述蚀刻停止层上方的所述第二层间介电层305、第二蚀刻停止层、牺牲材料层306和导电材料层307，以露出所述蚀刻停止层。
[0119]可以选用平坦化的方法去除所述第二层间介电层305、第二蚀刻停止层、牺牲材料层306和导电材料层307。
[0120]执行步骤208，图案化所述导电材料层，以形成若干开口。
[0121]具体地，如图3i所示，在该步骤中进行图案形成，根据目标图案进行蚀刻，在此不再赘述。
[0122]执行步骤209，沉积高密度等离子体氧化物层308并平坦化，以填充所述开口和所述MEMS凹槽。
[0123]具体地，如图3 j_3k所示，所述高密度等离子体氧化物层308可以选用本领域常用的方法，需要完全覆盖所述凹槽。
[0124]在该平坦化步骤中，以所述顶部金属层作为停止层，至露出所述顶部金属层时停止。
[0125]执行步骤210，图案化所述高密度等离子体氧化物层308和所述导电材料层，以形成第一开口 33、第二开口 33 '和位于所述第一开口 33、第二开口 33 '之间的悬梁臂。
[0126]具体地，如图31所示，其中，在该步骤中可以选用干法蚀刻或者湿法蚀刻。
[0127]在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、C02、02，所述蚀刻压力可以为50-200mTorr，可选为100_150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，进一步，在本发明所述队的流量为30-300sCCm。
[0128]执行步骤211，沉积间隙壁材料层309，以覆盖所述第一开口 33和第二开口 33 '的侧壁和底部。
[0129]具体地，如图3m所示，在该步骤中所述间隙壁309选用SiGe。
[0130]执行步骤212，图案化所述MEMS凹槽中的所述高密度等离子体氧化物层308、所述间隙壁材料层和所述导电材料层，以在部分所述接触塞的上方形成电极开口 34，露出所述接触塞；
[0131]同时继续蚀刻所述第一开口 33和第二开口 33 '至露出所述第二层间介电层，并去除所述第一开口 33侧壁上的间隙壁材料层。
[0132]具体地，如图3n所示，在该步骤中，形成所述电极开口 34，同时，去除所述第一开口 33侧壁上的间隙壁材料层。
[0133]执行步骤213，再次沉积导电材料层并平坦化，以填充所述电极开口、所述第一开口 33和所述第二开口 33 z，如图3o-3p所示。
[0134]执行步骤214，去除所述第一开口 33中的导电材料层，如图3q所示，然后填充所述牺牲材料层，如图3r所示。
[0135]执彳丁步骤215,在所述基底上沉积焊盘金属层310,如图3s所7K,并图案化所述焊盘金属层310，以在所述焊盘金属层310中形成开口，露出所述MEMS凹槽，如图3t所示；
[0136]其中，所述焊盘金属层310选用金属A1。
[0137]执行步骤216，沉积钝化层311，以覆盖所述焊盘金属层310和所述MEMS凹槽30。
[0138]具体地，如图3u所示，所述钝化层311可以选用本领用常用的绝缘层，例如氧化物等，但不局限于某一种。
[0139]执行步骤217，图案化所述钝化层311，露出所述MEMS凹槽，如图3v所示。
[0140]执行步骤218，去除所述悬梁臂周围的所述牺牲材料层和所述间隙壁材料层，以空腔和可在所述空腔中移动的悬梁臂，如图3w所示。
[0141]在该步骤中，选用H202去除所述牺牲材料层或所述间隙壁材料层。
[0142]执行步骤219，图案化所述钝化层，以露出部分所述焊盘金属层，如图3x所示。
[0143]本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中首先逻辑器件，然后在所述逻辑器件中形成MEMS凹槽，在所述MEMS凹槽中形成MEMS器件，所述MEMS器件嵌于所述逻辑器件中，并且通过互连结构将所述MEMS器件和所述逻辑元件形成电连接，所述半导体器件改变了现有技术中通过简单叠加的方式集成所述MEMS器件和所述逻辑器件，通过将MEMS器件嵌于所述逻辑器件中不仅能够减小集成器件的尺寸，而且可以进一步提高器件的性能。
[0144]至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
[0145]
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。