一种阵列基板、显示面板及显示装置的制作方法

技术特征：
1.一种阵列基板，其特征在于，所述阵列基板包括：交叉设置的多条栅线和多条数据线，以及多个像素单元，栅线和数据线设置在至少部分相邻像素单元之间；所述阵列基板还包括：公共电极引线，以及位于所述公共电极引线之上的公共电极层；所述公共电极引线与所述数据线同层设置且沿相同的方向延伸并位于至少部分相邻所述像素单元之间；所述公共电极层与所述公共电极引线通过绝缘层相绝缘，并通过所述绝缘层上的过孔相连接；所述过孔位于所述栅线和公共电极引线相交叉的区域；所述栅线包括远离所述过孔的沿第一方向延伸的直线部分；所述栅线还包括靠近所述过孔的沿所述过孔边缘曲线环绕的曲线部分，该曲线部分为避让所述过孔的避让部；所述阵列基板还包括：衬底基板。2.根据权利要求1所述的阵列基板，其特征在于，所述过孔在所述衬底基板的正投影的形状为圆形或椭圆形，所述避让部在所述衬底基板的正投影的形状为弧形。3.根据权利要求1所述的阵列基板，其特征在于，所述栅线包括：第一栅线，以及第二栅线；所述第一栅线位于沿所述第一方向延伸的每行所述像素单元的上方，所述第二栅线位于沿所述第一方向延伸的每行所述像素单元的下方；所述第一栅线和所述第二栅线的沿伸方向相同，且在相邻两行所述像素单元之间；所述第一栅线包括与所述直线部分连接的第一避让部，所述第二栅线包括与所述直线部分连接的第二避让部；所述第一避让部和所述第二避让部分别环绕所述过孔相对的两个边缘；多个像素单元包括：交替排列的第一像素单元和第二像素单元；所述第一像素单元包括第一薄膜晶体管，所述第二像素单元包括第二薄膜晶体管；所述第一栅线与所述第一薄膜晶体管电连接，所述第二栅线与所述第二薄膜晶体管电连接。4.根据权利要求3所述的阵列基板，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管包括：在所述衬底基板之上依次设置的栅极、栅绝缘层、有源层、源极和漏极；所述栅线与所述栅极同层设置，所述公共电极引线与所述源极和所述漏极同层设置，所述绝缘层包括位于所述源极和所述漏极之上的钝化层。5.根据权利要求1所述的阵列基板，其特征在于，每一所述公共电极引线包括：多个位于所述栅线和所述公共电极引线相交叉的区域的连接部，以及沿第二方向延伸且连接所述连接部的第一连接引线；所述公共电极层通过所述过孔与所述连接部相连接；在所述第一方向上，所述连接部的宽度大于所述第一连接引线的宽度；所述过孔在所述衬底基板的正投影落入所述连接部在所述衬底基板的正投影内，且在所述第一方向以及所述第二方向上，所述过孔的宽度均小于所述连接部的宽度。6.根据权利要求5所述的阵列基板，其特征在于，所述避让部在所述衬底基板的正投影，与所述连接部在所述衬底基板的正投影具有交叠。7.根据权利要求6所述的阵列基板，其特征在于，在所述第一方向上，至少部分区域的所述连接部的宽度大于所述避让部的宽度。
8.根据权利要求1所述的阵列基板，其特征在于，所述避让部在所述衬底基板的正投影，与所述过孔在所述衬底基板的正投影之间的距离大于0且小于等于2微米。9.一种显示面板，其特征在于，所述显示面板包括：根据权利要求1～8任一项所述的阵列基板，与所述阵列基板相对设置的对向基板，以及位于所述阵列基板和所述阵列基板之间的液晶层。10.一种显示装置，其特征在于，所述显示装置包括根据权利要求9所述的显示面板。

技术总结
本申请公开了一种阵列基板、显示面板及显示装置，用以避免栅绝缘层静电击穿造成栅线与公共电极引线短路。本申请实施例提供的阵列基板包括：栅线和数据线，以及像素单元，栅线和数据线设置在至少部分相邻像素单元之间；还包括：公共电极引线，以及公共电极层；公共电极引线与数据线同层设置且沿相同的方向延伸并位于至少部分相邻像素单元之间；公共电极层与公共电极引线通过绝缘层相绝缘，并通过绝缘层上的过孔相连接；过孔位于栅线和公共电极引线相交叉的区域；栅线包括远离过孔的沿第一方向延伸的直线部分；栅线还包括靠近过孔的沿过孔边缘曲线环绕的曲线部分，该曲线部分为避让过孔的避让部。的避让部。的避让部。


技术研发人员：付帮然 陈华斌 高英强 李力强 宋勇志
受保护的技术使用者：京东方科技集团股份有限公司
技术研发日：2020.11.13
技术公布日：2021/10/15