显示面板及显示装置的制作方法

1.本技术涉及半导体器件技术领域，特别是涉及显示面板及显示装置。


背景技术：

2.随着显示技术的发展，有机发光二极管(organic light
‑
emitting diode，oled)具有自发光、全固态、宽视角、响应快等诸多优点而被认为在平板显示有着巨大的应用前景。为了提高oled在平板显示中占有优势，oled的驱动电压、发光效率等有待进一步改善。


技术实现要素：

3.有鉴于此，本技术主要解决的技术问题是提供一种显示面板，以降低显示面板的功耗，降低显示面板的驱动电压，提高显示面板的发光效率。
4.为解决上述技术问题，本技术采用的一个技术方案是：一种显示面板，显示面板包括扫描线、数据线和像素驱动电路，扫描线和数据线交叉设置，数据线在延伸方向形成寄生电容；像素驱动电路连接扫描线和数据线；其中，像素驱动电路包括一重置单元，重置单元一端与扫描线连接，另一端与数据线连接，用于在像素驱动电路进行充电之前，对寄生电容进行放电。
5.其中，数据线向像素驱动电路写入数据信号之前，使得重置单元启动，对寄生电容进行放电。
6.其中，重置单元包括第一开关管，第一开关管的第一端连接数据线，第一开关管的控制端连接扫描线。
7.其中，第一开关管为p型晶体管，第一开关管的第二端连接扫描线。
8.其中，第一开关管的控制端连接首行像素单元对应的横向扫描线。
9.其中，第一开关管的控制端连接上一行像素单元对应的横向扫描线。
10.其中，像素驱动电路为驱动补偿电路，驱动补偿电路包括7t1c驱动电路。
11.其中，驱动补偿电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和存储电容，其中，第二晶体管的第一端与数据信号端连接，第二晶体管的第二端与第二扫描信号端连接，第二晶体管的第三端与第一晶体管的第一端连接；第一晶体管的第二端与第三晶体管的第一端连接，第一晶体管的第三端与第三晶体管的第三端连接；第三晶体管的第二端与第二扫描信号端连接；第四晶体管的第一端与第三晶体管的第一端连接，第四晶体管的第二端与第一扫描信号端连接，第四晶体管的第三端与参考电压端连接；第五晶体管的第一端与第一晶体管的第一端连接，第五晶体管的第二端与控制信号端连接，第五晶体管的第三端与驱动电压信号端连接；第六晶体管的第一端与发光器件连接，发光器件与低电平电压端连接，第六晶体管的第二端与控制信号端连接，第六晶体管的第三端与第一晶体管的第三端连接；第七晶体管的第一端与第六晶体管的第一端连接，第七晶体管的第二端与第三扫描信号端连接，第七晶体管的第三端与参考电压端连接；存储电容连接于驱动电压信号端和第一晶体管的第二端之间。
12.其中，第二扫描信号端与扫描线连接，第一扫描信号端与第一开关管的控制端连接；第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为pmos晶体管。
13.其中，第一开关管的第一端连接于第二晶体管的第一端与数据信号端连接之间。
14.本技术还包括第二种技术方案，一种显示装置，包括显示面板驱动电路以及上述的显示面板，显示面板驱动电路与显示面板电连接，用于驱动显示面板。
15.本技术的有益效果是：区别于现有技术本技术实施例的显示面板通过在像素驱动电路中设置一重置单元，且重置单元通过扫描线给予信号，使得像素驱动电路在进行充电前可以对数据线所形成的寄生电容进行重置，使寄生电容放电，寄生电容小于再次写入的数据电压，以使得可以向像素驱动电路再次写入数据电压，不影响显面板的显示。本技术实施例中，重置单元所耗用的功耗较小，降低oled显示面板的驱动电压，从而可以提高显示面板的发光效率。
附图说明
16.图1是本技术显示面板一实施例的结构示意图；
17.图2是本技术显示面板像素驱动电路一实施例的电路图；
18.图3是本技术显示面板一实施例的电路图；
19.图4是图2的像素驱动电路的对应工作时序图；
20.图5是是图4的t2阶段的局部放大图；
21.图6是是本技术显示装置一实施例的结构框图。
具体实施方式
22.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。
23.如图1和图2所示，本技术实施例提供一种显示面板100(见图6)，显示面板100包括扫描线10、数据线20和像素驱动电路30，扫描线10和数据线20交叉设置，数据线20在延伸方向形成寄生电容21；像素驱动电路30连接扫描线10和数据线20；其中，像素驱动电路30包括一重置单元31，重置单元31连接扫描线10和数据线20，用于在像素驱动电路30进行充电之前，对寄生电容21进行放电。
24.其中，扫描线10的数量为多条，包括沿显示面板100宽度方向延伸的横向扫描线；数据线20为沿显示面板100长度方向延伸的数据线20(data线)，数据线20为多条。显示面板100还包括电源信号线(图未示)，电源信号线与数据线20交叠设置，使得电源信号线与数据线20产生寄生电容21，寄生电容21会影响像素驱动电路30写入的数据电压，当寄生电容21大于像素驱动电路30写入的数据电压时，易造成像素驱动电路30的数据电压无法写入，影响显示面板100的显示。本技术实施例通过在像素驱动电路30中设置一重置单元31，且重置单元31通过扫描线10给予信号，使得像素驱动电路30在进行充电前可以对数据线20所形成的寄生电容21进行重置，使寄生电容21放电，寄生电容21小于再次写入的数据电压，以使得可以向像素驱动电路30再次写入数据电压，不影响显面板的显示。本技术实施例中，重置单元31所耗用的功耗较小，可以降低oled显示面板100的驱动电压，可以提高显示面板100的
发光效率。
25.本技术实施例中，在所述数据线20向所述像素驱动电路30写入数据信号之前，使得所述重置单元31启动，对所述寄生电容21进行放电。本技术实施例中，通过在向所述像素驱动电路30写入数据信号之前，对寄生电容21进行重置放电，使得其不影响数据线20向所述像素驱动电路30写入数据信号，不影响显示面板的显示效果。
26.本技术实施例中，继续如图1和2所示，重置单元31包括第一开关管311，第一开关管311的第一端连接数据线20，第一开关管311的控制端连接扫描线10。本技术实施例中，通过设置一个第一开关管311，在写入数据电压之前，向扫描线10输入扫描信号，以使得与扫描线10连接的第一开关管311导通，使得数据线20所形成的寄生电容21放电，从而使得寄生电容21减小，本技术实施例中，寄生电容21可以减小至小于像素驱动电路30写入的数据电压值。例如本技术实施例中，像素驱动电路30写入的数据电压值u0＝3v，数据线20所形成的寄生电容uc＝5v，此时，由于寄生电容uc＞像素驱动电路30写入的数据电压值u0，在未设置重置单元31的情况下，寄生电容uc会输入至像素驱动电路30，造成像素驱动电路30无法写入数据电压；本技术实施例，通过在写入数据电压之前，向扫描线10输入低电平扫描信号，例如，本技术实施例中，向扫描线10输入
‑
5v的扫描信号，使得数据线20形成的寄生电容21放电至uc’＝0v，此时，放电后的寄生电容21的uc’＜u0，可以向像素驱动电路30写入u0＝3v的数据电压。以上仅为举例，在其他实施例中，向扫描线10输入的扫描信号的电压值也可以为
‑
3v或0v等。本技术实施例中，数据线20上所写入的电压一般在2v
‑
7v，当上一行像素单元的像素驱动电路30写入的数据电压为6v时，数据线20所形成的寄生电容uc＝6v，再次向当前行像素单元的像素驱动电路30写入的数据电压为u0＝4v时，在未设置重置单元31的情况下，寄生电容uc会输入至像素驱动电路30，造成像素驱动电路30无法写入；本技术实施例，通过设置重置单元31，在写入数据电压之前，向扫描线10输入低电平扫描信号，使得寄生电容21放电，使寄生电容21的电压小于写入的数据电压为u0，使得u0＝4v的数据电压可以写入当前行像素单元的像素驱动电路30。
27.本技术实施例中，重置单元31通过设置一个第一开关管311，可以使得重置单元31在工作时，所耗用的功耗较小，进一步降低像素驱动电路30的功耗。本技术实施例中，不需要通过单独设置ic芯片以在每行充电时都要重置数据线20所形成的寄生电容21，因此不需要消耗过多的功耗。本技术实施例中，重置单元31所消耗的功耗小于预设功耗，预设功耗为单独设置ic芯片重置数据线20所形成的寄生电容21所消耗的功耗。
28.本技术实施例中，像素驱动电路30通过设置重置单元31，在写入数据电压时可以对数据线20所形成的寄生电容21放电，使得写入数据电压的值可以较小，因此，可以降低显示面板100的驱动电压，从而可以提高显示面板100的发光效率。
29.本技术实施例中，第一开关管311为p型晶体管，第一开关管311的第二端连接扫描线10。本技术实施例中，第一开关管311为p型晶体管，可以通过输入低电平信号导通第一开关管311。其中，第一开关管311的第一端为源极，第二端为漏极，控制端为栅极。在其他实施例中，第一开关管311也可以为n型晶体管，通过向扫描线10输入高电平信号，以使得第一开关管311导通，使得数据线20所形成的寄生电容21放电。
30.本技术实施例中，如图3所示，第一开关管311的控制端连接首行像素单元40对应的横向扫描线(scan1)。本技术实施例中，多条扫描线10和多条数据线20交叉设置将显示面
板100划分成多个像素单元40，每个像素单元40连接一条对应的扫描线10和一条对应的数据线20，像素单元40包括像素驱动电路30，像素驱动电路30的第一开关管311的控制端接收首行像素单元40所对应的扫描线10所输出的扫描信号。本技术实施例中，像素单元40还包括发光器件41。本技术实施例中，通过逐行向横向扫描线输入扫描信号，像素驱动电路30进行逐行充电，以控制显示面板100的发光器件41发光，本技术实施例中，像素单元40包括发光器件41。本技术实施例中，在对首行像素单元40的像素驱动电路30进行充电时，像素电路可以写入数据电压，此时数据线20形成寄生电容21；当向第二行像素单元40及其他非首行的像素驱动电路30进行充电时，若冲入低电平，而此时若数据线20的寄生电容21所产生的电压较高时，易造成第二行像素单元40及其他非首行的像素驱动电路30无法写入数据电压。本技术实施例中，通过第一开关管311与首行像素单元40对应的横向扫描线(scan1)连接，可以使得在第二行像素单元40及其他非首行的像素驱动电路30进行充电时，首行像素单元40对应的横向扫描线(scan1)输入低电平扫描信号，以使得数据线20形成的寄生电容21放电，以便于第二行像素单元40及其他非首行的像素驱动电路30能够写入数据电压。
31.在本技术另一实施例中，第一开关管311的控制端连接上一行像素单元40对应的横向扫描线。多条扫描线10和多条数据线20交叉设置将显示面板100划分成多个像素单元40，每个像素单元40连接一条对应的扫描线10和一条对应的数据线20，像素单元40包括像素驱动电路30，像素驱动电路30的第一开关管311的控制端接收上一行像素单元40所对应的扫描线10所输出的扫描信号。本技术实施例中，像素单元40还包括发光器件41。本技术实施例中，在对非首行的像素驱动电路30写入数据电压低于数据线20形成的寄生电容21的电压时，使得非首行的像素驱动电路30无法写入数据电压，本技术实施例中，通过将第一开关管311的控制端连接上一行的像素对应的横向扫描线，在进行充电时，上一行像素单元40对应的横向扫描线输入低电平扫描信号，以使得数据线20形成的寄生电容21放电，以便于非首行的像素驱动电路30能够写入数据电压。具体地，本技术实施例中，在对第n行的像素驱动电路30写入数据电压时，第一开关管311的控制端连接第n
‑
1行的像素单元40对应的横向扫描线，其中，n≥2。例如，在对第三行的像素驱动电路30写入数据电压时，第一开关管311的控制端连接第二行的像素单元40对应的横向扫描线(scan2)；在对第十行的像素驱动电路30写入数据电压时，第一开关管311的控制端连接第九行的像素单元40对应的横向扫描线。
32.本技术实施例中，像素驱动电路30包括驱动补偿电路，驱动补偿电路包括7t1c驱动电路。本技术实施例中，像素驱动电路30为驱动补偿电路时，能够补偿像素电压，驱动补偿电路不能够通过数据线20自动重置，易造成数据线20形成的寄生电容21影响驱动补偿电路的数据电压的写入。本技术实施例中，驱动补偿电路为7t1c驱动电路，在其他实施例中，驱动补偿电路也可以是6t1c驱动补偿电路。
33.本技术实施例中，7t1c驱动电路包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7和存储电容cst。
34.其中，第二晶体管m2的第一端与数据信号端data连接，第二晶体管m2的第二端与第二扫描信号端s2连接，第二晶体管m2的第三端与第一晶体管m1的第一端连接；
35.第一晶体管m1的第二端与第三晶体管m3的第一端连接，第一晶体管m1的第三端与第三晶体管m3的第三端连接；
36.第三晶体管m3的第二端与第二扫描信号端s2连接；
37.第四晶体管m4的第一端与第三晶体管m3的第一端连接，第四晶体管m4的第二端与第一扫描信号端s1连接，第四晶体管m4的第三端与参考电压端vrefn连接；
38.第五晶体管m5的第一端与第一晶体管m1的第一端连接，第五晶体管m5的第二端与控制信号端em连接，第五晶体管m5的第三端与驱动电压信号端elvdd连接；
39.第六晶体管m6的第一端与发光器件41连接，发光器件41与低电平电压端elvss连接，第六晶体管m6的第二端与控制信号端em连接，第六晶体管m6的第三端与第一晶体管m1的第三端连接；
40.第七晶体管m7的第一端与第六晶体管m6的第一端连接，第七晶体管m7的第二端与第三扫描信号端s3连接，第七晶体管m7的第三端与参考电压端vrefn连接；
41.存储电容cst连接于驱动电压信号端elvdd和第一晶体管m1的第二端之间。
42.本技术实施例中，第二扫描信号端s2与横向扫描线连接，第一扫描信号端s1与第一开关管311的控制端连接；第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7为p型晶体管。本技术实施例中，第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7的第一端为源极，第二端为栅极，第三端为漏极。在其他实施例中，第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7也可以为n型晶体管。
43.本技术实施例中，第一开关管311的第一端连接于第二晶体管m2的第一端与数据信号端data之间。
44.本技术实施例中，如图3所示，显示面板100中的外部设置集成电路(图未示)，集成电路与两根以上控制信号线分别连接，用于为两根以上控制信号线提供控制信号，本技术实施例中，控制信号线的数量为三根，分别为第一控制信号线sw1、第二控制信号线sw2和第三控制信号线sw3。在其他实施例中，集成电路也可以与四根或五根等控制信号线分别连接。
45.本技术实施例中，集成电路设置有数据端口(图未示)，一根数据线data0通过该数据端口与集成电路连接，该数据线data0分别与第一控制信号线sw1、第二控制信号线sw2和第三控制信号线sw3连接，第一控制信号线sw1与开关管m8连接，第二控制信号线sw2与开关管m9连接，第三控制信号线sw3与开关管m10连接，使得开关管m8、m9和m10分别连接显示面板的一个数据线，即分别与数据线data1、数据线data2和数据线data3连接，实现集成电路的一个数据线端口连接三根数据线的效果，减少集成电路的数量的设置。
46.图4示出了图2中像素驱动电路30的时序图。图4所示的图例是以低电平导通为例进行说明的，在其他实施例中，也可以采用高电平导通的方式。
47.在t0阶段，控制信号端em输出高电平信号，第一扫描信号端s1、第二扫描信号端s2、第三扫描信号端s3、第三竖向扫描信号端sw3、第二竖向扫描信号端sw2、第一控制信号线sw1均输出高电平信号。
48.在t1阶段，对第一晶体管m1的栅极初始化，同时对给数据线(data线)初始化；控制信号端em输出高电平信号，第二扫描信号端s2、第三扫描信号端s3、第三控制信号线sw3、第二控制信号线sw2、第一控制信号线sw1均输出高电平信号；第一扫描信号端s1输出低电平
信号，第一开关管311导通，数据线20所产生的寄生电容21放电。
49.第一扫描信号端s1输出低电平信号至第四晶体管m4的栅极，第四晶体管m4导通，参考电压端vrefn的参考信号流入第四晶体管m4的漏极，从第四晶体管m4的源极流出至第一晶体管m1的栅极，以使得第一晶体管m1的栅极为低电平，实现m1的栅极初始化。
50.在t2阶段，即充电阶段，给第一晶体管m1的栅极充电；控制信号端em输出高电平信号，第一扫描信号端s1输出高电平信号，第三扫描信号端s3输出高电平信号，第二扫描信号端s2输出低电平信号；如图4和图5所示，本技术实施例中，t2阶段依次包括t21阶段、t22阶段和t23阶段。
51.在t21阶段，第三控制信号线sw3输出低电平信号，第二控制信号线sw2、第一控制信号线sw1均输出高电平信号，数据信号端data输出数据信号；第二晶体管m2、第一晶体管m1和第三晶体管m3导通，数据信号写入第一晶体管m1的源极，给第一晶体管m1的源极充电。
52.在t22阶段，第二控制信号线sw2输出低电平信号，第三控制信号线sw3、第一控制信号线sw1均输出高电平信号，数据信号端data输出数据信号；第二晶体管m2、第一晶体管m1和第三晶体管m3导通，数据信号写入第一晶体管m1的源极，给第一晶体管m1的源极充电。
53.在t23阶段，第一控制信号线sw1输出低电平信号，第三控制信号线sw3、第二控制信号线sw2均输出高电平信号，数据信号端data输出数据信号；第二晶体管m2、第一晶体管m1和第三晶体管m3导通，数据信号写入第一晶体管m1的源极，给第一三晶体管m1的源极充电。
54.驱动电压信号端elvdd为高电平，第二扫描信号端s2为低电平，第二晶体管m2导通，数据信号依次流入第二晶体管m2的源极与第二晶体管m2的漏极，进入第一晶体管m1的源极，第二晶体管m1导通，第五晶体管m5不导通，从第二晶体管m1的漏极输出的信号通过第三晶体管m3流入第一晶体管m1的栅极，给第一晶体管m1的栅极充电，由于电容cst的两端电压不同，电容cst中存储有电量。
55.在t3阶段，初始化阶段，发光器件41的阳极复位；控制信号端em输出高电平信号，第三扫描信号端s3输出低电平信号，参考电压端vrefn的参考信号流入第七晶体管m7的漏极，从第七晶体管m7的源极流出至发光器件41的阳极，将发光器件41的阳极电平拉低，实现发光器件41的阳极的初始化。
56.在t4阶段，发光阶段；控制信号端em输出低电平信号，第五晶体管m5、第一晶体管m1、第六晶体管m6依次导通，第一扫描信号端s1、第二扫描信号端s2、第三扫描信号端s3均为均输出高电平信号，第二晶体管m2、第四晶体管m4、第三晶体管m3以及第七晶体管m7均不导通，由于电容cst中存储有在t2阶段收集的电量，在t4阶段，cst处于放电状态，第五晶体管m5的漏极接收两种信号：elvdd以及cst的放电信号，这两股信号从第五晶体管m5的源极流出，依次经过第一晶体管m1与第六晶体管m6流入发光器件41，使得发光器件41发出与t2阶段的数据信号相匹配的光。
57.本技术实施例中，可以不需要单独设置t0阶段以重置每一行的数据线20形成的寄生电容21，在t1阶段即可以实现数据线20所产生的寄生电容21的放电，使得不影响非首行像素单元40的像素驱动电路30的数据电压的写入。
58.本技术还包括第二种技术方案，如图6所示，一种显示装置，包括显示面板驱动电路200以及上述显示面板100。所述显示面板驱动电路200与所述显示面板100电连接，用于
驱动显示面板100。
59.本技术实施例中的显示装置，在像素驱动电路30中设置一重置单元31，且本技术实施例中，重置单元31通过扫描线10给予信号，使得像素驱动电路30在进行充电前可以对数据线20所形成的寄生电容21进行重置，使寄生电容21放电，寄生电容21小于再次写入的数据电压，以使得可以向像素驱动电路30再次写入数据电压时，不影响显面板的显示。本技术实施例中，不需要再单独设置ic芯片以驱动以在非首行的像素单元40的像素驱动电路30写入数据电压时重置数据线20的电容，可以降低显示装置的功耗，提高显示装置的发光效率。
60.以上仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。