一种具有低交流损耗和阻抗平衡接口的集成变压器的制作方法

本非临时申请要求于2019年2月13日提交的编号为62/805,289的临时申请的优先权，该申请名称也为“一种具有低交流损耗和阻抗平衡接口的集成变压器(Integrated Transformer with Low AC Losses and Impedance Balanced Interface)”，其公开内容通过引用并入本文。

技术领域

本发明总体上涉及一种变压器，更具体地，涉及一种具有低交流(AC)功率损耗的集成变压器。

背景技术

变换器是将电能从一种形式转换为另一种形式的装置，并且通常用于将一种电压转换为另一种电压。谐振变换器和谐振过渡变换器依靠串联电感元件或变压器集成电感器来提供电感，这与增加的电容一起形成谐振回路。这些谐振和谐振过渡变换器利用谐振回路和软开关技术来实现低损耗和高效率转换。

在隔离式转换器拓扑的情况下，通常需要变压器来提供隔离，以及使用匝数比进行升压或降压。由于此类转换器中既需要电感元件又需要变压器元件，因此希望将两者的特性组合到同一组件中。

以前的变压器系统，例如在Alexander Isurin等人的名称为“High-frequency Power Transformer(高频电力变压器)”的美国专利7,123,123中描述的变压器系统，公开了一种具有低交流传导损耗的变压器。低损耗源于初级和次级绕组之间的接近。然而，该系统不提供电流在高电流路径中的并联功率半导体器件(例如场效应晶体管(FET)、二极管或绝缘栅双极晶体管(IGBT))之间的均等分配，该高电流路径具有与高电流绕组互连的平衡阻抗。电流的均等分布对于降低功率损耗和组件应力以及提高功率转换器的整体可靠性是需要的。此外，如所公开的，例如金属氧化物半导体场效应晶体管(MOSFETS)、二极管或IGBTS，这些功率半导体器件的配置不能完成绕组匝，因此导致损耗增加。此外，这种变压器的另一个缺陷是无法实现足够高的漏电感，其适当的高以使谐振转换器在宽输入电压范围内工作，而不用在初级和次级绕组之间插入大间隙。然而，所述初级和次级绕组之间的大间隙是不可取的，因为它们会导致绕组中的交流损耗显著增加。

Bernd Ackermann的名称为“Transformer with Integrated Inductor(具有集成电感器的变压器)”的美国专利申请2002/0167385讨论了将电感元件集成到变压器中。然而，这会导致非常高的交流传导损耗，因为初级和次级绕组不重叠。其他更高损耗的实例可以在Jin He等人的名称为“Planar Transformer and Output Inductor Structure with Single Planar Winding Board and Two Magnetic Cores(具有单个平面绕组板和两个磁芯的平面变压器和输出电感器结构)”的美国专利6,927,661中找到，该专利集成了电感器和变压器，但保持独立磁芯。磁芯的分离导致不共享磁通或传导路径，从而导致更高的损耗。

即使在电感元件和变压器集成到同一磁芯的情况下，如美国专利6,714,428中所示，Guisong Huang等人的名称为“Combined Transformer-inductor Device for Application to DC-DC Converter with Synchronous Rectifier(用于具有同步整流器的DC-DC转换器应用的组合变压器-电感器装置)”，所述电感元件和变压器的电气分离仍然无法产生有用的谐振变换器。事实上，即使当电感元件和变压器使用相同的磁芯时，初级和次级绕组的分离也会导致交流传导损耗升高，如Carl Keuneke的名称为“Method and Means for Combining a Transformer and Inductor on a Single Core Structure(在单芯结构上组合变压器和电感器的方法和手段)”的美国专利5,783,984，Victor Roberts的名称为“Integrated Transformer and Inductor(集成变压器和电感器)”的美国专利4,613,841，展示了在同一个磁芯内，用磁芯的实际上一部分将初级绕组和次级绕组隔开，从而导致交流损耗升高的问题。此外，这种情况下的分离阻止了在高电流绕组和并联连接的功率半导体器件之间提供平衡阻抗互连。

因此，希望提供一种将电感元件和变压器元件集成到单个设备中的变压器。还希望提供一种具有低交流传导损耗的变压器。为了进一步降低传导损耗，还需要提供一种在高电流绕组和功率半导体器件之间具有平衡阻抗互连的变压器。

由此提供一种系统，其包括具有电感元件和变压器元件的装置。该系统可以进一步提供具有共享至少一部分磁路和电路的感应元件和变压器元件的装置。

该系统可以进一步提供减小的空间和重量，并且可以减小传导和磁芯损耗。根据实施例，该系统可以最小化或消除显著的交流传导损耗，并且提供与功率半导体器件的平衡阻抗连接。

技术实现要素：

根据实施例，本发明提供一种具有电感元件和变压器元件的装置。所述电感元件和变压器元件组合在同一设备内，共享同一磁路和电路的至少一部分。根据实施例，降低了传导损耗和磁芯损耗，并且提供了用于集成变压器中的漏磁通的明确的路径。

如本文所公开的，根据实施例，所述装置利用高电流提供与并联连接的功率半导体装置(例如FET、二极管或IGBT)的平衡阻抗连接。在进一步的实施例中，所述功率半导体器件可以完成变压器绕组的一匝或多匝。这种低阻抗互连通过减少交流损耗进一步减少了变压器中的传导损耗。这另外提供了防止终端中的电流拥塞的好处。因此，提供了一种集成变压器和电感器装置，该装置具有与高电流绕组中的并联连接的功率半导体器件的平衡阻抗连接，以在高频谐振模式开关功率变换器中使用。

附图说明

本文公开的实施例和电路布置的前述方面以及其它优点和益处将从以下更详细的描述中变得显而易见，可以参考附图来理解这些描述，其中相同的附图标记指的是相同的元件，以及其中：

图1A和1B示出了根据实施例的集成变压器。图1A是底部透视图，以及图1B是集成变压器的顶部透视图。

图2示出了具有变压器保持架的集成变压器的示例性实施例。

图3示出了具有功率半导体器件的变压器装置的示例性实施例。

图4示出了变压器的电磁互连的示例性实施例。

图5示出了根据实施例的变压器的横截面。

图6示出了变压器的另一个实施例，具有用于FET或二极管的可选位置。

图7示出了布置不当的并联整流器的现有技术视图。

图8示出了本发明的实施例，具有并联连接的功率半导体器件和平衡互连阻抗。

图9示出了邻近效应的现有技术视图。

图10示出了根据实施例的交流电流流动关系。

图11示出了根据实施例的并联连接的FET的电流密度。

图12示出了变压器的另一个实施例，具有可拆卸的电连接。

具体实施方式

在此参照附图1A和附图1B中描绘的系统来描述示例性实施例。变压器101包括由三个部分形成的磁芯：顶部磁芯105、底部磁芯107和分流磁芯109，分流磁芯109包括分布间隙125的阵列。

在一个实施例中，变压器101可以是7kW额定变压器。然而，应该注意的是，所述变压器101可以额定用于任何其他合适的高电流或高功率变压器。例如，高电流可以是几十安培到几千安培，或任何其他合适的量。在另一个示例中，高功率可以在数百瓦到数十万瓦之间。

根据一个实施例，分流磁芯109可以由低磁导率磁性材料形成，例如粉末金属。然而，所述分流磁芯109也可以由高磁导率材料如铁氧体的分段磁芯形成。分流磁芯材料的选择取决于各种因素，包括开关频率、最大磁通密度和磁芯尺寸。所述分流磁芯109可以由任何合适的材料形成，例如低磁导率磁性材料的其它类型，或高磁导率材料的其它形式。例如，在某些实施例中，所述分流磁芯109可以由铁硅铝粉或铁粉形成。

在附图1A和1B的实施例中，顶部磁芯105设置在底部磁芯107上方。所述顶部磁芯105可以与所述底部磁芯107物理接合或配合以保持两个磁芯的相对定位。分流磁芯109与所述底部磁芯107相邻设置并且可以与所述底部磁芯107物理接合或配合以保持两个磁芯的相对定位。在该实施例中，保持架(如附图2所示的保持架215)和粘合剂(未示出)用于保持磁芯105、107和109的相对定位。

集成变压器101还包括高压绕组111。所述高压绕组111可以形成为具有多匝，例如九匝。当然，最佳匝数将取决于特定预期用途的设计目标。用于绕组111的线的Ga(gauge)数将取决于变压器的功率水平，并且可以例如由单根16Ga的线或并联的多根更粗的线组成。即，所述高压绕组111可以被配置为多匝以传导较低的电流，但具有较高的施加电压。例如，所述高压绕组111可以连接到功率半导体器件，但是因为该绕组中的电流可能较低，所以交流损耗可能并不显著，因此不需要平衡阻抗连接到那些多个功率半导体器件。所述高压绕组111的电压电平不限于任何特定值并且例如可以在大约50至100,000伏的范围内。然而，在一些实施例中，合适的高电压电平可以在大约200到800伏的范围内。

集成变压器101还包括低压绕组113。所述低压绕组113可以是单匝并传导高电流，但具有较低的施加电压。在附图1A和1B所示的实施例中，所述低压绕组113由已经预成型为所需形状的扁平金属件形成。由于通过其传导的高电流，所述低压绕组113包括平衡阻抗互连，用于连接到并联连接的多个功率半导体器件的布置，参考附图8如下文所述。

在该实施例中，插入在所述顶部磁芯105和底部磁芯107之间以及所述底部磁芯107和分流磁芯109之间的所述高压绕组111，缠绕在所述底部磁芯107周围。插入在所述顶部磁芯105和底部磁芯107之间的所述低压绕组113，缠绕在所述底部磁芯107、高压绕组111和分流磁芯109周围。

如图所示，所述绕组111和113在大部分绕组长度上彼此紧邻。例如，所述高压绕组111和低压绕组113可以以所述高压绕组111的宽度的0至0.25倍的距离间隔开。在该实施例中，所述高压绕组111的宽度约为2.5英寸。所述绕组111和113可以被绝缘以便即使在接触时也彼此电隔离。优选地，所述绕组111和113在机械公差内尽可能靠近在一起，以便由于邻近效应在所述绕组111和113的表面上提供更均匀的电流密度分布。相反，如果所述绕组111和113彼此不靠近，换言之，如果所述绕组111和113分开超过所述高压绕组111宽度的约0.25倍，则大部分电流将挤到所述低压绕组的边缘，大大增加交流损耗。然而，在这里，由于邻近效应，电流不会集中在所述低压绕组的边缘，因此交流损耗被最小化。

图2示出了变压器101的保持装置。如图所示，保持架215保持所述绕组111和113以及所述顶部磁芯105、所述底部磁芯107和所述分流磁芯109的位置。因此，所述保持架215保持所有部件到位并正确定位它们。所述保持架可由非磁性、非导电材料形成，例如注射成型塑料。

在该实施例中，所述分流磁芯109由多个段217形成，这些段通过变压器保持架215彼此正确间隔开并与所述底部磁芯107间隔开。各个分流段之间的间距(间隙)225由变压器保持架215控制在分流段217长度的0％和25％之间。所需的间隙距离取决于设计目标，并且可以根据各种参数直接计算，例如所需的功率容量、可接受的损耗量、磁芯通量密度，以及变压器所需的漏电感量。小间隙225的阵列(也称为分布式间隙225)提供大的总间隙距离，但包含磁通量。因此，与单个大间隙相比，分流磁芯中的分布式间隙提供了更有效的性能，因为来自分布式间隙的磁通量不会显著进入变压器绕组，这会导致这些绕组中的传导损耗升高。分流段217的数量将根据期望的间隙距离而变化，并且在一些实施例中范围可以从一个段到七个段217。

应当注意的是，在根据本发明的一些实施例中，分流磁芯109可以被配置为实心的、自支撑的磁芯，而不是多个分流磁芯段217，例如如附图2中所示的那些。

现在参见附图3，示出了与并联连接的功率半导体器件301集成的变压器101。在附图3中，所述功率半导体器件301安装在印刷线路板或直接键合铜(DBC)基板315上，在朝向变压器磁芯105、107和109的基板侧上。附图3示出了所述低压绕组113和所述功率半导体器件301之间的紧密互连。所示位置中的功率半导体器件301完成绕组匝，从而显著地最小化绕组113的高电流需要行进的距离。因此，由于功率半导体器件本身在物理上是绕组长度的一部分，因此电流需要另外通过电导体行进的距离显著减小。在大电流转换器中，高交流电流必须在导体中行进的距离与损耗直接相关，因此，减少电流必须行进的距离会显著降低损耗。

此外，在该实施例中，所述高压绕组111被放置得足够靠近并联连接的功率半导体器件301，使得来自所述高压绕组111的邻近效应导致电流在并联的功率半导体器件301之间均匀分布，所述功率半导体器件是物理变压器绕组113的一部分。电流的均匀分布导致更高的可靠性和更低的总功耗。

此外，功率器件即功率半导体器件301的较大物理尺寸在作为绕组的一部分插入时显著减小了低压变压器绕组113的电长度。因此，使用更大的功率半导体器件301将进一步用于降低变压器中的传导损耗。

现在参照附图4，示出了所述变压器101和整流器(功率半导体器件)301的电磁互连的视图，描述了交流和直流电通路。

附图5示出了整流器301和变压器绕组113以及印刷线路板315之间的物理互连。根据各种实施例，统称为功率半导体器件的FET、二极管或IGBT301中的任一个，可以用于将交流电流整流为直流电流或将交流电流从直流电流转换。这允许所述低压绕组113成为功率输入或功率输出。虽然未在附图5中示出，功率半导体也可以连接到所述高压绕组111，并且所述变压器101可以用于单向或双向功率转换。

附图6示出了另一个实施例，与附图3相比，具有连接到所述变压器101的所述功率半导体器件301的可选位置。在该实施例中，所述功率半导体器件301安装在电路板或基板315的相对于变压器磁芯105、107和109的相对面上。该实施例保持了形成低压绕组一部分并为变压器提供平衡阻抗连接的所述功率半导体器件的益处，同时便于所述功率半导体器件与散热器(未示出)直接接触。因此，由于所述功率半导体器件与所述散热器直接接触，所述电路板不再是热路径的一部分，从而提高了热性能。在该实施例中，所述功率半导体器件也可以在不需要移除变压器的情况下被移除，从而便于返工。

因此，所述变压器101提供电感器和变压器在同一部件内的集成。如图所示，磁通路径和电传导路径的部分在电感元件和变压器元件之间共享，从而减少传导损耗和磁芯损耗。此外，与使用单独的变压器和电感器相比，使用单个集成部件可实现更小的尺寸和更轻的重量。

靠近所述低压绕组113的所述高压绕组111的位置导致交流损耗的减少。这两个绕组的电气路径仅在它们总路径长度的一小部分上偏离，在绕组长度的5％到30％之间，这不会显著增加损耗。

所述分流磁芯109提供了明确的漏磁通路径，该路径不会显著增加交流损耗，并且可以通过改变所述分流磁芯中的分布间隙来准确且广泛地调整漏电感。所述分流磁芯中分布间隙距离的减小将因此增加漏电感，并且所述分流磁芯中分布间隙距离的增加将因此减小漏电感。所述分流磁芯109产生的漏电感，连同电容的添加，可用于产生谐振回路，并且这种谐振回路可用于谐振DC/DC变换器。

所述并联功率半导体器件301，在它们与所述低压绕组113的连接中，以平衡阻抗连接方式连接到所述变压器。所述连接阻抗由将所述功率半导体器件301连接到所述低压绕组113的电路径的长度确定。在这种平衡阻抗连接中，所述功率半导体器件301被布置为使得每个器件301至所述低压绕组113具有相同的电路径长度，从而平衡阻抗连接。这里，所述低压绕组113通过细长端子823连接到所述电路板315，以及所述功率半导体器件301连接到端子823(如附图8所示)。所述端子823的长度尺寸比宽度尺寸大，二者比例至少为10比1。所述端子823可以形成为便于焊接到印刷线路板的引脚阵列。在一个实施例中，所述功率半导体器件301可以在变压器端子823之间排列成两排，每排内大致等距地间隔，并且并联连接到所述端子823。所述功率半导体器件301的等距间距对实现最佳电流平衡很重要。每排功率半导体器件的长度为所述低压绕组113的宽度的75％和125％之间。所述并联功率半导体器件301的这种物理布置及它们经由变压器端子823与所述低压绕组113的连接形成所述功率半导体器件和低压绕组之间的平衡阻抗连接。由于部件的这种物理布置，用于低压绕组中传导的高电流的电路径长度被最小化，从而最小化传导损耗。此外，所述功率半导体器件301形成低压绕组本身的一部分，从而进一步最小化传导损耗。此外，来自所述高压绕组111中的电流的邻近效应使电流在并联的功率半导体器件301之间均匀分布，从而最小化功率半导体器件301中的传导损耗。

如所公开的，变压器连接和并联连接的功率半导体器件301之间的互连阻抗是平衡的。换句话说，所述变压器和每个功率半导体器件之间的阻抗是相等的。当并联连接到绕组113时，该相等的互连阻抗在功率半导体器件之间提供平衡的电流流动。因此，所述变压器特别提供有多个并联连接的功率半导体器件，以实现变压器所需的电流承载能力。并联平衡连接至关重要，因为在多个并联互连器件之间的交流阻抗不平衡的情况下，电流不会在这些器件之间均匀分布。并联的多个功率半导体器件301之间的不平衡互连阻抗会导致不平均的电流，这转而会导致功率损耗增加，并且由于相关的组件应力水平升高，功率转换器的可靠性降低。

现在参照附图7，所示是以全桥配置并联连接的布置不当的整流器的示例。本领域中目前已知的这种配置导致交流电流主要在最靠近变压器端子723的功率器件中流动。因此，如附图7所示，现有系统导致交流电流如箭头线所示流向所述变压器端子723，因为最靠近所述变压器端子723的功率半导体器件具有最低的互连阻抗。这导致远离所述变压器端子723的其它功率半导体器件传导非常小的电流。

如附图8所示，本发明的实施例通过为所述功率半导体器件提供平衡阻抗互连解决了附图7的问题。变压器端子823以并联布局示出，更靠近每个功率半导体器件对。这种布局在并联连接的器件之间提供了几乎相等的电流分布。因此，并联连接的器件之间的互连阻抗是平衡的，从而使通过每个器件的电流均匀分布。

如上所述，由于来自所述高压绕组中的电流的邻近效应，所述功率半导体器件中的传导损耗被最小化。这种邻近效应在并联的功率半导体器件之间均匀分布电流，从而最小化传导损耗。

然而，在一些情况下，电流的不均等共享可能是由于并联连接的器件之间的电压降的微小差异或可能导致电流被推到外边缘上的功率设备的高频交流效应造成的。

附图9说明了这个问题，并示出了由流过相邻导体的交流电流引起的邻近效应，其中各个导体中的交流电流以相反的方向流动。由于电流以相反的方向流动，因此电流倾向于沿着彼此最接近的导体的边缘集中。

根据本发明的实施例，通过使用邻近效应在并联互连的功率器件之间产生均匀的电流流动来解决该问题。邻近效应使交流电流均匀分布在最靠近所述高压绕组的导体表面上，而不管所述导体是所述低压绕组113还是所述功率半导体器件301。所述高压绕组111的宽度可以在所述低压绕组113的宽度的75％和125％之间。所述高压绕组和低压绕组之间近似相等的宽度导致电流在所述低压绕组的表面上的均匀分布并且减少传导损耗。

参照附图10，示出了所述高压绕组111和连接到所述低压绕组113的功率半导体器件301之间的交流电流流动关系。由于绕组电流以相反方向流动，电流流动将均匀分布在并联连接的功率半导体器件上。即，因为该实施例提供用作单个导体的并联连接的功率半导体器件301，所以当靠近所述高压绕组时，邻近效应导致电流在那些功率半导体器件301之间均匀分布。

均匀分布的电流的结果示于附图11，其示出了并联连接的FET301的电流密度。该图仅描绘了印刷线路板315中的FET和互连。如图所示，并联连接的功率器件之间的互连中的电流密度大致相等。这是由于阻抗平衡和来自位于FET正上方的高压绕组的邻近效应。

使用上述优点，可以通过增加变压器的长度和增加并联连接的FET的数量来将功率转换器的电流容量调整到更高的电流水平。因此，即使在非常高的开关频率下，电流也可以在大量并联连接的功率半导体器件之间均匀分布。

在进一步的实施例中，例如当所述变压器101用在较低功率的转换器中时，所述功率半导体器件不需要以并联配置布置。然而，这些实施例仍然使用与这里公开的相同的基本机械配置，因为它有利于减少印刷线路板或基板315中的交流损耗、减少所述低压绕组113中的交流损耗以及产生足够大的漏电感用于谐振DC/DC电源转换器。

附图12示出了另一个实施例，其中所述变压器可从印刷线路板或直接键合铜基板(DBC)315移除，而无需移除焊接连接。如图所示，所述变压器可以通过使用螺栓或其他类型的紧固件335电连接到所述功率半导体器件和多部分低压绕组113A。

本文公开的实施例的另一个优点是所述变压器装置101的功率输出容量可扩展到约10,000瓦，而具有相同占地面积的常规变压器只能输出约1,000瓦。输出功率容量的这种大约十倍的改进，是由于使用了平衡阻抗输出来产生到所有功率半导体器件301的电流均匀分布，以及允许变压器长度增加和额外半导体器件增加的设计以根据需要增加电流输出容量。

尽管已经通过此文提供的示例性实施例描述和说明了公开的主题，但是本领域的普通技术人员将理解，可以对这些公开的实施例进行各种添加和修改而不脱离此文公开的创新的精神和范围，这些在接下来的权利要求中阐述。