电源保护电路及天线设备的制作方法

1.本技术涉及电路技术领域，具体涉及一种电源保护电路及天线设备。


背景技术：

2.在电路技术领域，负载短路会导致供电电源损坏，甚至引起火灾或爆炸等事故。如何实现一种结构简单、能够在负载短路时快速有效地保护供电电源从而避免负载短路损坏供电电源的保护电路，是本领域技术人员一直致力于解决的技术问题。


技术实现要素：

3.本技术的目的是提供一种电源保护电路及天线设备。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
4.根据本技术实施例的一个方面，提供一种电源保护电路，包括第一晶体管、第一电阻、第二电阻、第三电阻、pmos管和电容；所述第一晶体管的第二引脚与所述第一电阻的第一端相连接；所述第二电阻的第一端与所述第一电阻的第二端相连接；所述第二电阻的第二端以及所述第三电阻的第一端分别与所述第一晶体管的第一引脚相连接；所述第三电阻的第二端接地；所述pmos管的源极与所述第一电阻的第二端相连接；所述pmos管的栅极与所述第一晶体管的集电极相连接；所述pmos管的漏极与所述电容的第一端相连接；所述电容的第二端接地。
5.在本技术的一些实施例中，所述电源保护电路还包括双向保护二极管，所述双向保护二极管的第一端与所述pmos管的漏极相连接，所述双向保护二极管的第二端接地。
6.在本技术的一些实施例中，所述电源保护电路还包括处理器、第二晶体管、第四电阻、第五电阻、第六电阻、第七电阻和第八电阻；所述第四电阻的第一端连接所述pmos管的栅极；所述第二晶体管的第三引脚连接所述第四电阻的第二端；所述第二晶体管的第二引脚接地；所述第五电阻的第一端连接所述第二晶体管的第一引脚；所述第五电阻的第二端分别与所述处理器以及所述第六电阻的第一端相连接；所述第六电阻的第二端接地；所述第七电阻的第一端连接所述pmos管的漏极；所述第七电阻的第二端分别与所述第八电阻的第一端以及所述处理器相连接；所述第八电阻的第二端接地。
7.在本技术的一些实施例中，所述第一晶体管为pmos管或pnp型三极管；所述第一晶体管的第一引脚为所述pmos管的栅极或所述pnp型三极管的基极，所述第一晶体管的第二引脚为所述pmos管的源极或所述pnp型三极管的发射极，所述第一晶体管的第三引脚为所述pmos管的漏极或所述pnp型三极管的集电极。
8.在本技术的一些实施例中，所述第二晶体管为nmos管或npn型三极管；所述第二晶体管的第一引脚为所述nmos管的栅极或所述npn型三极管的基极，所述第二晶体管的第二引脚为所述nmos管的源极或所述npn型三极管的发射极，所述第二晶体管的第三引脚为所
述nmos管的漏极或所述npn型三极管的集电极。
9.在本技术的一些实施例中，所述处理器为单片机或arm芯片。
10.在本技术的一些实施例中，所述第一电阻为2.7ω，所述第二电阻为1000ω，所述第三电阻为10000ω，所述电容为0.1μf，所述电源为5v。
11.根据本技术实施例的另一个方面，提供一种天线设备，包括天线以及上述任一项的电源保护电路，所述天线与所述pmos管的漏极相连接。
12.本技术实施例的其中一个方面提供的技术方案可以包括以下有益效果：本技术实施例提供的电源保护电路，结构简单、成本低，能够在负载短路时快速有效地保护供电电源，为供电电源提供过流保护，能够很好地满足实际应用的需要。
13.本技术的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本技术实施例了解。本技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
14.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
15.图1示出了本技术的实施例一的电路图；图2示出了本技术的实施例二的电路图；图3示出了本技术的实施例三的电路图；图4示出了本技术的实施例四的电路图。
具体实施方式
16.为了使本技术的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本技术做进一步说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
17.本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本技术所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
18.实施例一如图1所示，本实施例提供了一种电源保护电路，包括p沟道mos管q13、pnp型三极管q15、电容c207、电阻r320、电阻r321和电阻r322。
19.q13是p沟道mos管，其引脚1为栅极g，引脚2为源极s，引脚3为漏极d，其源极s接输入端，漏极d接输出端。当栅极g与源极s之间的电压v
gs
小于阈值时，漏极d与源极s就导通。
20.q15是pnp型三级管，其引脚1为基极b，引脚2为发射极e，引脚3为集电极c。当基极与发射极之间电压v
be
为负，且基极与集电极之间电压v
bc
为正时，pnp型三级管q15即可导通。
21.电阻r322的第一端以及q15的引脚2相连接，q15的引脚2与电源v相连接；r320的第一端与r322的第二端相连接，r320的第二端与q15的引脚1相连接；r321的第一端连接r320的第二端，r321的第二端接地；q13的引脚2与r322的第二端相连接；q13的引脚1以及r323的第一端分别与q15的引脚3相连接；c207的第一端连接q13的引脚3，c207的第二端接地。q13的引脚3与负载连接端ant_t相连接。负载连接端ant_t用于连接负载。负载例如可以是天线等。
22.当负载发生短路时，通过r322的电流会瞬时剧增，r322上的电压瞬时剧增，q13的源极与漏极之间的电压会瞬间降低到小于导通电压，则q13的源极与漏极不再导通，从而避免了电源v因为负载短路而损坏。
23.本实施例提供的电源保护电路，结构简单、成本低，能够在负载短路时快速有效地保护供电电源，为供电电源提供过流保护，能够很好地满足实际应用的需要。
24.实施例二如图2所示，实施例二的电源保护电路包括实施例一的结构，还包括双向保护二极管d28。d28的第一端与q13的引脚3相连接，d28的第二端接地。d28为双向保护二级管，在由于意外导致ant_t电压过大（例如在负载为天线，天线遭到雷击的情况）时，能够避免过大电压损坏电源v，从而起到隔离保护的作用，即起到过压保护的作用。
25.本实施例提供的电源保护电路，不但能够在负载短路时快速有效地保护供电电源，为供电电源提供过流保护，还能够提供过压保护，避免由负载输入过大电压导致损坏电源。
26.实施例三如图3所示，本实施例提供了一种电源保护电路，包括处理器、p沟道mos管q13、npn型三级管q14、pnp型三极管q15、电容c207、双向保护二级管d28、电阻r320、电阻r321、电阻r322、电阻r323、电阻r324、电阻r325、电阻r326和电阻r327。
27.q13是p沟道mos管，其引脚1为栅极g，引脚2为源极s，引脚3为漏极d，其源极s接输入端，漏极d接输出端。当栅极g与源极s之间的电压v
gs
小于阈值时，漏极d与源极s就导通。
28.q14是npn型三级管，其引脚1为基极b，引脚2为发射极e，引脚3为集电极c。当v
be
为正，v
bc
为负时，npn型三级管即可导通。
29.q15是pnp型三级管，其引脚1为基极b，引脚2为发射极e，引脚3为集电极c。当基极与发射极之间电压v
be
为负，且基极与集电极之间电压v
bc
为正时，pnp型三级管q15即可导通。
30.电阻r322的第一端以及q15的引脚2相连接，q15的引脚2与电源相连接；r320的第一端与r322的第二端相连接，r320的第二端与q15的引脚1相连接；r321的第一端连接r320的第二端，r321的第二端接地；q13的引脚2与r322的第二端相连接；q13的引脚1以及r323的第一端分别与q15的引脚3相连接；r323的第二端连接q14的引脚3；q14的引脚2接地；c207的第一端以及r326的第一端分别连接q13的引脚3，c207的第二端接地；d28的第一端连接q13的引脚3，d28的第二端接地；r326的第二端连接r327的第一端，r327的第二端接地；r326的
第二端与处理器相连接；q14的引脚1连接r324的第一端；r325的第一端连接r324的第二端；r325的第二端接地；r324的第二端与处理器相连接。
31.处理器可以为微处理器，例如可以为arm芯片或单片机等。电源v用于为负载连接端提供电压。
32.当处理器控制ant_ctrl输出值为低电平，q14的基极也为低电平，即q14的引脚1与引脚2之间无导通电压，pn结不导通，通过三级管特性q14的2,3级也不导通。q15的引脚3无回路，不导通。进而q13的v
gs
为反向压差，无法导通，导致q13的漏极d与源极s也无法导通，进而ant_t无电压输出。
33.当处理器控制ant_ctrl输出值为高电平，q14的基极也为高电平，即q14的引脚1与引脚2间有导通电压，pn结导通，通过三级管q14的引脚2与引脚3之间导通。q15的引脚2与引脚3之间导通，通过r323分压电路，使得q13的引脚1得到一个高电压，进而q13的栅极与源极之间产生有压差，q13的漏极d与源极s导通，进而ant_t有电压输出。
34.当与负载连接端ant_t相连接的天线发生短路时，电阻r322上压降会增大，进而连动影响到ant_overload点的电压值降低到正常阈值之下，处理器检测到电压值降低到正常阈值之下后，立即控制ant_ctrl输出值变为低电平，此时q13不导通，从而切断ant_t的电源输出，确保在发生短路的情况下5v电源始终保持在正常范围内，不受ant_t短路的影响，即起到过流保护的作用。
35.d28为双向保护二级管，在由于意外导致ant_t电压过大时，能够避免过大电压损坏电源v，还能够确保过大电压不损坏处理器，从而起到隔离保护的作用，即起到过压保护的作用。
36.在本实施例的一个具体实施方式中，电源v为5v，r322为2.7ω，r320为1kω，r321为10kω，c207为0.1μf，r323为1.5kω，r324为2kω，r325为10kω，r326为10kω，r327为10kω，该实施方式中的参数值可以有
±
10%的浮动变化值。根据实际应用的需要，上述部件的参数还可以采用其他值，具体可以根据实际需要进行设置。
37.实施例四如图4所示，本实施例提供了一种电源保护电路，包括处理器、p沟道mos管q13、nmos管m14、pmos管m15、电容c207、双向保护二级管d28、电阻r320、电阻r321、电阻r322、电阻r323、电阻r324、电阻r325、电阻r326和电阻r327。
38.q13是p沟道mos管，其引脚1为栅极g，引脚2为源极s，引脚3为漏极d，其源极s接输入端，漏极d接输出端。当栅极g与源极s之间的电压v
gs
小于阈值时，漏极d与源极s就导通。
39.m14是nmos管，其引脚1为栅极b，引脚2为源极e，引脚3为漏极c。当v
be
为正，v
bc
为负时，nmos管即可导通。
40.m15是pmos管，其引脚1为栅极b，引脚2为源极e，引脚3为漏极c。当栅极与源极之间电压v
be
为负，且栅极与漏极之间电压v
bc
为正时，pmos管m15即可导通。
41.电阻r322的第一端以及m15的引脚2相连接，m15的引脚2与电源相连接；r320的第一端与r322的第二端相连接，r320的第二端与m15的引脚1相连接；r321的第一端连接r320的第二端，r321的第二端接地；q13的引脚2与r322的第二端相连接；q13的引脚1以及r323的第一端分别与m15的引脚3相连接；r323的第二端连接m14的引脚3；m14的引脚2接地；c207的第一端以及r326的第一端分别连接q13的引脚3，c207的第二端接地；d28的第一端连接q13
的引脚3，d28的第二端接地；r326的第二端连接r327的第一端，r327的第二端接地；r326的第二端与处理器相连接；m14的引脚1连接r324的第一端；r325的第一端连接r324的第二端；r325的第二端接地；r324的第二端与处理器相连接。
42.当处理器控制ant_ctrl输出值为低电平，m14的栅极也为低电平，即m14的引脚1与引脚2之间无导通电压，pn结不导通，m14的引脚2与引脚3之间也不导通。m15的引脚3无回路，不导通。进而q13的v
gs
为反向压差，无法导通，导致q13的漏极d与源极s也无法导通，进而ant_t无电压输出。
43.当处理器控制ant_ctrl输出值为高电平，m14的栅极也为高电平，即m14的引脚1与引脚2间有导通电压，pn结导通，通过m14的引脚2与引脚3之间导通。m15的引脚2与引脚3之间导通，通过r323分压电路，使得q13的引脚1得到一个高电压，进而q13的栅极与源极之间产生有压差，q13的漏极d与源极s导通，进而ant_t有电压输出。
44.当与负载连接端ant_t相连接的天线发生短路时，电阻r322上压降会增大，进而连动影响到ant_overload点的电压值降低到正常阈值之下，处理器检测到电压值降低到正常阈值之下后，立即控制ant_ctrl输出值变为低电平，此时q13不导通，从而切断ant_t的电源输出，确保在发生短路的情况下5v电源始终保持在正常范围内，不受ant_t短路的影响，即起到过流保护的作用。
45.d28为双向保护二级管，在由于意外导致ant_t电压过大时，能够避免过大电压损坏电源v，还能够确保过大电压不损坏处理器，从而起到隔离保护的作用，即起到过压保护的作用。
46.实施例五本实施例提供了一种电源保护电路，包括第一晶体管、第一电阻、第二电阻、第三电阻、pmos管和电容；第一晶体管的第二引脚与第一电阻的第一端相连接；第二电阻的第一端与第一电阻的第二端相连接；第二电阻的第二端以及第三电阻的第一端分别与第一晶体管的第一引脚相连接；第三电阻的第二端接地；pmos管的源极与第一电阻的第二端相连接；pmos管的栅极与第一晶体管的集电极相连接；pmos管的漏极与电容的第一端相连接；电容的第二端接地。
47.在某些实施方式中，本实施例的电源保护电路还包括双向保护二极管，双向保护二极管的第一端与pmos管的漏极相连接，双向保护二极管的第二端接地。
48.在某些实施方式中，本实施例的电源保护电路还包括处理器、第二晶体管、第四电阻、第五电阻、第六电阻、第七电阻和第八电阻；第四电阻的第一端连接pmos管的栅极；第二晶体管的第三引脚连接第四电阻的第二端；第二晶体管的第二引脚接地；第五电阻的第一端连接第二晶体管的第一引脚；第五电阻的第二端分别与处理器以及第六电阻的第一端相连接；第六电阻的第二端接地；第七电阻的第一端连接pmos管的漏极；第七电阻的第二端分别与第八电阻的第一端以及处理器相连接；第八电阻的第二端接地。
49.实施例六本实施例提供了一种天线设备，包括天线以及实施例一至实施例五任一项所述的电源保护电路，天线与pmos管的漏极相连接。本实施例中，天线作为负载，电源v为其提供工作电压。
50.需要说明的是：
以上所述实施例仅表达了本技术的实施方式，其描述较为具体和详细，但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术的保护范围应以所附权利要求为准。