一种浪涌保护电路、芯片及电子设备的制作方法

1.本发明涉及电源管理芯片技术领域，更为具体来说，本发明能够提供一种浪涌保护电路、芯片及电子设备。


背景技术：

2.浪涌是指瞬间出现超出稳定值的峰值，可包括浪涌电压和浪涌电流。浪涌主要来自两方面的原因：一方面来源于外部雷电因素，另一方面来源于电子设备自身的启停或者故障等。由于浪涌具有时间极短（微秒级）、瞬时电压电流极大的特点，浪涌发生后很有可能会对电子设备造成不可逆损伤。
3.目前，电子设备芯片常用的保护器件包括gdt（gas discharge tubes,陶瓷气体放电管）、mov（metal oxide varistors,压敏电阻）以及tvs（transient voltage suppressor,瞬态抑制二极管）等。但这些保护器件均为芯片外接分立器件，外接分立器件的设置不仅增加了整个芯片结构的复杂度、可靠性较低，而且极大增加了电子设备整体成本。


技术实现要素：

4.为解决现有的通过外接分立器件保护电子设备方式存在的至少一个问题，本发明能够提供一种可集成于芯片上的浪涌保护电路、芯片及电子设备，以有效提高芯片整体结构的可靠性和降低电子设备的整体成本。
5.为实现上述技术目的，本发明能够提供一种浪涌保护电路，该浪涌保护电路包括但不限于钳位电路模块、泄放控制模块、电流泄放模块及电流比较模块。
6.钳位电路模块，用于接收浪涌信号，并将浪涌信号的电压钳位至器件击穿电压以下。
7.泄放控制模块，与所述钳位电路模块连接，用于利用被电压钳位后的浪涌信号产生电流泄放控制信号。
8.电流泄放模块，与所述泄放控制模块连接，用于根据接收的所述电流泄放控制信号对浪涌信号的电流进行泄放，并用于镜像出支路电流。
9.电流比较模块，与所述电流泄放模块连接，用于根据基准电流与所述支路电流的比较结果输出用于关断电流泄放通路的反馈信号。
10.进一步地，所述钳位电路模块包括第一开关电路单元、第二开关电路单元及第三开关电路单元。
11.所述第一开关电路单元，用于通过接收的浪涌信号打开第一开关电路单元内的开关管，以产生第一开关信号。
12.所述第二开关电路单元，与所述第一开关电路单元连接，用于通过接收的所述第一开关信号打开第二开关电路单元内的开关管，以产生第二开关信号。
13.所述第三开关电路单元，与所述第二开关电路单元连接，用于通过接收的所述第
二开关信号打开第三开关电路单元内的开关管，并用于利用与所述第三开关电路单元内的开关管串联连接的反向设置的二极管对浪涌信号的电压进行钳位。
14.进一步地，所述第一开关电路包括电阻r1、电阻r2、开关管m1及电阻r3。
15.所述电阻r1一端和所述电阻r2一端分别与芯片电源端连接，用于接收浪涌信号。
16.开关管m1的栅极连接所述电阻r2另一端、源极连接所述电阻r1另一端及漏极连接所述电阻r3一端，所述电阻r3另一端接地。
17.开关管m1的漏极与第二开关电路单元连接，用于输出第一开关信号。
18.进一步地，所述第二开关电路包括开关管m5、电阻r4、电阻r5以及电阻r2，所述电阻r2为第一开关电路与第二开关电路的共用电阻。
19.所述电阻r2、所述电阻r4、所述电阻r5依次串联连接后与开关管m5的源极连接。
20.开关管m5的栅极与开关管m1的漏极连接，用于接收所述第一开关信号；开关管m5的漏极接地。
21.所述电阻r4与所述电阻r5的连接端用于输出第二开关信号。
22.进一步地，所述第三开关电路包括开关管m4、二极管d1及电阻r2，所述电阻r2为第一开关电路、第二开关电路及第三开关电路的共用电阻。
23.所述电阻r2另一端与开关管m4的源极连接。
24.开关管m4的栅极连接所述电阻r4与所述电阻r5的连接端，用于接收第二开关信号。
25.开关管m4的漏极与反向设置的二极管d1一端连接，所述二极管d1另一端接地，以通过所述二极管d1对浪涌信号的电压进行钳位。
26.进一步地，所述泄放控制模块包括开关管m6、开关管m7、开关管m8以及电阻r6。
27.开关管m6的源极和栅极、开关管m7的栅极均与开关管m1的漏极连接。
28.开关管m7的源极与芯片电源端连接、漏极与所述电阻r6一端连接，所述电阻r6另一端接地。
29.开关管m8的源极和栅极均与开关管m7的漏极连接，所述开关管m7的漏极用于输出电流泄放控制信号，开关管m8的漏极接地。
30.进一步地，所述电流泄放模块包括开关管m9、开关管m10、开关管m11、开关管m12及开关管m13。
31.开关管m12的栅极与开关管m13的栅极相连，均用于接收所述泄放控制模块产生的电流泄放控制信号；开关管m12的漏极与开关管m13的漏极均接地。
32.开关管m12的源极与开关管m9的漏极连接，开关管m13的源极与开关管m10的漏极连接。
33.开关管m9的源极、开关管m10的源极以及开关管m11的源极均与芯片电源端连接。
34.开关管m9的栅极和漏极、开关管m10的栅极均与开关管m11的栅极连接。
35.开关管m11的漏极接地，以利用打开后的开关管m11对浪涌信号的电流进行泄放；开关管m13的源极与开关管m10的漏极的连接端用于镜像出支路电流。
36.进一步地，所述电流比较模块包括第一电流镜电路、第二电流镜电路及第三电流镜电路。
37.所述第一电流镜电路，与所述电流泄放模块连接，用于基于所述支路电流输出第
一镜像电流。
38.所述第二电流镜电路，与所述第一电流镜电路连接，用于基于接收的所述第一镜像电流输出第二镜像电流。
39.所述第三电流镜电路，与所述第二电流镜电路连接，用于基于接收的基准电流输出第三镜像电流。其中所述第三镜像电流用于与所述第二镜像电流进行比较，以生成用于关断电流泄放通路的反馈信号。
40.进一步地，所述第一电流镜电路包括开关管m14和开关管m15。
41.开关管m14的源极和栅极以及开关管m15的栅极均与电流泄放模块连接，以接收所述支路电流。
42.开关管m14的漏极、开关管m15的漏极均接地，开关管m15的源极用于输出第一镜像电流。
43.进一步地，所述第二电流镜电路包括开关管m16和开关管m17。
44.开关管m16的漏极和栅极均与开关管m15的源极连接，以接收所述第一镜像电流。开关管m16的栅极和开关管m17的栅极均接入内部基准电压。
45.开关管m17的漏极用于输出第二镜像电流。
46.进一步地，所述第三电流镜电路包括开关管m18和开关管m19。
47.开关管m18的源极和栅极以及开关管m19的栅极均接入基准电流，开关管m18的漏极、开关管m19的漏极均接地。
48.开关管m19的源极与开关管m17的漏极相连，以将开关管m19的源极输出的第三镜像电流与开关管m17的漏极输出的第二镜像电流进行比较。
49.为实现上述技术目的，本发明还能够提供一种芯片，该芯片上集成有本发明任一实施例所述的浪涌保护电路。
50.为实现上述技术目的，本发明还能够提供一种一种电子设备，该电子设备包括但不限于本发明任一实施例中的芯片。
51.本发明的有益效果为：相比于常规用于保护芯片的外接分立器件，本发明提供的浪涌保护电路能够集成于芯片上，降低了由于传统的外接分立器件增加的电子设备成本，优化了整个芯片结构的同时提高了可靠性。本发明能够通过钳位电路模块将浪涌电压钳位至器件击穿电压以下和通过电流泄放模块对浪涌电流进行泄放，以实现对持续时间较短、电压和电流峰值极高的电涌信号进行有效处理，实现对芯片进行较好地保护。本发明能够在电流泄放结束后根据电流比较结果及时关闭大电流泄放通路，避免由于电流泄放通路产生过大功耗的问题，保证电子设备的电池续航能力。
附图说明
52.图1示出了本发明一个或多个实施例中浪涌保护电路内部结构框图示意图。
53.图2示出了本发明一个或多个实施例中的钳位电路模块和泄放控制模块的电路结构示意图。
54.图3示出了本发明一个或多个实施例中的电流泄放模块和电流比较模块的电路结构示意图。
55.图4示出了本发明一个或多个实施例中的浪涌信号进入芯片后电压钳位的工作原
理示意图。
56.图5示出了本发明一个或多个实施例中的浪涌信号进入芯片后电流分流的工作原理示意图。
具体实施方式
57.下面结合说明书附图对本发明提供的一种浪涌保护电路、芯片及电子设备进行详细的解释和说明。
58.如图1所示，并结合图2至图5，本发明一个或多个实施例能够提供一种浪涌保护电路。由于本发明提供的浪涌保护电路能够集成于单个芯片上，所以本发明还可提供一种基于片上系统的浪涌保护电路。
59.如图1所示，该浪涌保护电路具体可以包括但不限于集成于芯片上的钳位电路模块、泄放控制模块、电流泄放模块及电流比较模块，具体说明如下。
60.钳位电路模块用于接收浪涌信号，当浪涌信号过来，则钳位电路模块用于将浪涌信号的电压钳位至器件击穿电压以下。可见本发明将浪涌电压降至图4所示的钳位电压，该钳位电压低于器件击穿电压，有效保护器件。
61.本发明一个或多个实施例中的钳位电路模块具体包括但不限于第一开关电路单元、第二开关电路单元及第三开关电路单元，以有效钳位浪涌电压，具体说明如下。
62.第一开关电路单元用于通过接收的浪涌信号打开第一开关电路单元内的开关管，以产生第一开关信号。
63.如图2所示，本发明实施例中第一开关电路包括但不限于电阻r1、电阻r2、开关管m1及电阻r3。
64.电阻r1一端和电阻r2一端分别与芯片电源端vbus连接，并用于接收浪涌信号。
65.开关管m1的栅极连接电阻r2另一端、源极连接电阻r1另一端及漏极连接电阻r3一端，电阻r3另一端接地。开关管m1由于电阻r1和电阻r2的偏置作用而打开，开关管m1打开后电阻r1、电阻r3分压，由于打开后的开关管m1源极至漏极的阻值非常小、可忽略，电阻r1、电阻r3实现对电源端vbus电压进行分压。
66.开关管m1的漏极与第二开关电路单元连接，用于输出第一开关信号，第一开关信号即电阻r3基于分压形成的电压信号。
67.第二开关电路单元与第一开关电路单元连接，并用于通过接收的第一开关信号打开第二开关电路单元内的开关管m5，以产生第二开关信号。
68.如图2所示，第二开关电路包括开关管m5、电阻r4、电阻r5以及电阻r2，电阻r2为第一开关电路与第二开关电路的共用电阻。
69.本实施例电阻r2、电阻r4、电阻r5依次串联连接后与开关管m5的源极连接。
70.开关管m5的栅极与开关管m1的漏极连接，用于接收第一开关信号。开关管m5的漏极接地。可知在第一开关信号作用下，开关管m5打开。电阻r2、电阻r4、电阻r5实现对电源端vbus电压进行分压。本发明实施例中电阻r2阻值相对于电阻r4和电阻r5较小，则电阻r2的分得的电压相对较小。
71.电阻r4与电阻r5的连接端用于输出第二开关信号，第二开关信号即电阻r5基于分压形成的电压信号。
72.第三开关电路单元与第二开关电路单元连接，用于通过接收的第二开关信号打开第三开关电路单元内的开关管m4，并用于在开关管m4打开后利用与第三开关电路单元内的开关管串联连接的反向设置的二极管d1对浪涌信号的电压进行钳位，其中反向设置是指从开关管m4至接地端gnd1的方向为二极管d1的反向。
73.如图2所示，第三开关电路包括开关管m4、二极管d1及电阻r2，电阻r2为第一开关电路、第二开关电路及第三开关电路的共用电阻。
74.电阻r2一端连接电源端vbus，电阻r2另一端与开关管m4的源极连接。
75.开关管m4的栅极连接电阻r4与电阻r5的连接端，以及用于接收第二开关信号；在第二开关信号作用下开关管m4打开。
76.具体地，在开关管m4打开后二极管d1开始工作，开关管m4（pmos管）漏端即被钳位在二极管d1的点位电压点，此时vbus电压=vd1 vr2，vd1表示二极管d1电压，vr2表示电阻r2分压。因为vr2值相对较小，vbus端电压值也十分接近vd1钳位电压值，以此来保护芯片内部不被高压击穿。本实施例开关管m4的漏极与反向设置的二极管d1一端连接，二极管d1另一端接地，以通过二极管d1对浪涌信号的电压进行钳位。
77.本实施例的第三开关电路还可包括电阻r7、开关管m2及开关管m3，电阻r7两端分别连接开关管m4的漏极和接地端gnd1，电阻r7用于为开关管m4形成对地通路以及为二极管d1分流。本实施例中的开关管m3的栅极和漏极均与开关管m4的栅极连接，开关管m2的栅极和漏极均与开关管m3的源极连接，开关管m2的源极通过电阻r2与电源端vbus连接，本实施例中开关管m2和开关管m3两者用于作为开关管m4的钳位保护管。
78.泄放控制模块与钳位电路模块连接，该泄放控制模块用于利用被电压钳位后的浪涌信号产生电流泄放控制信号。
79.如图2所示，本发明实施例中的泄放控制模块包括开关管m6、开关管m7、开关管m8以及电阻r6。
80.开关管m6的源极和栅极、开关管m7的栅极均与开关管m1的漏极连接。开关管m6的源极和栅极、开关管m7的栅极均与开关管m5的栅极连接。开关管m6的源极和栅极、开关管m7的栅极均与电阻r3一端连接。
81.开关管m7的源极与芯片电源端vbus连接、漏极与电阻r6一端连接，电阻r6另一端接地，开关管m7的栅极与开关管m6的栅极和源极连接。开关管m8的源极和栅极均与开关管m7的漏极连接，开关管m7的漏极用于输出电流泄放控制信号，开关管m8的漏极接地。由此可知，本发明在开关管m1导通时，开关管m5、开关管m6、开关管m7及开关管m8开始工作，在开关管m7打开后，开关管m7的漏极电压被芯片电源端vbus拉高，即图2输出端（out）电压被芯片电源端vbus拉高，作为电流泄放模块的输入信号。
82.电流泄放模块与泄放控制模块连接，并用于根据接收的电流泄放控制信号对浪涌信号的电流进行泄放，以实现图5中对大电流进行泄放，只有极少数安全电流流至芯片其余模块。
83.本发明中的电流泄放模块还用于镜像出支路电流，该支路电流可用于后级电流比较器使用。
84.如图3所示，电流泄放模块包括开关管m9、开关管m10、开关管m11、开关管m12及开关管m13。
85.开关管m12的栅极与开关管m13的栅极相连，均用于接收泄放控制模块产生的电流泄放控制信号（即图3中input端与图2中output端连接）。开关管m12的漏极与开关管m13的漏极均接地。开关管m12的源极与开关管m9的漏极连接，而且开关管m12的源极与开关管m10的栅极、开关管m11的栅极连接；开关管m13的源极与开关管m10的漏极连接。而且开关管m13的源极与开关管m14的源极和栅极、开关管m15的栅极连接。
86.开关管m9的源极、开关管m10的源极以及开关管m11的源极均与芯片电源端vbus连接。
87.开关管m9的栅极和漏极、开关管m10的栅极均与开关管m11的栅极连接。开关管m9、开关管m10及开关管m11组成电流镜，本实施例中开关管m9、m10、m11中mos管个数比为m9：m10：m11=10:1:1000。
88.开关管m11的漏极接地，以利用打开后的开关管m11对浪涌信号的电流进行泄放；开关管m13的源极与开关管m10的漏极的连接端用于镜像出支路电流。
89.本实施例电流泄放模块按照如下的方式工作：电流泄放控制信号输入后，使开关管m12和开关管m13打开，本实施例中开关管m8、开关管m12及开关管m13组成电流镜；然后使开关管m9对地通路开始工作，开关管m9、开关管m10、开关管m11组成电流镜，本实施例中开关管m11中mos管个数可以远大于开关管m9，当开关管m9开始工作后，开关管m11打开，本实施例通过开关管m11所在通路泄放大电流，实现浪涌电流泄放功能。
90.在泄放浪涌电流的同时，将开关管m10流向开关管m13的电流作为一个支路小电流，用作后续电流比较模块（电流比较器）的输入。本发明实施例将开关管m10电流和开关管m13电流做差后输入到开关管m14。
91.电流比较模块与电流泄放模块连接，本实施例中电流比较模块为电流比较器，用于根据基准电流与支路电流的比较结果输出用于关断电流泄放通路的反馈信号。
92.电流比较模块包括第一电流镜电路、第二电流镜电路以及第三电流镜电路。
93.第一电流镜电路与电流泄放模块连接，用于基于支路电流输出第一镜像电流。
94.如图3所示，第一电流镜电路包括开关管m14和开关管m15，开关管m14与开关管m15组成电流镜。开关管m14的源极和栅极以及开关管m15的栅极均与电流泄放模块连接，即与开关管m13的源极、开关管m10的漏极的连接端相连接，以接收支路电流；开关管m14的漏极、开关管m15的漏极均接地，且开关管m15的源极用于输出第一镜像电流。本实施例将开关管m14接收的电流镜像到开关管m15，同时将电流缩小100倍，输出到开关管m16。
95.第二电流镜电路与第一电流镜电路连接，用于基于接收的第一镜像电流输出第二镜像电流。
96.如图3所示，第二电流镜电路包括开关管m16和开关管m17，开关管m16与开关管m17组成电流镜。开关管m16的漏极和栅极均与开关管m15的源极连接，以接收第一镜像电流，开关管m16的漏极和栅极均与开关管m17的栅极连接；开关管m16的源极和开关管m17的源极均接入内部基准电压vref，该内部基准电压vref由芯片内部基准模块产生；开关管m17的漏极用于输出第二镜像电流。本实施例开关管m16将接收的电流镜像到开关管m17，同时将电流缩小10倍，再将电流输出。
97.第三电流镜电路，与第二电流镜电路连接，用于基于接收的基准电流输出第三镜像电流。其中第三镜像电流用于与第二镜像电流进行比较，以生成用于关断电流泄放通路
的反馈信号。
98.如图3所示，第三电流镜电路包括开关管m18和开关管m19。开关管m18与开关管m19组成电流镜。开关管m18的源极和栅极以及开关管m19的栅极均接入基准电流ibias，该基准电流ibias由芯片内部基准模块产生。开关管m18的漏极、开关管m19的漏极均接地，开关管m19的源极与开关管m17的漏极相连，以将由开关管m19的源极输出的第三镜像电流与由开关管m17的漏极输出的第二镜像电流进行比较。本发明将第三镜像电流与第二镜像电流的比较结果进行数字整形（digital）处理，根据数字整形后的结果进行判断：如果数字整形后的电流低于预设值，则判断浪涌信号已经过去、生成用于关断电流泄放通路的反馈信号，以防止电流泄放通路产生过大功耗；如果数字整形后的电流大于等于预设值，则进行下一次判断，直至数字整形后的电流低于预设值情况下关闭电流泄放通路。本发明一些实施例中的基准电流ibias可根据实际电路进行选择，本发明对此不进行限定。本实施例基准电流在由开关管m18至开关管m19过程中不做放大或缩小处理，使开关管m19输出到的电流与基准电流ibias大小完全相同。
99.应当理解的是，本发明一些实施例中能够直接将基准电流ibias接至开关管m17的漏极，即可以去掉开关管m18和开关管m19，将基准电流ibias直接输出与第二镜像电流进行比较以及进行数字整形。
100.可选地，本发明实施例中的浪涌保护电路还可包括控制电路模块，该控制电路模块设置于图1中的反馈关断通路上。结合图3所示，本实施例通过控制电路模块将开关管m9、开关管m10、开关管m11的栅极电压均上拉至vbus端电压，以实现大电流泄放通路关断，以防止电流泄放模块产生过大的功耗。可理解的是，本发明控制电路模块具体结构可根据实际需要进行选择，本发明不再进行赘述。
101.另外，与esd（electrostatic discharge，静电放电）电路结构相比，本发明提供的浪涌保护电路能够承受微秒级的浪涌信号且进行有效处理；而esd电路只能处理纳秒级的信号，esd电路实际上无法处理浪涌信号。
102.如图5所示，本发明还能够提供一种芯片，而且芯片上集成有本发明任一实施例中的浪涌保护电路。对于浪涌保护电路的具体电路结构组成，已在本说明书中有详细记载，此处不再进行赘述。
103.可选地，本发明一个或多个实施例中的芯片具体为电源管理芯片，本发明的浪涌保护电路能够集成到芯片内部，针对性强，在浪涌发生时通过浪涌保护电路保护芯片，避免浪涌导致芯片发生损坏的问题，且节省成本。
104.本发明一些实施例还能够提供一种电子设备，该电子设备包括本发明任一实施例中的芯片。
105.在本说明书的描述中，参考术语“本实施例”、“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
106.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
107.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
108.在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
109.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明实质内容上所作的任何修改、等同替换和简单改进等，均应包含在本发明的保护范围之内。