一种三电平Buck电路及飞跨电容的均压控制方法与流程

一种三电平buck电路及飞跨电容的均压控制方法
技术领域
1.本发明涉及开关电源，特别涉及三电平buck电路及飞跨电容的均压控制方法。


背景技术：

2.图1为三电平buck电路的原理图，图2为三电平buck电路的工作时序图，开关管q1和开关管q4的驱动信号互补，开关管q2和开关管q3的驱动信号互补，开关管q1和开关管q2对应驱动信号g1和g2的时间(也称为占空比)相同，但相位差为180
°
，须确保飞跨电容c
fly
的电压v
cf
基本上为输入电压vin的一半(vin/2)，开关管q1
‑
q4所需承受的电压才能为vin/2，这样可以降低电路的功耗和成本，提高工作效率。
3.但是在实际的控制电路中,开关管q1和开关管q2对应驱动信号g1和g2的占空比不可能完全相同,同时开关管的驱动电路以及开关管的开关特性也不可能完全相同,因此开关管q1和开关管q2的占空比必然存在一定的差异,这样飞跨电容c
fly
在一个周期内充电和放电的能量不可能相等,飞跨电容c
fly
的电压v
cf
将高于vin/2或低于vin/2。此时三电平buck变换器不能正常工作。
4.为了维持飞跨电容c
fly
的电压v
cf
基本上等于vin/2，常用的办法有三种：
5.其一，只对开关管q1的导通时间t
on
进行调节；
6.其二，只对开关管q2的导通时间t
on
进行调节；
7.其三，同时对开关管q1和开关管q2的导通时间t
on
进行调节；
8.总的原理都是相同的，现在只对开关管q1的导通时间t
on
调节进行说明，如图3所示，假设飞跨电容c
fly
的电压v
cf
低于vin/2，因此应该增加飞跨电容c
fly
的充电时间，即开关管q1的导通时间在t
on
(图3中t2至t3)的基础上增加δt,且δt相对于t
on
是非常微小的量，几乎可以忽略，这样才能使飞跨电容c
fly
的均压过程非常平滑。飞跨电容c
fly
的电压在实现均压的过程中是闭环控制，所以飞跨电容c
fly
的电压v
cf
虽然低于vin/2，但实际上也非常接近于vin/2，为了简化计算过程，可认为飞跨电容c
fly
的电压v
cf
为vin/2，开关管q1的导通时间增加δt使飞跨电容c
fly
的电压v
cf
增加值为：
[0009][0010]
上式中i
v
为t2时刻电感l的电流值，vin为输入电压，vo为输出电压。
[0011]
由于开关管q1和开关管q2相位差为180
°
，开关管q1占空比增加δt使电感l的从t3 δt时刻开始去磁，导致去磁时间减少δt，所以开关管q2导通时刻对应电感l的电流值变大，即飞跨电容c
fly
的放电电流变大，电压v
cf
从t0 t到t1 t时刻的减少值为：
[0012][0013]
式2与式1做差得到：
[0014][0015]
当输出负载较重，电路工作在深度连续模式，即t2时刻电感l的电流值i
v
较大，使时，δv2‑
δv1≤0
[0016]
这种调节方式使飞跨电容c
fly
的电压v
cf
上升，实现了飞跨电容c
fly
均压的目的。
[0017]
当输出负载较轻，使时，δv2‑
δv1≥0
[0018]
这种调节方式使飞跨电容c
fly
的电压v
cf
下降，电压变得更低，没有达成飞跨电容c
fly
均压的目的。
[0019]
式3的大小不但与i
v
的大小相关，也与vo、l和t
on
相关，因此飞跨电容均压控制策略的实现受很多电路和负载参数影响，且随着负载的变化会出现结果相反的情况，导致一个控制策略难以适用于所有电路参数，输入输出电压和负载范围。
[0020]
尽管优选飞跨电容c
fly
的平均值电压精确地等于vin/2，但是由于例如由控制电路和功率电路的不完美或它们之间的不完美的匹配所引起的不理想，使飞跨电容c
fly
的平均值电压可能不完全等于vin/2，而是接近vin/2，因此使用了“基本上”一词，这意味着可能存在一定的可容忍错误。


技术实现要素：

[0021]
有鉴于此，本发明解决的技术问题在于：提出一种三电平buck电路及飞跨电容的均压控制方法，以保证飞跨电容的电压值稳定在预定范围内，从而降低三电平buck电路中各个开关管所需承受的电压应力，降低电路的损耗和成本，提高电源效率。
[0022]
为了解决上述技术问题，本发明采用以下技术方案：
[0023]
一种飞跨电容均压电路，包括开关管q1、开关管q2、开关管q3、开关管q4、电感l，飞跨电容和飞跨电容均压电路；开关管q1的漏极连接到电源输入端，开关管q1的源极和开关管q2的漏极连接到飞跨电容的一端，开关管q2的源极和开关管q3的漏极连接到电感的一端，开关管q3的源极和开关管q4的漏极连接到飞跨电容的另一端，开关管q4的源极连接到电源公共地gnd，电感的另一端连接到电源输出端；
[0024]
飞跨电容均压电路用于根据飞跨电容的电压值和预设值之间的大小关系调节开关管q1的驱动信号的前沿和开关管q2的驱动信号的后沿或调节开关管q1的驱动信号的后沿和开关管q2的驱动信号的前沿来改变飞跨电容的充电电荷量或放电电荷量，以使得飞跨电容的电压值稳定在预定范围内，所述预设值在所述预定范围内。
[0025]
优选地，所述开关管为mos管、三极管或者igbt。
[0026]
优选地，所述飞跨电容均压电路为模拟电路、数字电路、或模数混合电路。
[0027]
优选地，所述预设值为输入电源电压的1/2。
[0028]
优选地，所述飞跨电容均压电路包括：比较电路，被配置为比较所述飞跨电容c
fly
的电压值和所述预设值的大小；驱动调节电路，被配置为根据比较电路的结果提前或延迟开关管q1和开关管q2的驱动信号的前沿或后沿。
[0029]
优选地，当所述比较电路的结果为所述飞跨电容c
fly
的电压值大于所述预设值时，
延迟开关管q1的驱动信号的前沿和开关管q2的驱动信号的后沿或提前开关管q1的驱动信号的后沿和开关管q2的驱动信号的前沿；
[0030]
当所述比较电路的结果为所述飞跨电容c
fly
的电压值小于所述预设值时，延迟开关管q1的驱动信号的后沿和开关管q2的驱动信号的前沿或提前开关管q1的驱动信号的前沿和开关管q2的驱动信号的后沿。
[0031]
本发明还提供一种飞跨电容的均压控制方法，该控制方法用于三电平buck电路中，所述三电平buck电路包括开关管q1、开关管q2、开关管q3、开关管q4、电感以及飞跨电容，该控制方法包括：
[0032]
采集飞跨电容的电压值；
[0033]
根据飞跨电容的电压值和预设值之间的大小关系调节所述开关管q1的驱动信号的前沿和开关管q2的驱动信号的后沿或调节开关管q1的驱动信号的后沿和开关管q2的驱动信号的前沿来改变飞跨电容的充电电荷量和放电电荷量，以使得飞跨电容的电压值稳定在预定范围内，且预设值在所述预定范围内。
[0034]
优选地，当飞跨电容的电压值小于所述预设值时，延迟开关管q1的驱动信号的后沿和开关管q2的驱动信号的前沿或提前开关管q1的驱动信号的前沿和开关管q2的驱动信号的后沿；
[0035]
当飞跨电容的电压值大于预设值时，延迟开关管q1的驱动信号的前沿和开关管q2的驱动信号的后沿或提前开关管q1的驱动信号的后沿和开关管q2的驱动信号的前沿。
[0036]
本发明再提供一种三电平buck电路，其包括开关管q1、开关管q2、开关管q3、开关管q4、电感、飞跨电容以及飞跨电容均压电路，开关管q1的漏极连接到电源输入端，开关管q1的源极和开关管q2的漏极连接到飞跨电容的一端，开关管q2的源极和开关管q3的漏极连接到电感的一端，开关管q3的源极和开关管q4的漏极连接到飞跨电容的另一端，开关管q4的源极连接到电源公共地gnd，电感的另一端连接到电源输出端；
[0037]
飞跨电容均压电路用于根据飞跨电容的电压值和预设值之间的大小关系，通过调节开关管q1的驱动信号和开关管q2的驱动信号来改变飞跨电容的充电电荷量和放电电荷量，以使得飞跨电容的电压值稳定在某一预定范围内，且预设值在所述预定范围内。
[0038]
在一个实施例中，飞跨电容均压电路包括比较电路、第一驱动调节电路以及第二驱动调节电路；
[0039]
比较电路用于比较飞跨电容的电压值和预设值的大小，并根据比较结果输出调节信号adj1至第一驱动调节电路以及输出调节信号adj2至第二驱动调节电路；
[0040]
第一驱动调节电路用于接收调节信号adj1，并根据调节信号adj1调节开关管q1的驱动信号来改变飞跨电容的充电电荷量或放电电荷量；
[0041]
第二驱动调节电路用于接收输出调节信号adj2，并根据调节信号adj2调节开关管q2的驱动信号来改变飞跨电容的放电电荷量或充电电荷量。
[0042]
在一个实施例中，当比较结果为飞跨电容的电压值小于预设值且开关管q1的驱动信号和所述开关管q2的驱动信号的占空比均小于0.5时，第一驱动调节电路根据调节信号adj1调节开关管q1的驱动信号的后沿，使得开关管q1的驱动信号的后沿延迟以使得飞跨电容的充电电荷量增加；第二驱动调节电路根据调节信号adj2调节开关管q2的驱动信号的前沿，使得开关管q2的驱动信号的前沿延迟以使得飞跨电容的放电电荷量减少；
[0043]
当比较结果为飞跨电容的电压值小于预设值且开关管q1的驱动信号和开关管q2的驱动信号的占空比均大于0.5时，第一驱动调节电路根据调节信号adj1调节所述开关管q1的驱动信号的后沿，使得开关管q1的驱动信号的后沿延迟以使得飞跨电容的放电电荷量减少；第二驱动调节电路根据调节信号adj2调节开关管q2的驱动信号的前沿，使得开关管q2的驱动信号的前沿延迟以使得飞跨电容的充电电荷量增加；
[0044]
当飞跨电容的电压值大于预设值且开关管q1的驱动信号和开关管q2的驱动信号的占空比均小于0.5时，第一驱动调节电路根据调节信号adj1调节开关管q1的驱动信号的后沿，使得开关管q1的驱动信号的后沿提前以使得飞跨电容的充电电荷量减少；第二驱动调节电路根据调节信号adj2调节开关管q2的驱动信号的前沿，使得开关管q2的驱动信号的前沿提前以使得飞跨电容的放电电荷量增加；
[0045]
当飞跨电容c
fly
的电压值大于预设值且开关管q1的驱动信号和开关管q2的驱动信号的占空比均大于0.5时，第一驱动调节电路根据调节信号adj1调节开关管q1的驱动信号的后沿，使得开关管q1的驱动信号的后沿提前以使得飞跨电容的放电电荷量增加；第二驱动调节电路根据调节信号adj2调节开关管q2的驱动信号的前沿，使得开关管q2的驱动信号的前沿提前以使得飞跨电容的充电电荷量减少。
[0046]
在一个实施例中，当飞跨电容的电压值小于预设值且开关管q1的驱动信号和开关管q2的驱动信号的占空比均小于0.5时，第一驱动调节电路根据调节信号adj1调节开关管q1的驱动信号的前沿，使得开关管q1的驱动信号的前沿提前以使得飞跨电容的充电电荷量增加；第二驱动调节电路根据调节信号adj2调节开关管q2的驱动信号的后沿，使得开关管q2的驱动信号的后沿提前以使得飞跨电容的放电电荷量减少；
[0047]
当飞跨电容的电压值小于预设值且开关管q1的驱动信号和开关管q2的驱动信号的占空比均大于0.5时，第一驱动调节电路根据调节信号adj1调节开关管q1的驱动信号的前沿，使得开关管q1的驱动信号的前沿提前以使得飞跨电容的放电电荷量减少；第二驱动调节电路根据调节信号adj2调节开关管q2的驱动信号的后沿，使得开关管q2的驱动信号的后沿提前以使得飞跨电容的充电电荷量增加；
[0048]
当飞跨电容的电压值大于预设值且所述开关管q1的驱动信号和开关管q2的驱动信号的占空比均小于0.5时，第一驱动调节电路根据调节信号adj1调节开关管q1的驱动信号的前沿，使得开关管q1的驱动信号的前沿延迟以使得飞跨电容的充电电荷量减少；第二驱动调节电路根据调节信号adj2调节开关管q2的驱动信号的后沿，使得开关管q2的驱动信号的后沿延迟以使得飞跨电容的放电电荷量增加；
[0049]
当飞跨电容的电压值大于预设值且所述开关管q1的驱动信号和开关管q2的驱动信号的占空比均大于0.5时，第一驱动调节电路根据调节信号adj1调节开关管q1的驱动信号的前沿，使得开关管q1的驱动信号的前沿延迟以使得飞跨电容的放电电荷量增加；第二驱动调节电路根据调节信号adj2调节所述开关管q2的驱动信号的后沿，使得开关管q2的驱动信号的后沿延迟以使得飞跨电容的充电电荷量减少。
[0050]
与现有技术相比，本发明具有如下有益效果：
[0051]
飞跨电容均压电路根据飞跨电容的电压值和预设值之间的大小关系调节开关管q1和开关管q2的驱动信号的前沿或后沿来改变飞跨电容的充电电荷量或放电电荷量，进而使得飞跨电容的电压值稳定在预定范围内，从而降低三电平buck电路中各个开关管所需承
受的电压应力，降低电路的损耗和成本，提高电源效率。
附图说明
[0052]
图1为现有三电平buck电路原理图；
[0053]
图2为图1的工作时序图；
[0054]
图3为图1中飞跨电容c
fly
均压调节时的工作时序图；
[0055]
图4为本发明三电平buck电路示意图；
[0056]
图5为本发明第一实施例的三电平buck电路示意图；
[0057]
图6为本发明第一实施例中的第一驱动产生电路图；
[0058]
图7为本发明第一实施例的驱动调节工作时序图1；
[0059]
图8为本发明第一实施例的驱动调节工作时序图2；
[0060]
图9为本发明第二实施例的驱动调节工作时序图1；
[0061]
图10为本发明第二实施例的驱动调节工作时序图2。
具体实施方式
[0062]
请参考图4，图4为本发明三电平buck电路示意图，三电平buck电路包括开关管q1、开关管q2、开关管q3、开关管q4、电感l、飞跨电容c
fly
和飞跨电容均压电路；开关管q1的漏极连接到电源输入端，开关管q1的源极和开关管q2的漏极连接到飞跨电容c
fly
的一端，开关管q2的源极和开关管q3的漏极连接到电感l的一端，开关管q3的源极和开关管q4的漏极连接到飞跨电容c
fly
的另一端，开关管q4的源极连接到电源公共地gnd，电感l的另一端连接到电源输出端vo。
[0063]
其中，开关管q1的驱动信号g1和开关管q4的驱动信号g4互补，开关管q2的驱动信号g2和开关管q3的驱动信号g3互补，也即，在开关管q1保持导通时，开关管q4关断，反之，在开关管q4保持导通时，开关管q1关断。在开关管q2保持导通时，开关管q3关断，反之，在开关管q3保持导通时，开关管q2关断。进一步地，开关管q1的驱动信号g1和开关管q2的驱动信号g2的占空比相等，驱动信号g1对应的时钟clk1和驱动信号g2对应的时钟clk2相位差180
°
。
[0064]
飞跨电容均压电路根据飞跨电容c
fly
的电压值和预设值之间的大小关系，调节开关管q1的驱动信号的前沿和开关管q2的驱动信号的后沿或调节开关管q1的驱动信号的后沿和开关管q2的驱动信号的前沿来改变飞跨电容c
fly
的充电电荷量或放电电荷量，以使得飞跨电容c
fly
的电压值稳定在预定范围内，其中，预设值在预定范围内，预设值为输入电源电压的1/2。
[0065]
需要说明的是：开关管q1、q2、q3和q4采用金属氧化物半导体晶体管(mosfet)，但是，其它类型的电控开关器件，例如，双极性晶体管(bjt)以及绝缘栅型晶体管(igbt)等开关管也均可以作为本实施例的开关管。
[0066]
本发明飞跨电容均压电路及其控制方法根据飞跨电容c
fly
的电压值和预设值之间的大小关系调节开关管q1和开关管q2的驱动信号的前沿或后沿使得飞跨电容c
fly
的电压值稳定在预定范围内，从而降低三电平buck电路中各个开关管所需承受的电压应力，降低电路的损耗和成本，提高电源效率。
[0067]
第一实施例
[0068]
请参考图5
‑
7，图5为本发明三电平buck电路包括开关管q1、开关管q2、开关管q3、开关管q4、电感l、飞跨电容c
fly
和飞跨电容均压电路；其电路连接关系和驱动信号与图4相同，在此不再赘述。
[0069]
飞跨电容均压电路包括第一驱动产生电路、第二驱动产生电路、比较电路、第一驱动调节电路、第二驱动调节电路和驱动电路。
[0070]
第一驱动产生电路用于接收输出电压vo和参考电压vref，并根据输出电压vo和参考电压vref的得到补偿信号vc，其中参考电压vref用于表征输出电压vo的期望值，补偿信号vc与时钟clk1产生的锯齿波ramp1比较得到驱动信号d1，其连接关系参考图6。
[0071]
第二驱动产生电路的结构与第一驱动产生电路相同，第二驱动产生电路用于接收输出电压vo和参考电压vref，并根据输出电压vo和参考电压vref的得到补偿信号vc，补偿信号vc与时钟clk2产生的锯齿波ramp2比较得到驱动信号d2。
[0072]
比较电路用于采样飞跨电容c
fly
两端电压v
cf
和电源输入电压vin，并将飞跨电容c
fly
的电压值和预设值(预设值为vin/2)进行比较，并根据比较结果输出调节信号adj1至第一驱动调节电路以及输出调节信号adj2至第二驱动调节电路。其中，调节信号adj1和调节信号adj2的调节方向相反，调节量可以相同。在其它实施例中，比较电路可通过对vin/2与v
cf
的差值进行比例积分微分来获得调节信号adj1和调节信号adj2。
[0073]
第一驱动调节电路用于接收调节信号adj1，并根据调节信号adj1调节开关管q1的驱动信号d1；第二驱动调节电路用于接收输出调节信号adj2，并根据调节信号adj2调节开关管q2的驱动信号d2；最终来改变飞跨电容c
fly
的充电电荷量和放电电荷量。
[0074]
具体地：当比较结果为飞跨电容c
fly
的电压值小于预设值且驱动信号d1和驱动信号d2的占空比均小于0.5时，第一驱动调节电路根据调节信号adj1调节开关管q1的驱动信号d1的后沿，使得开关管q1的驱动信号d1的后沿延迟以使得飞跨电容c
fly
的充电电荷量增加；此外，第二驱动调节电路根据调节信号adj2调节开关管q2的驱动信号的前沿，使得开关管q2的驱动信号d2的前沿延迟以使得飞跨电容c
fly
的放电电荷量减少。
[0075]
当比较结果为飞跨电容c
fly
的电压值小于预设值且驱动信号d1和驱动信号d2的占空比均大于0.5时，第一驱动调节电路根据调节信号adj1调节开关管q1的驱动信号d1的后沿，使得开关管q1的驱动信号d1的后沿延迟以使得飞跨电容c
fly
的放电电荷量减少；此外，第二驱动调节电路根据调节信号adj2调节开关管q2的驱动信号的前沿，使得开关管q2的驱动信号d2的前沿延迟以使得飞跨电容c
fly
的充电电荷量增加。
[0076]
当飞跨电容c
fly
的电压值大于预设值且驱动信号d1和驱动信号d2的占空比均小于0.5时，第一驱动调节电路根据调节信号adj1调节开关管q1的驱动信号d1的后沿，使得开关管q1的驱动信号d1的后沿提前以使得飞跨电容c
fly
的充电电荷量减少；此外，第二驱动调节电路根据调节信号adj2调节开关管q2的驱动信号d2的前沿，使得开关管q2的驱动信号d2的前沿提前以使得飞跨电容c
fly
的放电电荷量增加。
[0077]
当飞跨电容c
fly
的电压值大于预设值且驱动信号d1和驱动信号d2的占空比均大于0.5时，第一驱动调节电路根据调节信号adj1调节开关管q1的驱动信号d1的后沿，使得开关管q1的驱动信号d1的后沿提前以使得飞跨电容c
fly
的放电电荷量增加；此外，第二驱动调节电路根据调节信号adj2调节开关管q2的驱动信号d2的前沿，使得开关管q2的驱动信号d2的前沿提前以使得飞跨电容c
fly
的充电电荷量减少。
[0078]
驱动电路用于根据驱动信号d1i产生相同相位，相同占空比，驱动能力增强的驱动控制信号g1；用于根据驱动信号d2i产生相同相位，相同占空比，驱动能力增强的驱动控制信号g2；用于产生和驱动控制信号g1互补的驱动控制信号g4；以及用于产生和驱动控制信号g2互补的驱动控制信号g3，并且互补驱动之间存在死区时间，死区时间内两个互补驱动对应的开关管处于关断状态。
[0079]
请参考图7，图7为为本发明第一实施例的驱动调节工作时序图1。输入至第一驱动产生电路的时钟clk1与输入至第二驱动产生电路的时钟clk2的相位差为180
°
；时钟clk1用于产生锯齿波ramp1；时钟clk2用于产生锯齿波ramp2；锯齿波ramp1和ramp2分别与补偿信号vc比较得到驱动信号d1和驱动信号d2。从t0到t0 t为一个工作周期t，t0到t1为飞跨电容c
fly
的放电阶段，t2到t3为飞跨电容c
fly
的充电阶段。
[0080]
在一个工作周期t内,比较电路只在时钟clk1产生前对飞跨电容c
fly
的电压值v
cf
和vin/2进行比较一次，并在时钟clk1产生后对驱动信号d1和驱动信号d2各调节一次。
[0081]
假设在时钟clk1对应的t2时刻前比较电路检测到飞跨电容c
fly
两端的电压值v
cf
小于vin/2，飞跨电容均压电路的工作过程如图7所示，第一驱动调节电路根据比较电路输出的调节信号adj1调节驱动信号d1的后沿，使得驱动信号d1的后沿延迟δt而得到驱动信号d1i，此时，飞跨电容c
fly
充电电荷增加量为图7中t3到t3 δt阴影部分，表达式为：
[0082][0083]
第二驱动调节电路根据比较电路输出的调节信号adj2调节驱动信号d2的前沿，使得驱动信号d2的前沿延迟δt而得到驱动信号d2i，此时，飞跨电容c
fly
放电电荷减少量为图7中t0 t到t0 t δt阴影部分，表达式为：
[0084][0085]
在一个周期内飞跨电容c
fly
电荷增加量为图7中t3到t3 δt阴影部分和t0 t到t0 t δt阴影部分面积之和，电压增加值为：
[0086][0087]
下个周期依然重复上述驱动调节过程，调节量δt根据比较电路的输出调节信号adj1和调节信号adj2大小会发生改变。
[0088]
图7是以驱动信号d1和驱动信号d2的占空比均小于0.5为例进行说明，当驱动信号d1和驱动信号d2的占空比均大于0.5时，所有的调节过程，计算公式和最终的调节结果是一致的，在此不再赘述，只有中间结果存在两个差异，其一为：驱动信号d1的后沿延迟δt而得到驱动信号d1i，此时，飞跨电容c
fly
放电电荷减少；其二为：驱动信号d2的前沿延迟δt而得到驱动信号d2i，此时，飞跨电容c
fly
充电电荷增加。
[0089]
请参考图8，假设在时钟clk1对应的t2时刻前比较电路检测到飞跨电容c
fly
两端电压值v
cf
大于vin/2，飞跨电容均压电路的工作过程如图8所示，第一驱动调节电路根据比较电路输出的调节信号adj1调节驱动信号d1的后沿，使得驱动信号d1的后沿提前δt而得到驱动信号d1i，飞跨电容c
fly
充电电荷减少量为图8中t3
‑
δt到t3阴影部分，表达式为：
[0090][0091]
第二驱动调节电路根据比较电路输出的调节信号adj2调节驱动信号d2的前沿δt，使得驱动信号d2的前沿提前δt而得到驱动信号d2i，飞跨电容c
fly
放电电荷增加量为图8中t0 t
‑
δt到t0 t阴影部分，表达式为：
[0092][0093]
在一个周期内飞跨电容c
fly
电荷减少量为图8中t3
‑
δt到t3阴影部分和t0 t
‑
δt到t0 t阴影部分面积之和，电压减小值为：
[0094][0095]
下个周期依然重复上述驱动调节过程，调节量δt根据比较电路的输出调节信号adj1和调节信号adj2大小会发生改变。
[0096]
图8是以驱动信号d1和驱动信号d2的占空比均小于0.5为例进行说明，当驱动信号d1和驱动信号d2的占空比均大于0.5时，所有的调节过程，计算公式和最终的调节结果是一致的，在此不再赘述，只有中间结果存在两个差异，其一为：驱动信号d1的后沿提前δt而得到驱动信号d1i，此时，飞跨电容c
fly
放电电荷增加；其二为：驱动信号d2的前沿提前δt而得到驱动信号d2i，此时，飞跨电容c
fly
充电电荷减少。
[0097]
第二实施例
[0098]
本发明第二实施例中的三电平buck电路电路结构和工作过程与第一实施例基本相同，在此不进行重复赘述，不同之处仅限于驱动调节，下面就不同之处进行说明。
[0099]
本实施例中，在一个工作周期t内,比较电路只在时钟clk2产生前对飞跨电容c
fly
两端的电压值v
cf
和vin/2进行比较一次，并在时钟clk2产生后对驱动信号d1和驱动信号d2各调节一次。
[0100]
假设在时钟clk2对应的t0时刻前比较电路检测到飞跨电容c
fly
两端的电压值v
cf
小于vin/2，飞跨电容均压电路的工作过程如图9所示，第一驱动调节电路根据比较电路输出的调节信号adj2调节驱动信号d2的后沿，使得驱动信号d2的后沿提前δt而得到驱动信号d2i，飞跨电容c
fly
放电电荷减少量为图9中t1
‑
δt到t1阴影部分，表达式为：
[0101][0102]
第二驱动调节电路根据比较电路输出的调节信号adj1调节驱动信号d1的前沿，使得驱动信号d1的前沿提前δt而得到驱动信号d1i，飞跨电容c
fly
充电电荷增加量为图9中t2
‑
δt到t2阴影部分，表达式为：
[0103][0104]
在一个周期内飞跨电容c
fly
电荷增加量为图9中t1
‑
δt到t1阴影部分和t2
‑
δt到t2阴影部分面积之和，电压增加值为：
[0105][0106]
下个周期依然重复上述驱动调节过程，调节量δt根据比较电路的输出adj大小会发生改变。
[0107]
图9是以驱动信号d1和驱动信号d2的占空比均小于0.5为例进行说明，当驱动信号d1和驱动信号d2的占空比均大于0.5时，所有的调节过程，计算公式和最终的调节结果是一致的，在此不再赘述，只有中间结果存在两个差异，其一为：驱动信号d2的后沿提前δt而得到驱动信号d2i，此时，飞跨电容c
fly
充电电荷增加；其二为：驱动信号d1的前沿提前δt而得到驱动信号d1i，此时，飞跨电容c
fly
放电电荷减少。
[0108]
假设在时钟clk2对应的t0时刻前比较电路检测到飞跨电容c
fly
两端电压v
cf
大于vin/2，飞跨电容均压电路的工作过程如图10所示，第二驱动调节电路根据比较电路的调节信号adj2控制驱动信号d2的后沿，使得驱动信号d2的后沿延迟δt而得到驱动信号d2i，飞跨电容c
fly
放电电荷增加量为图10中t1到t1 δt阴影部分，表达式为：
[0109][0110]
第一驱动调节电路根据比较电路的调节信号adj1控制驱动信号d1的前沿，使得驱动信号d1的前沿延迟δt而得到驱动信号d1i，飞跨电容c
fly
充电电荷减少量为图10中t2到t2 δt阴影部分，表达式为：
[0111][0112]
在一个周期内飞跨电容c
fly
电荷减少量为图10中t1到t1 δt阴影部分和t2到t2 δt阴影部分面积之和，电压减小值为：
[0113][0114]
图10是以驱动信号d1和驱动信号d2的占空比均小于0.5为例进行说明，当驱动信号d1和驱动信号d2的占空比均大于0.5时，所有的调节过程，计算公式和最终的调节结果是一致的，在此不再赘述，只有中间结果存在两个差异，其一为：驱动信号d2的后沿延迟δt而得到驱动信号d2i，此时，飞跨电容c
fly
充电电荷减少；其二为：驱动信号d1的前沿延迟δt而得到驱动信号d1i，此时，飞跨电容c
fly
放电电荷增加。
[0115]
下个周期依然重复上述驱动调节过程，调节量δt根据比较电路的输出adj大小会发生改变。
[0116]
第一实施例与第二实施例均是以驱动g1和驱动g2的占空比小于50％进行说明，当占空比大于50％时，调节过程及方法依然相同，不进行赘述。
[0117]
应当理解，在以上的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
[0118]
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
[0119]
上述实施方式不应视为对本发明的限制，本发明的保护范围应当以权利要求所限定的范围为准。对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干等同替换、改进和润饰，如根据应用场合的不同，通过器件的简单串并联等手段对电路微调，这些改进和润饰也应视为本发明的保护范围。为了避免混淆本技术的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。