移位寄存器、显示面板及显示装置的制作方法

1.本公开涉及传感器技术领域，特别涉及一种移位寄存器、显示面板及显示装置。


背景技术：

2.在栅极驱动(gate driver on array，goa)电路中，存在一类用来控制像素发光时间的goa电路，这种goa电路被称为emgoa电路，其通常采用多个级联的移位寄存器来实现。


技术实现要素：

3.本发明实施例提供一种移位寄存器、显示面板及显示装置，用以解决现有技术中本不应该发光的像素产生微弱的发光的问题。
4.本公开实施例提供的一种移位寄存器，包括第一控制输出模块和第二控制输出模块，所述第一控制输出模块包括第一节点和第一输出端，所述第一节点用于控制所述第一输出端输出与所述第一节点电位相反的信号；所述第二控制输出模块包括第二输出端，所述第二控制输出模块用于在所述第一节点和所述第一输出端的控制下使所述第二输出端输出与所述第一输出端电位相反的信号。
5.可选地，在本发明实施例提供的上述移位寄存器中，所述第一控制输出模块还包括第二节点、第一子模块和第二子模块，所述第一子模块与所述第一节点、所述第二节点、第一电源端和所述第一输出端电连接，所述第二子模块与所述第二节点、第二电源端和所述第一输出端电连接；所述第一子模块用于在所述第一节点的控制下导通所述第一电源端和所述第一输出端，所述第二子模块用于在所述第二节点的控制下导通所述第二电源端和所述第一输出端；
6.所述第二控制输出模块还包括第三子模块和第四子模块，所述第三子模块与所述第一节点、所述第二电源端、第一时钟信号端和所述第二输出端电连接，所述第四子模块与所述第一输出端、所述第一电源端和所述第二输出端电连接；所述第三子模块用于在所述第二电源端的控制下导通所述第二电源端和所述第二输出端，所述第四子模块用于在所述第一输出端的控制下导通所述第一电源端和所述第二输出端。
7.可选地，在本发明实施例提供的上述移位寄存器中，所述第三子模块包括：第一晶体管，第二晶体管，第三晶体管和第一电容；
8.所述第一晶体管的栅极与所述第二电源端电连接，第一极与所述第一节点电连接，第二极与所述第二晶体管的栅极电连接；
9.所述第二晶体管的第一极与所述第一时钟信号端电连接，第二极与所述第一电容的第一端电连接，所述第一电容的第二端连接于所述第一晶体管的第二极和所述第二晶体管的栅极之间；
10.所述第三晶体管的栅极连接于所述第一晶体管的第二极和所述第二晶体管的栅极之间，第一极与所述第二电源端电连接，第二极与所述第二输出端电连接。
11.可选地，在本发明实施例提供的上述移位寄存器中，所述第四子模块包括：第四晶
体管和第五晶体管；
12.所述第四晶体管的栅极与所述第一输出端电连接，第一极与所述第一电源端电连接，第二极与所述第三晶体管的栅极电连接；
13.所述第五晶体管的栅极与所述第一输出端电连接，第一极与所述第一电源端电连接，第二极与所述第二输出端电连接。
14.可选地，在本发明实施例提供的上述移位寄存器中，所述第一子模块包括：第六晶体管，第七晶体管和第二电容；
15.所述第六晶体管的栅极与所述第二节点n1电连接，第一极与所述第一电源端电连接，第二极与所述第一节点电连接；
16.所述第七晶体管的栅极与所述第一节点电连接，第一极与所述第一电源端电连接，第二极与所述第一输出端电连接；
17.所述第二电容的第一端与所述第一节点电连接，第二端与所述第一电源端电连接。
18.可选地，在本发明实施例提供的上述移位寄存器中，所述第二子模块包括：第八晶体管和第三电容；
19.所述第八晶体管的栅极与所述第二节点电连接，第一极与所述第二电源端电连接，第二极与所述第一输出端电连接；
20.所述第三电容的第一端与第二时钟信号端电连接，第二端与所述第二节点电连接。
21.可选地，在本发明实施例提供的上述移位寄存器中，所述第一控制输出模块还包括输入模块和节点控制模块；
22.所述输入模块被配置为在第一时钟信号端的控制下，将触发信号端的信号提供至第二节点；
23.所述节点控制模块被配置为在所述触发信号端的控制下将所述第一时钟信号端的信号提供至第三节点，在所述第三节点和所述第二时钟信号端的控制下将所述第一电源端的信号提供至所述第二节点，以及在所述第三节点、所述第二时钟信号端的控制下将所述第二时钟信号端的信号提供至所述第一节点。
24.可选地，在本发明实施例提供的上述移位寄存器中，所述输入模块包括：第九晶体管；
25.所述第九晶体管的栅极与所述第一时钟信号端电连接，第一极与所述触发信号端电连接，第二极与所述第二节点电连接。
26.可选地，在本发明实施例提供的上述移位寄存器中，所述节点控制模块包括：第十晶体管，第十一晶体管，第十二晶体管，第十三晶体管，第十四晶体管，第十五晶体管和第四电容；
27.所述第十晶体管的栅极与所述第二节点电连接，第一极与所述第一时钟信号端电连接，第二极与所述第三节点电连接；
28.所述第十一晶体管的栅极与所述第一时钟信号端电连接，第一极与所述第二电源端电连接，第二极与所述第三节点电连接；
29.所述第十二晶体管的栅极与所述第三节点电连接，第一极与所述第一电源端电连
接，第二极与所述第十三晶体管的第一极电连接；
30.所述第十三晶体管的栅极与所述第二时钟信号端电连接，第二极与所述第二节点电连接；
31.所述第十四晶体管的栅极与所述第三节点电连接，第一极与所述第二时钟信号端电连接，第二极与所述第十五晶体管的第一极电连接；
32.所述第十五晶体管的栅极与所述第二时钟信号端电连接，第二极与所述第一节点电连接；
33.所述第四电容的第一端与所述第三节点电连接，第二端连接于所述第十四晶体管的第二极和所述第十五晶体管的第一极之间。
34.相应地，本发明实施例还提供了一种显示面板，包括显示区和非显示区，所述显示区包括多个像素电路以及与所述像素电路电连接的发光器件，所述像素电路包括与所述发光器件的阳极电连接的阳极复位晶体管；所述非显示区包括栅极驱动电路，所述栅极驱动电路包括级联的多个如上述任一项所述的移位寄存器；其中，
35.第一级移位寄存器的信号输入端与所述触发信号端电连接；
36.除所述第一级移位寄存器之外，其余各级移位寄存器的信号输入端分别与上一级的移位寄存器的第一输出端电连接；
37.各级所述移位寄存器的第二输出端分别与对应的所述阳极复位晶体管的栅极电连接。
38.相应地，本发明实施例还提供了一种显示装置，包括上述所述的显示面板。
39.本发明实施例的有益效果如下：
40.本发明实施例提供的一种移位寄存器、显示面板及显示装置，该移位寄存器包括第一控制输出模块和第二控制输出模块，第一控制输出模块包括第一节点和第一输出端，第一节点用于控制第一输出端输出与第一节点电位相反的信号；第二控制输出模块包括第二输出端，第二控制输出模块用于在第一节点和第一输出端的控制下使第二输出端输出与第一输出端电位相反的信号。本发明提供的移位寄存器具有两个输出端，且第二输出端与第一输出端输出的信号的电位相反，第一输出端可以与像素电路中的发光控制端电连接，将第二输出端与像素电路中阳极复位晶体管的栅极电连接。这样在像素发光阶段，仅第一输出端输出的信号控制发光控制晶体管导通以实现发光器件发光；在其余非发光阶段，仅第二输出端输出的信号控制阳极复位晶体管导通以实现对发光器件的阳极提供持续的初始化电压，使发光器件的阳极和阴极两端不产生额外的电流，从而可以避免本不应该发光的像素产生微弱的发光，从而提高显示面板的光学评价结果。
附图说明
41.图1为本发明实施例提供的一种移位寄存器的结构示意图；
42.图2为本发明实施例提供的一种像素电路的电路结构；
43.图3为本发明实施例提供的又一种移位寄存器的结构示意图；
44.图4为本发明实施例提供的一种移位寄存器的具体结构示意图；
45.图5为图4所示的移位寄存器的输入输出时序图；
46.图6为图4所示的移位寄存器的仿真时序图；
47.图7为本发明实施例提供的显示面板中栅极驱动电路的结构示意图。
具体实施方式
48.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
49.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“电连接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
50.需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
51.有机发光显示器(organic light emitting diode，oled)相比现在的主流显示技术薄膜晶体管液晶显示器(thin film transisitor liquid crystal display,tft
‑
lcd)，具有广视角、高亮度、高对比度、低能耗、体积更轻薄等优点，是目前平板显示技术关注的焦点。
52.oled包括被动矩阵式(pm，passive matrix)和主动矩阵式(am，active matrix)两种。而相比被动矩阵式驱动，主动矩阵式(amoled)驱动具有显示信息量大、功耗低、器件寿命长、画面对比度高等优点。
53.在amoled面板行业中，包括多个像素区域，每个像素区域包括像素电路和发光器件，像素电路驱动发光器件发光，然而发光器件中的一些共有层如电子传输层等，会使得在像素发光时，与发光像素相邻的其它像素产生不必要的电流，从而使本不应该发光的像素产生微弱的发光，从而降低面板的光学评价结果。
54.有鉴于此，本发明实施例提供了一种移位寄存器，如图1所示，包括第一控制输出模块1和第二控制输出模块2，第一控制输出模块1包括第一节点n1和第一输出端out1，第一节点n1用于控制第一输出端out1输出与第一节点n1电位相反的信号；第二控制输出模块2包括第二输出端out2，第二控制输出模块2用于在第一节点n1和第一输出端out1的控制下使第二输出端out2输出与第一输出端out1电位相反的信号。
55.目前常用的驱动发光器件发光的像素电路为7t1c结构，如图2所示，包括复位晶体管m1、阈值补偿晶体管m2、驱动晶体管m3、数据写入晶体管m4、第一发光控制晶体管m5、第二发光控制晶体管m6、阳极复位晶体管m7和存储电容cst，改像素电路的发光原理与现有技术相同，本发明对此不做详述。该7t1c像素电路驱动发光器件l发光，发光器件l包括依次叠层设置的阴极、电子传输层、发光层、空穴传输层、空穴注入层和阳极，例如所有像素区域对应
的电子传输层一般是共有层，这样会使得在某些像素发光时，与该发光像素相邻的其它像素产生不必要的电流，从而使本不应该发光的像素产生微弱的发光，从而降低面板的光学评价结果。因此本发明实施例提供的上述移位寄存器通过设置两个输出端(第一输出端out1和第二输出端out2)，且第二输出端out2与第一输出端out1输出的信号的电位相反，第一输出端out1可以与像素电路中的发光控制端em电连接，将第二输出端out2与像素电路中阳极复位晶体管m7的栅极电连接。这样在像素发光阶段，仅第一输出端out1输出的信号控制发光控制晶体管(t5和t6)导通以实现发光器件l发光；在其余非发光阶段，仅第二输出端out2输出的信号控制阳极复位晶体管m7导通以实现对发光器件l的阳极提供持续的初始化电压，使发光器件l的阳极和阴极两端不产生额外的电流，从而可以避免本不应该发光的像素产生微弱的发光，从而提高显示面板的光学评价结果。
56.另外，本发明实施例在原有移位寄存器通过增加第二输出控制模块(即增加少量晶体管和电容的方式，后续介绍)，使得移位寄存器可以输出两种高低电位完全相反的信号，在实现提高显示面板的光学评价结果的基础上，一定程度上节省了空间。
57.在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，第一控制输出模块1还包括第二节点n2、第一子模块11和第二子模块12，第一子模块11与第一节点n1、第二节点n2、第一电源端vgh和第一输出端out1电连接，第二子模块12与第二节点n2、第二电源端vgl和第一输出端out1电连接；第一子模块11用于在第一节点n1的控制下导通第一电源端vgh和第一输出端out1，第二子模块12用于在第二节点n2的控制下导通第二电源端vgl和第一输出端out1；
58.第二控制输出模块2还包括第三子模块21和第四子模块22，第三子模块21与第一节点n1、第二电源端vgl、第一时钟信号端ck和第二输出端out2电连接，第四子模块22与第一输出端out1、第一电源端vgh和第二输出端out2电连接；第三子模块21用于在第二电源端vgl的控制下导通第二电源端vgl和第二输出端out2，第四子模块22用于在第一输出端out1的控制下导通第一电源端vgh和第二输出端out2。
59.为了更好地理解本发明实施例提供的上述移位寄存器的结构和工作原理，以下以一个具体实施例进行详细说明。
60.具体地，图4所示的结构是本发明实施例提供的移位寄存器的一种可能的实现方式。
61.具体地，第一电源端vgh的信号一般为高电位信号，第二电源端vgl的信号一般为低电位信号；第一时钟信号端ck的信号和第二时钟信号端cb的信号为周期相同、电位相反的脉冲信号。
62.在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4所示，第三子模块21包括：第一晶体管t1，第二晶体管t2，第三晶体管t3和第一电容c1；
63.第一晶体管t1的栅极与第二电源端vgl电连接，第一极与第一节点n1电连接，第二极与第二晶体管t2的栅极电连接；
64.第二晶体管t2的第一极与第一时钟信号端ck电连接，第二极与第一电容c1的第一端电连接，第一电容c1的第二端连接于第一晶体管t1的第二极和第二晶体管t2的栅极之间；
65.第三晶体管t3的栅极连接于第一晶体管t1的第二极和第二晶体管t2的栅极之间，
第一极与第二电源端vgl电连接，第二极与第二输出端out2电连接。
66.在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4所示，第四子模块22包括：第四晶体管t4和第五晶体管t5；
67.第四晶体管t4的栅极与第一输出端out1电连接，第一极与第一电源端vgh电连接，第二极与第三晶体管t3的栅极电连接；
68.第五晶体管t5的栅极与第一输出端out1电连接，第一极与第一电源端vgh电连接，第二极与第二输出端out2电连接。
69.在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4所示，第一子模块11包括：第六晶体管t6，第七晶体管t7和第二电容c2；
70.第六晶体管t6的栅极与第二节点n1电连接，第一极与第一电源端电连接，第二极与第一节点电连接；
71.第七晶体管t7的栅极与第一节点n1电连接，第一极与第一电源端vgh电连接，第二极与第一输出端out1电连接；
72.第二电容c2的第一端与第一节点n1电连接，第二端与第一电源端vgh电连接。
73.在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4所示，第二子模块22包括：第八晶体管t8和第三电容c3；
74.第八晶体管t8的栅极与第二节点n2电连接，第一极与第二电源端vgl电连接，第二极与第一输出端out1电连接；
75.第三电容c3的第一端与第二时钟信号端cb电连接，第二端与第二节点n2电连接。
76.在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，第一控制输出模块1还包括输入模块13和节点控制模块14；
77.输入模块13被配置为在第一时钟信号端ck的控制下，将触发信号端stv的信号提供至第二节点n2；
78.节点控制模块14被配置为在触发信号端stv的控制下将第一时钟信号端ck的信号提供至第三节点n3，在第三节点n3和第二时钟信号端cb的控制下将第一电源端vgh的信号提供至第二节点n2，以及在第三节点n3、第二时钟信号端cb的控制下将第二时钟信号端cb的信号提供至第一节点n1。
79.在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4所示，输入模块13包括：第九晶体管t9；
80.第九晶体管t9的栅极与第一时钟信号端ck电连接，第一极与触发信号端stv电连接，第二极与第二节点n2电连接。
81.在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4所示，节点控制模块14包括：第十晶体管t10，第十一晶体管t11，第十二晶体管t12，第十三晶体管t13，第十四晶体管t14，第十五晶体管t15和第四电容c4；
82.第十晶体管t10的栅极与第二节点电连接，第一极与第一时钟信号端电连接，第二极与第三节点电连接；
83.第十一晶体管t11的栅极与第一时钟信号端电连接，第一极与第二电源端电连接，第二极与第三节点电连接；
84.第十二晶体管t12的栅极与第三节点电连接，第一极与第一电源端电连接，第二极
与第十三晶体管的第一极电连接；
85.第十三晶体管t13的栅极与第二时钟信号端电连接，第二极与第二节点电连接；
86.第十四晶体管t14的栅极与第三节点电连接，第一极与第二时钟信号端电连接，第二极与第十五晶体管的第一极电连接；
87.第十五晶体管t15的栅极与第二时钟信号端电连接，第二极与第一节点电连接；
88.第四电容c4的第一端与第三节点n3电连接，第二端连接于第十四晶体管t14的第二极和第十五晶体管t15的第一极之间。
89.需要说明的是，以上仅是举例说明本发明实施例提供的上述移位寄存器中各模块的具体结构，在具体实施时，各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
90.另外，本发明中提到的第一晶体管t1至第十五晶体管t15可以是薄膜晶体管(tft)，也可以是金属氧化物半导体场效应管(mos)，在此不做限定。在具体实施中，这些晶体管的第一极和第二极分别为漏极和源极，根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。一般地，当晶体管为p型晶体管时，第一极为源极，第二极为漏极；当晶体管为n型晶体管时，第一极为漏极，第二极为源极。并且第一晶体管t1至第十五晶体管t15可以均为p型晶体管，或第一晶体管t1至第十五晶体管t15可以均为n型晶体管，本发明实施例是以第一晶体管t1至第十五晶体管t15均为p型晶体管为例进行说明的，p型晶体管在低电位作用下导通，在高电位作用下截止。
91.下面对图4所示移位寄存器的工作过程作以描述，其中在图4所示的移位寄存器中，各晶体管均为p型晶体管，其在低电平作用下导通，在高电平作用下截止；移位寄存器对应的输入输出时序图如图5所示，具体地，选用图5所示的输入输出时序图中的t1
‑
t8八个阶段。
92.在t1阶段，触发信号端stv为低电位信号，第一节点n1为高电位，第一时钟信号端ck为低电位信号，第二时钟信号端cb为高电位信号，因此第九晶体管t9和第十一晶体管t11导通，导通的第九晶体管t9将触发信号端stv的低电位信号分别传输至第十晶体管t10的栅极和第二节点n2，因此第六晶体管t6、第八晶体管t8和第十晶体管t10均导通，第一时钟信号端ck的低电位信号传输至第三节点n3，因此第十二晶体管t12和第十四晶体管t14导通，第十三晶体管t13和十五晶体管t15在第二时钟信号端cb的高电位信号作用下截止，用于第一电源端vgh的高电位信号通过导通的第六晶体管t6传输至第七晶体管t7的栅极，因此第十七晶体管t17截止，第二电源端vgl的低电位信号通过导通的第八晶体管t8传输至第一输出端out1，因此第四晶体管t4和第五晶体管t5均导通，第一电源端vgh的高电位信号通过导通的第四晶体管t4传输至第三晶体管的栅极，第三晶体管t3截止，第一电源端vgh的高电位信号通过导通的第五晶体管t5传输至第二输出端out2，第一晶体管t1在第二电源端vgl的低电位信号作用下导通，高电位的第一节点n1的信号通过导通的第一晶体管t1传输至第四节点n4，第二晶体管t2截止，因此在t1阶段，第一输出端out1输出低电位信号，第二输出端out2输出高电位信号。
93.在t2阶段，触发信号端stv为低电位信号，第一节点n1为高电位，第一时钟信号端ck为高电位信号，第二时钟信号端cb为低电位信号，因此第九晶体管t9和第十一晶体管t11截止，第二节点n2维持低电位，第八晶体管t8导通，第二电源端vgl的低电位信号通过导通
的第八晶体管t8传输至第一输出端out1，因此第四晶体管t4和第五晶体管t5均导通，第一电源端vgh的高电位信号通过导通的第五晶体管t5传输至第二输出端out2，因此在t2阶段，第一输出端out1输出低电位信号，第二输出端out2输出高电位信号。
94.在t3阶段，触发信号端stv为高电位信号，第八晶体管t8由于栅极电压升高会逐渐关闭，第一时钟信号端ck为低电位信号，第二时钟信号端cb为高电位信号，第一节点n1仍维持为高电位，因此第九晶体管t9和第十一晶体管t11导通，导通的第九晶体管t9将触发信号端stv的高电位信号分别传输至第十晶体管t10的栅极和第二节点n2，因此第六晶体管t6、第八晶体管t8和第十晶体管t10均截止，第二电源端vgl的低电位信号通过第十一晶体管t11传输至第三节点n3，因此第十四晶体管t14导通，用于cb＝1，因此第一节点n1仍为高电位，第七晶体管t7截止，第四节点n4的电位为高电位，第二晶体管t2和第三晶体管t3均截止，因此在t3阶段，第一输出端out1仍输出低电位信号，第二输出端out2仍输出高电位信号。
95.在t4阶段，触发信号端stv为高电位信号，第一时钟信号端ck为高电位信号，第二时钟信号端cb为低电位信号，因此第九晶体管t9和第十一晶体管t11截止，第三节点n3维持低电位，第二时钟信号端cb为低电位信号，因此第一节点n1为低电位，从而使第四节点n4也为低电位，此时t2和t3导通，第一电容c1点第一端写入ck的高电位信号，第二电源端vgl的低电位信号通过导通的第三晶体管t3传输至第二输出端out2，由于第一节点n1为低电位，因此第七晶体管t7导通，第一电源端vgh的高电位信号通过导通的第七晶体管t7传输至第一输出端out1，因此在t4阶段，第一输出端out1输出高电位信号，第二输出端out2输出低电位信号。
96.在t5阶段，触发信号端stv为高电位信号，第一时钟信号端ck为低电位信号，第二时钟信号端cb为高电位信号，由于ck变为低电位，使得第一电容c1的第一端由高电位变为低电位，此时第四节点n4的电位会被拉至二级低电压，从而使得第三晶体管t3完全打开，第二电源端vgl的低电位信号通过导通的第三晶体管t3传输至第二输出端out2，第一节点n1维持低电位，因此第七晶体管t7导通，第一电源端vgh的高电位信号通过导通的第七晶体管t7传输至第一输出端out1，因此在t5阶段，第一输出端out1输出高电位信号，第二输出端out2输出低电位信号。
97.在t6阶段，触发信号端stv为低电位信号，第一时钟信号端ck为高电位信号，第二时钟信号端cb为低电位信号，第一节点n1将维持低电位水平，第一电容c1的第一端写入高电位，从而第四节点n4点电压变为一级低电位，第三晶体管t3仍导通，第二电源端vgl的低电位信号通过导通的第三晶体管t3传输至第二输出端out2，第一节点n1仍维持低电位，因此第七晶体管t7导通，第一电源端vgh的高电位信号通过导通的第七晶体管t7传输至第一输出端out1，因此在t5阶段，第一输出端out1输出高电位信号，第二输出端out2输出低电位信号。
98.在t7阶段，触发信号端stv为低电位信号，第一时钟信号端ck为低电位信号，第二时钟信号端cb为高电位信号，此时第四节点n4变为高电位信号，此时第二输出端out2输出高电位信号；第一节点n1变为高电位，但由于此时第七晶体管t7栅源电压vgs＝0，因此第一输出端out1输出的电位由t6阶段的电位缓慢下降。
99.在t8阶段，触发信号端stv为低电位信号，第一时钟信号端ck为高电位信号，第二
时钟信号端cb为低电位信号，此时第二节点n2被拉至二级低电位，第八晶体管t8完全开启，第一输出端out1输出低电位信号，第四晶体管t4也完全开启，第二输出端out2输出高电位信号。
100.为了验证本发明实施例提供的图4所示的移位寄存器的第一输出端out1和第二输出端out2能够输出电位相反的信号，本发明实施例对图4所示的移位寄存器进行输入输出时序的仿真，如图6所示，可以看出，仿真结果与本技术的图5所示的时序图一致，因此本发明实施例提供的移位寄存器的第一输出端out1和第二输出端out2能够输出电位相反的信号。
101.综上，本发明实施例提供的上述图4所示的移位寄存器中的第一输出端out1和第二输出端out2能够输出电位相反的信号，因此将第一输出端out1与图2像素电路中的发光控制端em电连接，将第二输出端out2与图2像素电路中阳极复位晶体管m7的栅极电连接。这样在像素发光阶段，第一输出端out1输出的低电位信号控制发光控制晶体管(m5和m6)导通以实现发光器件l发光；在其余非发光阶段，第二输出端out2输出的高电位信号控制图2中阳极复位晶体管m7导通以实现对发光器件l的阳极提供持续的初始化电压，使发光器件l的阳极和阴极两端不产生额外的电流，从而可以避免本不应该发光的像素产生微弱的发光，从而提高显示面板的光学评价结果。
102.基于同一发明构思，本发明实施例提供了一种显示面板，包括显示区和非显示区，显示区包括多个像素电路以及与像素电路电连接的发光器件，像素电路包括与发光器件的阳极电连接的阳极复位晶体管；非显示区包括栅极驱动电路，栅极驱动电路包括级联的多个如上述所述的移位寄存器；其中，
103.第一级移位寄存器的信号输入端与触发信号端电连接；
104.除第一级移位寄存器之外，其余各级移位寄存器的信号输入端分别与上一级的移位寄存器的第一输出端电连接；
105.各级移位寄存器的第二输出端分别与对应的阳极复位晶体管的栅极电连接。
106.为了方便说明，图7中仅示出了栅极驱动电路中的八个移位寄存器，分别为第1级移位寄存器、第2级移位寄存器、第3级移位寄存器、第4级移位寄存器、第n
‑
3级移位寄存器、第n
‑
2级移位寄存器、第n
‑
1级移位寄存器、第n级移位寄存器。其中，除第1级移位寄存器外，其余各级移位寄存器的信号输入端分别与上一级的移位寄存器的第一输出端out1电连接，各级移位寄存器的第二输出端out2分别与对应的阳极复位晶体管(图2中m7)的栅极电连接。
107.具体地，由于该显示面板解决问题的原理与移位寄存器相似，因此该显示面板的实施可以参见上述移位寄存器的实施，重复之处不再赘述。
108.基于同一发明构思，本发明实施例提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与显示面板相似，因此该显示装置的实施可以参见上述显示面板的实施，重复之处不再赘述。
109.本发明实施例提供的一种移位寄存器、显示面板及显示装置，该移位寄存器包括第一控制输出模块和第二控制输出模块，第一控制输出模块包括第一节点和第一输出端，第一节点用于控制第一输出端输出与第一节点电位相反的信号；第二控制输出模块包括第
二输出端，第二控制输出模块用于在第一节点和第一输出端的控制下使第二输出端输出与第一输出端电位相反的信号。本发明提供的移位寄存器具有两个输出端，且第二输出端输出与第一输出端输出的信号的电位相反，第一输出端可以与像素电路中的发光控制端电连接，将第二输出端与像素电路中阳极复位晶体管的栅极电连接。这样在像素发光阶段，仅第一输出端输出的信号控制发光控制晶体管导通以实现发光器件发光；在其余非发光阶段，仅第二输出端输出的信号控制阳极复位晶体管导通以实现对发光器件的阳极提供持续的初始化电压，使发光器件的阳极和阴极两端不产生额外的电流，从而可以避免本不应该发光的像素产生微弱的发光，从而提高显示面板的光学评价结果。
110.尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
111.显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。