一种存储测试安全试验装置的制作方法

本实用新型属于存储测试平台技术领域，特别涉及一种存储测试安全试验装置。

背景技术：

ssd是给予半导体技术的存储设备，较机械硬盘大幅提高了数据读写效率，在存储领域应用正逐渐替代机械硬盘成为主流。ssd按照接口协议可以分为sata、sas和pcie三种类型，其中sata协议ssd成本最低，但是读写速度也是最慢的，在对读写速率要求不是很严格的存储系统中应用较为广泛；pcie成本最高，但是读写速度也是最快的，在高性能存储系统中应用较多；sas成本与读写最sata与pcie之间。随着半导体的发展及对高数据传输速率需求的增长，pcie协议ssd发展势头迅猛。

pcie协议ssd多数为x4，pcie3.0x4吞吐量3.938gb/s，pcie3.0x4吞吐量7.877gb/s。随着数据传输速率的提高，对pciesi测试治具的要求也越来也高，据了解当前u.2接口pcie4.0协议ssdpciegen4si测试治具各治具厂家还在加紧研发过程中。当前市场上出现的u.2pcie4.0ssd多数是通过四角或八角拉偏测试、业务压力稳定性测试来反应ssd的pcie信号质量，直接测量u.2ssdpcie4.0gen4眼图质量的较少。

技术实现要素：

为了解决上述技术问题，本实用新型提出了一种存储测试安全试验装置，解决了现有技术中没有直接用于pcie4.0tx信号质量测试的问题。

为实现上述目的，本实用新型采用以下技术方案：

一种存储测试安全试验装置，包括基板；

所述基板上设置第一固定柱、第二固定柱、pcietx连接器和线缆固定槽；所述基板通过第一固定柱与待测存储模块固定连接，通过第二固定柱与测试治具固定相连，通过线缆固定槽水平固定测试线缆；

所述待测存储模块还通过u.2连接器与测试治具的输入端电相连；所述测试治具的输出端与pcietx连接器电连接；所述pcietx连接器与测试线缆电连接。

进一步的，所述基板为亚克力板。

进一步的，所述测试治具的宽度等于所述待测存储模块的宽度。

进一步的，所述测试治具设置时钟电路、串行调试接口、电源模块和若干pcie_tx端子；

所述电源模块为测试治具供电；所述时钟电路用于提供时钟信号；所述串行调试接口为12v接口；所述pcie_tx端子通过pcietx连接器与线缆连接。

进一步的，所述pcie_tx端子采用mmcix射频端子。

进一步的，所述待测存储模块为ssd存储模块。

进一步的，所述时钟电路为包地处理过的电路。

发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：

本实用新型提出了一种存储测试安全试验装置，包括基板；基板上设置第一固定柱、第二固定柱、pcietx连接器和线缆固定槽；基板通过第一固定柱与待测存储模块固定连接，通过第二固定柱与测试治具固定相连，通过线缆固定槽水平固定测试线缆；待测存储模块还通过u.2连接器与测试治具的输入端电相连；测试治具的输出端与pcietx连接器电连接，pcietx连接器与测试线缆电连接。本实用新型首先解决了u.2接口ssdpcie_tx测试从无到有的问题，可直接用于pcie_tx信号质量测试；其次本实用新型将待测ssd、测试治具、测试线缆固定在同一个亚克力板上，减少了u.2接口、测试线缆受力不均匀导致的信号质量问题；本实用新型将u.2接口、pcie_tx线缆连接端子均水平放置，减少了高速信号反射噪声。

附图说明

如图1为本实用新型实施例1一种存储测试安全试验装置俯视图；

如图2为本实用新型实施例1一种存储测试安全试验装置主视图；

如图3为本实用新型实施例1一种存储测试安全试验装置中测试治具示意图。

具体实施方式

为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本实用新型进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本实用新型省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本实用新型。

实施例1

本实用新型实施例1提出了一种存储测试安全试验装置，u.2接口是一种支持sata、sas与pcie三种协议的ssd接口，ssd设计过程中需要根据需要确定ssd协议后再按照协议标准设计功能模块及电路。本实用新型是针对pcie协议的u.2接口ssd设计，支持pcie4.0信号质量测试。u.2接口标准的引脚拓扑中包含pciessd使用的两组百兆时钟、4组pcie输入输出端口、pcie在位指示、uart/iic调试串口、双端口模式及供电引脚。本实用新型是pcie4.0信号质量测试，需要将4组pcie输入输出差分信号引出，需要为ssd提供两路标准的百兆时钟信号，其余辅助信号可以按照需求引出。

如图1为本实用新型实施例1一种存储测试安全试验装置俯视图；如图2为本实用新型实施例1一种存储测试安全试验装置主视图。

该实验装置包括基板；基板上设置第一固定柱、第二固定柱、pcietx连接器和线缆固定槽；基板通过第一固定柱与待测存储模块固定连接，通过第二固定柱与测试治具固定相连，通过线缆固定槽水平固定测试线缆；其中第一固定柱为ssd支撑柱，第二固定柱为治具固定柱。

本实用新型中基板为亚克力板。将u.2接口、pcie_tx线缆连接端子均水平放置，减少了高速信号反射噪声。

待测存储模块还通过u.2连接器与测试治具的输入端电相连；测试治具的输出端与pcietx连接器电连接pcietx连接器与测试线缆电连接。

考虑到尽量减少高速信号在传输链路中的损耗，将测试夹具u.2母口放置在测试治具一端，pcie待测信号引线端子放置在测试治具u.2母口的对端。测试治具的宽度与待测存储模块的宽度接近，约为5.4厘米。

如图3为本实用新型实施例1一种存储测试安全试验装置中测试治具示意图。测试治具设置时钟电路、串行调试接口、电源模块和若干pcie_tx端子；电源模块为测试治具供电；时钟电路用于提供时钟信号；所串行调试接口为12v接口；pcie_tx端子通过pcietx连接器与线缆连接。

考虑到尽量减少信号的干扰，本实用新型测试治具设计四层板，top层为power，second层为gnd，third层为pcie_tx，bottom层为gnd。

测试治具长度控制在10厘米以内，将ssd测试治具固定于长30厘米的亚克力基板的中间，u.2接口及pcie_tx接线端子两侧各留出约10厘米用于固定待测硬盘及测试线缆。

pcie_tx端子采用mmcix射频端子。pcie_tx接线端子选用阻抗50ω、频率范围dc-40ghz的ssmp射频pcb端子，水平焊接于u.2接口对侧。

待测存储模块为ssd存储模块。使用有屏蔽线的同轴电缆连接测试治具pcie端子与高速示波器。

时钟电路为包地处理过的电路。百兆时钟设计过程中考虑到高频信号干扰，对时钟电路做包地处理。

本实用新型首先解决了u.2接口ssdpcie_tx测试从无到有的问题，可直接用于pcie_tx信号质量测试；其次本实用新型将待测ssd、测试治具、测试线缆固定在同一个亚克力板上，减少了u.2接口、测试线缆受力不均匀导致的信号质量问题；本实用新型将u.2接口、pcie_tx线缆连接端子均水平放置，减少了高速信号反射噪声。

上述虽然结合附图对本实用新型的具体实施方式进行了描述，但并非对本实用新型保护范围的限制。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。