芯片测试装置及芯片测试系统的制作方法

1.本发明涉及一种芯片测试装置及芯片测试系统，特别是一种适合应用于对内存进行测试的芯片测试装置及芯片测试系统。


背景技术：

2.一般来说，内存在出厂前，必须通过高温测试、预烧(burn-in)测试，或高温测试、预烧测试及低温测试。现有的内存测试设备，内存在进行高温测试、预烧测试或低温测试时，必须反复地被插拔于不同的电连接座，为此，容易造成内存引脚的毁坏，且反复地插拔亦浪费大量的时间，而造成测试效率低落的问题。


技术实现要素：

3.本发明实施例在于提供一种芯片测试装置及芯片测试系统，其用以改善现有的内存设备，在让内存处于不同温度环境中进行测试时，必须反复地拆装芯片，而造成测试效率低落，且容易造成内存的引脚损坏的问题。
4.本发明公开的其中一个实施例是一种芯片测试装置，其用以承载多个芯片，且芯片测试装置能被移载装置载运而于多个工作站之间传递，芯片测试装置包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；电路板具有多个定位孔及多个电路板锁孔，各个定位孔不贯穿电路板设置，各个电路板锁孔贯穿电路板设置；一固定组件，其包含一第一固定构件及一第二固定构件，第一固定构件设置于第一侧面，第二固定构件固定设置于第二侧面，第一固定构件具有多个第一锁孔，第二固定构件具有多个第二锁孔，多个第一锁孔、多个电路板锁孔及多个第二锁孔相对应地设置；多个锁固件锁固于多个第一锁孔、多个电路板锁孔及多个第二锁孔，而电路板被固定于第一固定构件及第二固定构件之间；多个电连接座，各个电连接座具有一电连接座本体；各个电连接座本体的一侧用以承载一个芯片，电连接座本体的另一侧具有至少两个定位件，各个定位件与多个定位孔相互卡合，而各个电连接座固定设置于电路板的第一侧面；其中，第一固定构件包含多个抵压结构体，多个抵压结构体对应抵压于多个电连接座的一部分，而各个电连接座被第一固定构件抵压而固定于电连接座的第一侧面上，且第一固定构件包含有多个穿孔，而各个电连接座的一部分对应露出于其中一个穿孔；一控制机组，其设置于电路板的第二侧面，控制机组包含多个测试模块，各个测试模块与一部分的电连接座连接；第二固定结件具有多个避让孔，多个测试模块的一部分穿设于多个避让孔；至少一供电构件，其连接电路板；其中，芯片测试装置必须通过供电构件与一供电设备连接，以取得各个测试模块运行时所需的电力；供电设备与至少一个工作站连接；其中，当芯片测试装置通过供电构件由供电设备取得电力时，各个测试模块能对其所连接的多个电连接座上的芯片进行一预定测试程序。
5.优选地，各个测试模块包含：图形产生器(pattern generator,pg)、组件电源供应模块(device power supplies,dps)及驱动电路(driver)；芯片为内存，预定测试程序包含：一读取测试、一写入测试及一电性测试中的至少一个；其中，多个电连接座区隔为多个
电连接座群组，各个电连接座群组包含至少一个电连接座；多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接。
6.优选地，各个抵压结构体可拆卸地与第一固定构件相固定，各个第一固定构件具有多个群组容置孔，各个群组容置孔用以容置同一个电连接座群组中的多个电连接座。
7.优选地，电路板于第二侧面形成有多个第一接触结构，各个测试模块具有至少一第二接触结构，各个测试模块的第二接触结构能与其中一个第一接触结构可拆卸地相互接触。
8.优选地，供电构件包含多个连接端子，多个连接端子设置于电路板的第一侧面，且多个连接端子露出于第一固定构件；多个连接端子用以与其中一个工作站的多个容置室端子相连接；当多个连接端子与多个容置室端子相互连接时，与供电设备能提供电力给芯片测试装置。
9.优选地，供电构件为一接收天线，接收天线用以与供电设备的一发射天线相互耦合，而芯片测试装置能通过接收天线，以无线的方式接收供电设备所传输的电力。
10.优选地，芯片测试装置还包含有至少一第一数据传输端子，第一数据传输端子设置于电路板，且第一数据传输端子外露于第一固定构件，第一数据传输端子用以与其中一个工作站的至少一第二数据传输端子相互接触以相互传输数据。
11.优选地，芯片测试装置还包含有至少一第一数据传输天线，第一数据传输天线用以与其中一个工作站的至少一第二数据传输天线以无线的方式传输数据。
12.优选地，各个测试模块在对其所连接的多个电连接座上的芯片完成预定测试程序后，测试模块将会把各个芯片的测试结果数据及其测试参数数据写入芯片中，以使各个芯片中存储有测试结果数据及测试参数数据。
13.优选地，各个电连接座包含：一电连接座本体，其具有一顶壁及一环侧壁，顶壁具有一开孔，环侧壁的一端与顶壁的周缘相连接，环侧壁的另一端抵靠于电路板，顶壁、环侧壁及电路板共同形成有一容置槽；顶壁彼此相反的两侧面定义为一外侧面及一内侧面，内侧面位于容置槽中；一支撑结构，其抵靠于电路板，且支撑结构位于容置槽中，支撑结构包含有多个定位孔，各个定位孔设置有一个定位件；一升降结构，其设置于容置槽中，升降结构具有一基部及一承载部，基部位于容置槽中，基部向一侧延伸形成承载部，承载部的至少一部分位于开孔中；承载部向远离基部的一侧延伸形成有多个限位部，多个限位部的至少一部分穿设开孔，且多个限位部及承载部共同形成有一芯片容槽，芯片容槽用以容置芯片；升降结构还具有多个连接孔，多个连接孔贯穿基部及承载部；至少一弹性组件，其设置于容置槽中，各个弹性组件的一端固定于升降结构，各个弹性组件的另一端固定于支撑结构，多个弹性组件受压所产生的弹性回复力使基部抵靠于顶壁的内侧面，且升降结构与支撑结构之间形成有一间隙；多个探针组件，各个探针组件的一端固定设置于支撑结构，且各个探针组件的另一端抵顶靠于电路板的接触结构，多个探针组件的另一端穿设于多个连接孔；其中，当芯片容槽设置有芯片，且限位部未被一抵压装置抵压时，位于多个连接孔中的探针组件不与芯片的多个接点部相连接；其中，当芯片容槽设置有芯片，且限位部被抵压装置抵压而向电连接座本体内缩时，多个探针组件将抵顶多个接点部，且多个探针组件及芯片彼此
相连接。
14.本发明公开的其中一个实施例是一种芯片测试系统，其包含：一芯片测试装置，其包含：一电路板，其彼此相反的两侧分别定义为一第一侧面及一第二侧面；电路板具有多个定位孔及多个电路板锁孔，各个定位孔不贯穿电路板设置，各个电路板锁孔贯穿电路板设置；一固定组件，其包含一第一固定构件及一第二固定构件，第一固定构件设置于第一侧面，第二固定构件固定设置于第二侧面，第一固定构件具有多个第一锁孔，第二固定构件具有多个第二锁孔，多个第一锁孔、多个电路板锁孔及多个第二锁孔相对应地设置；多个锁固件锁固于多个第一锁孔、多个电路板锁孔及多个第二锁孔，而电路板被固定于第一固定构件及第二固定构件之间；多个电连接座，各个电连接座具有一电连接座本体；各个电连接座本体的一侧用以承载一个芯片，电连接座本体的另一侧具有至少两个定位件，各个定位件与多个定位孔相互卡合，而各个电连接座固定设置于电路板的第一侧面；其中，第一固定构件包含多个抵压结构体，多个抵压结构体对应抵压于多个电连接座的一部分，而各个电连接座被第一固定构件抵压而固定于电连接座的第一侧面上，且第一固定构件包含有多个穿孔，而各个电连接座的一部分对应露出于各个穿孔；一控制机组，其设置于电路板的第二侧面，控制机组包含多个测试模块，各个测试模块与一部分的电连接座连接；第二固定构件具有多个避让孔，多个测试模块的一部分穿设于其中一个避让孔；至少一供电构件，其连接电路板；一中央控制装置；一环境控制设备，其包含：一设备本体，其包含多个容置室，设备本体连接一供电设备；各个容置室中设置有另一供电构件，各个容置室中的供电构件与供电设备连接；一抽气装置，其连接各个容置室，抽气装置连接中央控制装置；抽气装置能被中央控制装置控制，而将芯片测试装置所承载的多个芯片的周围的空气向外抽出；多个温度调节装置，其设置于设备本体，各个容置室中设置有一个温度调节装置；各个温度调节装置能被中央控制装置控制，而提升或降低芯片测试装置所承载的多个芯片的周围的温度；其中，当芯片测试装置设置于其中一个容置室中时，供电设备能通过容置室中的供电构件及芯片测试装置的供电构件，提供电力给芯片测试装置；当供电设备供电给芯片测试装置时，各个测试模块将能对其所连接的多个电连接座所承载的芯片进行一预定测试程序。
15.优选地，各个测试模块包含：图形产生器(pattern generator,pg)、组件电源供应模块(device power supplies,dps)及驱动电路(driver)；芯片为内存，预定测试程序包含：一读取测试、一写入测试及一电性测试中的至少一个；其中，多个电连接座区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座；多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接；多个测试模块与多个电连接座群组相连接，而各个测试模块与相对应的电连接座群组中的所有电连接座相连接。
16.优选地，各个抵压结构体可拆卸地与第一固定构件相固定，各个第一固定构件具有多个群组容置孔，各个群组容置孔用以容置同一个电连接座群组中的多个电连接座；各个抵压结构体呈栅栏状，而各个抵压结构体具有多个穿孔，各个电连接座的一部分对应露出于各个穿孔。
17.优选地，电路板于第二侧面形成有多个第一接触结构，各个测试模块具有至少一第二接触结构，各个测试模块的第二接触结构能与其中一个第一接触结构可拆卸地相互接触。
18.优选地，供电构件包含多个连接端子，多个连接端子设置于电路板的第一侧面，且多个连接端子露出于第一固定构件；各个容置室中设置有多个容置室端子；当多个连接端子与其中一个容置室中的多个容置室端子相互连接时，与供电设备能提供电力给芯片测试装置。
19.优选地，供电构件为一接收天线，接收天线用以与供电设备的一发射天线相互耦合，而芯片测试装置能通过接收天线，以无线的方式接收供电设备所传输的电力。
20.优选地，芯片测试装置还包含至少一第一数据传输端子，第一数据传输端子设置于电路板，且第一数据传输端子外露于第一固定构件，各个容置室包含有至少一第二数据传输端子，第二数据传输端子与中央控制装置连接；第一数据传输端子能与各个容置室中的第二数据传输端子相互接触，而芯片测试装置能与中央控制装置相互传递信息。
21.优选地，芯片测试装置还包含有至少一第一数据传输天线，设备本体设置有至少一个第二数据传输天线，第二数据传输天线与中央控制装置连接；芯片测试装置能通过第一数据传输天线及第二数据传输天线，以无线的方式与中央控制装置相互传递数据。
22.优选地，各个测试模块在对其所连接的多个电连接座上的芯片完成预定测试程序后，测试模块将会把各个芯片的测试结果数据及其测试参数数据写入芯片中，以使各个芯片中存储有测试结果数据及测试参数数据。
23.优选地，各个电连接座包含：一电连接座本体，其具有一顶壁及一环侧壁，顶壁具有一开孔，环侧壁的一端与顶壁的周缘相连接，环侧壁的另一端抵靠于电路板，顶壁、环侧壁及电路板共同形成有一容置槽；顶壁彼此相反的两侧面定义为一外侧面及一内侧面，内侧面位于容置槽中；一支撑结构，其抵靠于电路板，且支撑结构位于容置槽中，支撑结构包含有多个定位孔，各个定位孔设置有一个定位件；一升降结构，其设置于容置槽中，升降结构具有一基部及一承载部，基部位于容置槽中，基部向一侧延伸形成承载部，承载部的至少一部分位于开孔中；承载部向远离基部的一侧延伸形成有多个限位部，多个限位部的至少一部分穿设开孔，且多个限位部及承载部共同形成有一芯片容槽，芯片容槽用以容置芯片；升降结构还具有多个连接孔，多个连接孔贯穿基部及承载部；至少一弹性组件，其设置于容置槽中，各个弹性组件的一端固定于升降结构，各个弹性组件的另一端固定于支撑结构，多个弹性组件受压所产生的弹性回复力使基部抵靠于顶壁的内侧面，且升降结构与支撑结构之间形成有一间隙；多个探针组件，各个探针组件的一端固定设置于支撑结构，且各个探针组件的另一端抵顶靠于电路板的接触结构，多个探针组件的另一端穿设于多个连接孔；其中，当芯片容槽设置有芯片，且限位部未被一抵压装置抵压时，位于多个连接孔中的探针组件不与芯片的多个接点部相连接；其中，当芯片容槽设置有芯片，且限位部被抵压装置抵压而向电连接座本体内缩时，多个探针组件将抵顶多个接点部，且多个探针组件及芯片彼此相连接。
24.优选地，各个容置室中还设置有一罩体；当芯片测试装置设置于其中一个容置室中，且芯片测试装置被供电时，容置室中的罩体对应盖设于第一固定构件上，而罩体、第一固定构件与电路板将共同形成一封闭空间，多个电连接座则对应位于封闭空间中，而抽气装置能被控制以将封闭空间中的空气向外抽出。
25.优选地，各个容置室中还设置有一升降装置，各个升降装置连接中央控制装置；各个升降装置能被中央控制装置控制，以使芯片测试装置向罩体靠近或远离。
26.综上，本发明实施例所公开的芯片测试装置及包含有此芯片测试装置的芯片测试系统，应用于内存测试作业中，可以是通过相关机械手臂，将芯片测试装置与其所承载的多个芯片一同设置于高温环境或是低温环境(例如是环境控制设备的容置室中)，再使芯片测装置通电后，即可对多个芯片进行测试，亦即，多个芯片无论是在高温环境中进行测试或是在低温环境中进行测试，皆无需由电连接座上拆卸下来，如此，将可大幅缩减整体测试的时间，且可避免现有内存测试设备，内存因为要不断的拆装而容易发生损坏的问题。
附图说明
27.图1为本发明公开的芯片测试系统的示意图。
28.图2为本发明公开的芯片测试系统的方框示意图。
29.图3为本发明公开的芯片测试装置的示意图。
30.图4为本发明公开的芯片测试装置的局部分解示意图。
31.图5为本发明公开的芯片测试装置的另一局部分解示意图。
32.图6为本发明公开的芯片测试装置的局部放大示意图。
33.图7为本发明公开的芯片测试装置的抵压结构体与固定本体的分解示意图。
34.图8为本发明公开的芯片测试装置的电连接座及电路板的分解示意图。
35.图9为本发明公开的芯片测试装置的测试模块、电路板及第二固定构件的分解示意图。
36.图10为本发明公开的芯片测试装置的方框示意图。
37.图11为本发明公开的芯片测试装置的电连接座的示意图。
38.图12为本发明公开的芯片测试装置的电连接座的剖面分解示意图。
39.图13为本发明公开的芯片测试装置的电连接座未设置有芯片的剖面示意图。
40.图14为本发明公开的芯片测试装置的电连接座设置有芯片的剖面示意图。
41.图15为本发明公开的芯片测试装置的另一实施例的抵压结构体与固定本体的分解示意图。
42.图16为本发明公开的芯片测试装置的另一实施例的电连接座的示意图。
43.图17为本发明公开的芯片测试系统的环境控制设备的示意图。
44.图18为本发明公开的芯片测试系统的环境控制设备包含的装置与中央控制装置的方框示意图。
45.图19为本发明公开的芯片测试系统的温度调节装置及盖体的组装示意图。
46.图20、21为本发明公开的芯片测试系统的温度调节装置及盖体的分解示意图。
47.图22为本发明公开的芯片测试系统的温度调节装置及盖体设置于芯片测试装置上的剖面示意图。
48.图23为本发明公开的芯片测试系统的温度调节装置及盖体设置于芯片测试装置上的剖面局部放大示意图。
49.图24为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第一实施例的流程示意图。
50.图25为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第二实施例的流程示意图。
51.图26为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第三实施例的流程示意图。
52.图27为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第四实施例的流程示意图。
53.图28为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第五实施例的流程示意图。
54.图29为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第六实施例的流程示意图。
55.图30为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第七实施例的流程示意图。
56.图31为本发明公开的芯片测试系统利用芯片测试方法对多个芯片进行测试的第八实施例的流程示意图。
具体实施方式
57.请一并参阅图1至图5，图1为本发明公开的芯片测试系统的示意图，图2为本发明公开的芯片测试系统的方框示意图，图3为本发明的芯片测试装置的示意图，图4、图5为本发明的芯片测试装置的局部分解示意图。本发明公开的芯片测试系统e用以对多个芯片c进行测试。芯片测试系统e包含：一中央控制装置e1、一芯片安装设备e2、至少一芯片测试装置1、多个环境控制设备e3、一移载设备e4及一分类设备e5。
58.中央控制装置e1连接芯片安装设备e2、多个环境控制设备e3、移载设备e4及分类设备e5，而中央控制装置e1能控制各个设备的作动；中央控制装置e1例如是服务器、各式计算机设备等，于此不加以限制。在实际应用中，中央控制装置e1可以是包含有多个环境状态控制装置(例如是各式处理器、计算机等)，而各个环境控制设备e3的设备本体e31(如图17)可以是对应设置有一个环境状态控制装置，也就是说，各个环境控制设备e3可以是包含有一个环境状态控制装置。芯片安装设备e2可以是包含一机械手臂(图未示)，机械手臂能受中央控制装置e1控制，以将设置载盘(tray)上的多个芯片c逐一取出后，逐一置放于芯片测试装置1的多个电连接座2上。
59.芯片测试装置1用以承载多个芯片c，且芯片测试装置1能被移载设备e4载运而于多个工作站(例如芯片安装设备e2、多个环境控制设备e3、移载设备e4及分类设备e5)之间传递。
60.如图3至图5所示，芯片测试装置1包含：一电路板10、一固定组件11、多个电连接座2、一控制机组3及至少一供电构件4。电路板10彼此相反的两侧分别定义为一第一侧面101及一第二侧面102(如图9所示)。多个电连接座2固定设置于电路板10的第一侧面101，各个电连接座2用以承载一个芯片c。关于电连接座2的形式可以是依据不同芯片c变化，于此不加以限制。
61.固定组件11包含一第一固定构件111及一第二固定构件112。第一固定构件111设置于第一侧面101，第二固定构件112固定设置于第二侧面102。第一固定构件111具有多个第一锁孔1111，第二固定构件112具有多个第二锁孔1121，而电路板10具有多个电路板锁孔103，各个第一锁孔1111贯穿第一固定构件111设置，各个第二锁孔1121贯穿第二固定构件
112设置，各个电路板锁孔103贯穿电路板10设置，且多个第一锁孔1111、多个电路板锁孔103及多个第二锁孔1121相对应地设置。在实际应用中，多个第一锁孔1111、多个电路板锁孔103及多个第二锁孔1121的数量、外型、分布位置皆可以是依据需变化，图中所示仅为其中一示范态样。
62.多个锁固件(图未示，例如是螺丝)锁固于多个第一锁孔1111、多个电路板锁孔103及多个第二锁孔1121，而电路板10是被固定于第一固定构件111及第二固定构件112之间。也就是说，电路板10是被夹持于第一固定构件111及第二固定构件112之间，通过第一固定构件111及第二固定构件112的设置，电路板10的整体结构强度将被提升。在实际应用中，第一固定构件111及第二固定构件112，例如可以是由不锈钢等高硬度材质所制成；电路板10可以是仅有各个所述电路板锁孔103是贯穿电路板10设置，除此之外，电路板10不具有其他贯穿电路板10的孔洞。
63.特别说明的是，在实际应用中，各个第一锁孔1111也可以是不贯穿第一固定构件111设置，而各个第一锁孔1111可以是盲孔，或者，也可以是部分的第一锁孔1111为贯穿孔而另一部分的第一锁孔1111为盲孔；在第一锁孔1111为盲孔的情况下，相对应的第二锁孔1121则是贯穿第二固定构件112的贯穿孔，相对地，在第一锁孔1111为贯穿孔的情况下，第二锁孔1121则可以是盲孔。换言之，各个第二锁孔1121也可以是不贯穿第二固定构件112设置，而各个第二锁孔1121可以是盲孔，或者，也可以是部分的第二锁孔1121为贯穿孔而另一部分的第二锁孔1121为盲孔。
64.请一并参阅图4、6、7所示，图6为本发明公开的芯片测试装置的局部放大示意图，图7为本发明公开的芯片测试装置的抵压结构体与固定本体的分解示意图。在实际应用中，第一固定构件111可以是包含有多个抵压结构体1112及一固定本体1114，各个抵压结构体1112与固定本体1114是彼此独立的构件，且各个抵压结构体1112是可拆卸地固定于固定本体1114上。各个抵压结构体1112大致呈现为格栏状，而各个抵压结构体1112对应形成有多个穿孔1113。第一固定构件111固定于电路板10的第一侧面101时，多个抵压结构体1112对应抵压于多个电连接座2的电连接座本体21的一部分，而各个电连接座2的一部分对应露出于各个穿孔1113。也就是说，第一固定构件111除了用以与第二固定构件112相互配合以夹持电路板10外，第一固定构件111还用以使设置于电路板10的第一侧面101的多个电连接座2固定于电路板10的第一侧面101。
65.固定本体1114包含有多个群组容置孔1115，各个所述群组容置孔1115贯穿固定本体1114设置。各个群组容置孔1115用以容置多个电连接座2。固定本体1114还包含有多个辅助固定部1116，各个所述辅助固定部1116由形成各个所述群组容置孔1115的侧壁，向所述群组容置孔1115中央延伸形成。当固定本体1114固定于电路板10时，各个辅助固定部1116相对于电路板10的高度，是小于各个所述群组容置孔1115的深度。
66.各个抵压结构体1112及辅助固定部1116可以是分别具有相对应的多个锁孔11121、1117，而各个抵压结构体1112可以是通过多个锁固件(图未示，例如是螺丝)锁固于各个群组容置孔1115中的辅助固定部1116。当抵压结构体1112与辅助固定部1116相互锁固时，抵压结构体1112将对应抵压位于群组容置孔1115中的多个电连接座2的电连接座本体21的抵顶部213(如图7所示，于后详述)，而多个电连接座2的一部分则对应通过所述抵压结构体1112上的多个穿孔1113露出。其中，如图6所示，在本实施例中，是以抵压结构体1112相
反于电路板10的一侧是低于固定本体1114相反于电路板10的一侧，即，抵压结构体1112相反于电路板10的一侧至电路板10设置有电连接座2的一侧的高度，是低于固定本体1114相反于电路板10的一侧至电路板10设置有电连接座2的一侧的高度，但不以此为限；在不同的实施例中，抵压结构体1112相反于电路板10的一侧，也可以是与固定本体1114相反于电路板10的一侧齐平。
67.依上所述，由于第一固定构件111是通过多个锁固件，锁固于电路板10的第一侧面101，且第一固定构件111的多个抵压结构体1112是对应抵压各个电连接座2的一部分，因此，各个电连接座2可以不使用螺丝，直接被第一固定构件111以抵压的方式固定于电路板10上。
68.请一并参阅图6至图8，图8为本发明公开的芯片测试装置的电连接座及电路板的分解示意图。电路板10的第一侧面101上，形成有多组电接触结构1011(图8中仅示出有两组电接触结构1011，但电接触结构1011的数量是对应于电连接座2的数量)。各组电接触结构1011包含多个接触垫10111(例如金属垫)。当各个电连接座2被抵压结构体1112抵压而固定设置于电路板10的第一侧面101上时，电连接座2的多个探针组件20(于后详述)的一端，将对应抵压于一组电接触结构1011所包含的多个接触垫10111，借此，在芯片测试装置1被供电的情况下，电连接座2的多个探针组件20将可通过多个接触垫10111，与设置于电路板10的电子零组件电性连接。关于电接触结构1011的数量、排列方式、设置位置，各组电接触结构1011的接触垫10111的数量、外型、排列方式等，皆可依据需求变化，图中所示仅为其中一示范态样。
69.值得一提的是，上述本实施例的说明，是以多个抵压结构体1112与固定本体1114为相互独立的构件为例，但在实际应用中，抵压结构体1112与固定本体1114也可以是一体成形地设置，亦即，第一固定构件111整体即呈现为栅栏状。
70.在实际应用中，各个接触垫10111可以是大致平坦地形成于电路板10的第一侧面101，而为了便于相关人员或是机械，将各个电连接座2正确地设置于各组接触结构上，电路板10的第一侧面101于各组接触结构的周围还可以是内凹形成有至少两个定位孔104，各个定位孔104是不贯穿电路板10设置。相对地，各个电连接座2用以抵靠于电路板10的第一侧面101的一侧，可以是对应具有一定位件25，各定位件25可以与定位孔104相互卡合，如此，通过定位件25及定位孔104的相互配合，相关人员或是机械将可以轻易地将电连接座2正确地设置于各组接触结构上。其中，在实际应用中，定位件25与电连接座2可以是两个彼此独立的构件，或者，定位件25也可以是与电连接座2的底座结构231一体成形地设置。
71.如前所述，由于各个电连接座2是仅通过抵压结构体1112的抵压而固定设置于电路板10的第一侧面101，因此，在组装电连接座2、第一固定构件111、第二固定构件112及电路板10时，必须先将多个电连接座2设置于电路板10的第一侧面101，而后，再将第一固定构件111锁固于电路板10的第一侧面101，在此过程中，各电连接座2通过定位件25及定位孔104的辅助限位，各个电连接座2将不易相对于电路板10移动，而相关人员或是机械，将可轻易地将第一固定构件111锁固于电路板10的第一侧面101。关于单一个电连接座2与电路板10之间设置的定位件25的数量，不以图中两个为限，其数量可以依据需求变化，且定位件25、定位孔104的外型亦可依据需求变化。
72.综上所述，本发明的芯片测试装置1，利用第一固定构件111及第二固定构件112配
合多个锁固件，将多个电连接座2夹持固定于电路板10的第一侧面101上，而使各个电连接座2与电路板10之间可以不再另外通过锁固件相互锁固，如此，将可以大幅降低电路板10的贯穿孔的数量。
73.请一并参阅图5及图9，图9为本发明公开的芯片测试装置的测试模块、电路板及第二固定构件的分解示意图。控制机组3设置于电路板10的第二侧面102。控制机组3包含多个测试模块30，各个测试模块30固定设置于电路板10的第二侧面102。第二固定构件112具有多个避让孔1122。当第二固定构件112固定设置于电路板10的第二侧面102时，各个测试模块30的一部分能对应穿设于相对应的避让孔1122。
74.在实际应用中，电路板10的第二侧面102可以是具有多个第一接触结构1021。各个测试模块30可以是具有一测试模块本体32及两个第二接触结构33，测试模块本体32内设置有用来对设置于电连接座2上的芯片c进行测试的电子零组件，第二接触结构33外露于测试模块本体32的一侧，各个测试模块本体32的第二接触结构33用来与电路板10的第一接触结构1021相接触。当各个测试模块30的第二接触结构33与电路板10的第一接触结构1021相接触时，各个测试模块30内的相关电子零组件，将可以与设置于电路板10的相关电子零件相连接。在具体的应用中，第一接触结构1021及第二接触结构33例如可以是板对板连接器，其形式例如可以为pogo pin或是簧片等结构，但不以此为限。其中，各个测试模块30所具有的第二接触结构33的数量不以两个为限，其可以是依据第二接触结构33的样式不同而变化。
75.通过第一接触结构1021及第二接触结构33的设计，各个测试模块30将可以是可拆卸地固定设置于电路板10的第二侧面102，通过使各个测试模块30可拆卸地设置于电路板10的设计，将可以让用户依据需求更换测试模块30，且相关维修人员亦可以轻易地对特定的测试模块30进行拆装、维修。如图5及图9所示，在实际应用中，测试模块本体32可以是具有两个辅助固定结构321，各辅助固定结构321可以是具有多个固定孔3211，而第二固定构件112可以是对应具有多个固定孔1123。各个测试模块本体32可以是通过多个锁固见(例如螺丝)，与多个固定孔3211及多个固定孔1123相互配合，以使测试模块30可拆卸地固定设置于第二固定构件112。在实际应用中，辅助固定结构321可以是与测试模块本体32一体成形地设置，或者，辅助固定结构321也可以是独立于测试模块本体32的构件(例如类似角钢结构)。当然，测试模块本体32不局限于利用螺丝等构件锁固于第二固定构件112，任何可以使测试模块本体32可拆卸地组装于第二固定构件112的方法，皆属于本实施例可据以实施的范围中，举例来说，测试模块本体32及第二固定构件112可以是分别具有能相互卡合的卡合结构，而测试模块本体32可以是利用所述卡合结构，而与第二固定构件112相互固定。
76.请复参图3，在实际应用中，多个电连接座2可以是区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座2，而各个测试模块30是对应与一个电连接座群组的所有电连接座2相连接。举例来说，本实施例的图3中，电路板10上设置有72个电连接座2，其可以是区分为6组电连接座群组，各个电连接座群组包含12个电连接座2，而各个电连接座群组中的12个电连接座2是位于同一个群组容置孔1115中，且各个电连接座群组中的12个电连接座2是连接于同一个测试模块30；如图5所示，相对地，电路板10则是设置有6个测试模块30。当然，电路板10上设置的电连接座2的数量及其对应被区隔为多少个电连接座群组，皆可以是依据需求变化。
77.如图6所示，特别说明的是，通过抵压结构体1112及固定本体1114的设计，各个电
连接座2是直接以抵压的方式固定于电路板10上，且各组电连接座群组是对应被一个抵压结构体1112抵压，因此，在任一个电连接座2故障时，相关人员仅需卸除该电连接座2所对应的抵压结构体1112与固定本体1114之间的螺丝后，即可直接取下、更换该电连接座2。也就是说，通过抵压结构体1112及固定本体1114的设计，可以让相关维修人员或是机械可以轻易地、快速地对特定的电连接座2进行维修、更换、安装。
78.各个测试模块30被供电时，能对其所连接的多个电连接座2上的多个芯片c进行一预定测试程序，举例来说，芯片c可以是各式内存(例如是nand flash等)，而各个测试模块30能对各个内存进行读取测试、写入测试及电性测试中的至少一个。在各个测试模块30用以测试内存的实施例中，各个测试模块30的测试模块本体32内可以包含图形产生器(pattern generator,pg)、参数测量单元(parametric measurement unit,pmu)、组件电源供应模块(device power supplies,dps)及驱动电路(driver)。
79.通过使设置于电路板10上的多个电连接座2，分别连接至多个不同的测试模块30的设计，测试模块30及其所连接的电连接座2上的多个芯片c，彼此间的信号传递可以更快速且不易发生衰减。更具体来说，若设置有72个电连接座2的电路板10仅连接一个信号输入源，则信号输入源所发出的信号，由电路板10的一侧传递至电路板10的另一侧时，信号将明显发生衰减的问题，从而可能导致芯片测试结果不准确的问题。
80.在实际应用中，各个电连接座群组中的所有电连接座2可以是以并联的方式相连接，而属于同一个电连接座群组中的所有相互并联的电连接座2则是连接至同一个测试模块30；换句话说，各个测试模块30所连接的所有电连接座2是以并联的方式连接。另外，各个电连接座群组中的任一个电连接座2，是不与其他电连接座群组中的任一个电连接座2相连接。举例来说，假设电路板10上设置有四个电连接座2分别为：z1、z2、q1、q2，四个电连接座2被区隔为两组电连接座群组，第一组电连接座群组包含z1、z2，第二组电连接座包含q1、q2，则，z1及z2是以并联方式连接，q1及q2是以并联方式连接，而z1不与q1连接(无论是以并联方式或是以串联方式)，z1不与q2连接(无论是以并联方式或是以串联方式)，z2不与q1连接(无论是以并联方式或是以串联方式)，z2不与q2连接(无论是以并联方式或是以串联方式)。
81.通过使不同电连接座群组的多个电连接座2，彼此之间不相互连接的设计，当芯片测试装置1故障时，相关维修人员可以通过逐一测试各个电连接座群组，而快速地找出毁坏的电连接座2，且相关维修人员可以是仅更换毁坏的电连接座2、电连接座2的零组件、同群组的电连接座2或测试模块30，而相关人员无须更换整个电路板10的所有电连接座2或所有的测试模块30。
82.如图5所示，在实际应用中，芯片测试装置1还可以是包含一机壳31，机壳31固定设置于第二固定构件112，而机壳31对应包覆多个测试模块30，以保护多个测试模块30。在具体的实施中，机壳31还可以是依据需求设置有相关的散热装置，例如是风扇、散热鳍片等。于本实施例的图5中，是以芯片测试装置1仅包含单一个机壳31，而机壳31是对应包覆多个测试模块30，但芯片测试装置1的机壳31的数量不以单一个为限，在不同的应用中，芯片测试装置1也可以是包含多个机壳31，而各个机壳31可以是包覆有单一个测试模块30或是两个、三个等数量的测试模块30。
83.如图4至图6所示，供电构件4连接电路板10，且供电构件4可以通过电路板10连接
多个测试模块30。供电构件4例如可以是板对板连接器，其形式例如可以为pogo pin或是簧片等结构，但不以此为限。于本实施例的图4中，是以供电构件4包含多个连接端子，且供电构件4设置于电路板10的第一侧面101并外露于第一固定构件111为例，但供电构件4的形式、数量及供电构件4设置于电路板的位置等，不以图中所示为限。
84.供电构件4用以与外部供电设备连接，而外部供电设备能通过供电构件4、多个第一接触结构1021(如图9所示)及多个第二接触结构33(如图5所示)，供电给各个测试模块30，外部供电设备是指独立于芯片测试装置1的供电设备，外部供电设备可以是任何可以提供电力的设备，于此不加以限制。也就是说，芯片测试装置1在没有通过供电构件4与外部供电设备连接的情况下，各个测试模块30基本上是没有电力对其所连接的多个芯片c进行预定测试程序。当然，在不同的实施例中，芯片测试装置1也可以是设置有至少一电池，电池连接多个测试模块30，而电池能供电给多个测试模块30。
85.在另一实施例中，供电构件4可以是包括一接收天线，而供电构件4能以无线的方式接收电力，以提供电力给各个测试模块30。在供电构件4为接收天线的实施例中，芯片测试装置1可以是包含一充电电池模块，且供电构件4连接充电电池模块，而供电构件4能以无线的方式接收电力，以对充电电池模块充电；而，在具体的实施中，各个测试模块30对其所承载的芯片c进行测试所需的电力，则可以是来自于充电电池模块及外部供电设备通过接收天线(供电构件4)提供。在供电构件4为接收天线的实施例中，供电构件4的设置位置可以是不外露于芯片测试装置1，而是埋设于电路板10中或是藏设于芯片测试装置1中。另外，各个芯片测试装置1所具有的供电构件4的数量，可以是依据需求变化，不局限为单一个，也可以两个或两个以上。
86.请参阅图10，其显示为本发明公开的芯片测试装置的方框示意图。芯片测试装置1包含的供电构件4，可以是连接多个测试模块30，各个测试模块30连接多个电连接座2。芯片测试装置1还可以包含多个第一数据传输端子8。各个第一数据传输端子8可以是与一个测试模块30连接。多个第一数据传输端子8用来与环境控制设备e3的容置室e311(如图17所示，于后详述)中的多个第二数据传输端子e32(如图18所示)相连接，而芯片测试装置1、环境控制设备e3及中央控制装置e1(如图1所示)则能借此相互传递数据。在实际应用中，各第一数据传输端子8及各第二数据传输端子e32可以是pogo pin或是簧片等结构，但不以此为限。关于第一数据传输端子8及第二数据传输端子e32的数量及其设置位置，可以是依据需求变化，于此不加以限制。
87.在不同的实施例中，芯片测试装置1也可以是包含至少一个第一数据传输天线(图未示)，而容置室e311中可以是对应设置有至少一个第二数据传输天线(图未示)。第一数据传输天线能与第二数据传输天线相互作用，而以无线的方式相互传输信息。在实际应用中，第一数据传输天线设置的位置不局限于容置室e311中，只要第一数据传输天线可以与设置于容置室e311中的第二数据传输天线相互传递信息，第一数据传输天线可以是设置于任何于环境控制设备e3的任意位置。
88.请一并参阅图11至图14，图11为本发明公开的芯片测试装置的电连接座的示意图，图12为本发明公开的芯片测试装置的电连接座的剖面分解示意图，图13为本发明公开的芯片测试装置的电连接座未设置有芯片的剖面示意图，图14为本发明公开的芯片测试装置的电连接座设置有芯片的剖面示意图。
89.各个电连接座2包含：多个探针组件20、一电连接座本体21、一升降结构22、一支撑结构23及多个弹性组件24。各探针组件20包含针体201及弹簧202。针体201的一端用以与芯片c的电连接部c1(如图14所示)相连接。弹簧202套设于针体201，且当针体201的一端受压时，弹簧202将受压而对应产生弹性回复力，借此，当针体201不再受压时，针体201将受弹性回复力作用而回复至未受压的位置。
90.电连接座本体21具有一顶壁211、一环侧壁212及一抵顶部213。顶壁211具有一开孔21a，环侧壁212的一侧连接于顶壁211的周缘，环侧壁212的另一侧固定设置于电路板10，顶壁211及环侧壁212及电路板10共同形成有一容置槽21b。顶壁211彼此相反的两侧面定义为一外侧面2111及一内侧面2112(如图13所示)。在实际应用中，顶壁211及环侧壁212可以是一体成型地设置。
91.环侧壁212还向外凸出形成有一抵顶部213。如图6及图7所示，当抵压结构体1112固定于固定本体1114时，抵压结构体1112将对应抵靠于各个电连接座2的抵顶部213。也就是说，各个抵顶部213是为利于抵压结构体1112抵压而设置，而抵顶部213的外型，可以是对应于抵压结构体1112及穿孔1113设计。
92.升降结构22包含一基部221及一承载部222。基部221完全地设置于容置槽21b中，基部221向一侧延伸形成有承载部222，承载部222的部分能穿设于开孔21a。承载部222向远离基部221的一侧延伸形成有四个限位部223，四个限位部223可以是位于承载部222的四个边角处，且四个限位部223与承载部222共同形成有一芯片容槽22b，芯片容槽22b用以提供芯片c设置，四个限位部223用以与芯片c相互卡合。升降结构22还具有多个连接孔22a(如图12所示)，各个连接孔22a贯穿基部221及承载部222设置。
93.多个探针组件20的一部分固定设置于支撑结构23中，且多个探针组件20固定设置于支撑结构23中的一端，用以与电路板10的电接触结构1011(如图8所示)相连接；多个探针组件20的另一端则位于多个连接孔22a中，位于多个连接孔22a中的探针组件20的一端用以与芯片c的电连接部c1相连接。
94.在实际应用中，支撑结构23可以是包含一底座结构231及一辅助结构232。底座结构231设置于容置槽21b中，且底座结构231与电连接座本体21相互固定(例如是配合多个螺丝而与电连接座本体21相互固定)。底座结构231具有多个穿孔2311，而多个探针组件20的一端固定设置于底座结构231的多个穿孔2311中。辅助结构232设置于容置槽21b中，且辅助结构232位于底座结构231及顶壁211之间，辅助结构232与底座结构231相互固定(例如是利用螺丝相互锁固)。辅助结构232具有多个彼此间隔地设置的支撑孔2321，多个支撑孔2321与底座结构231的多个穿孔2311相互连通，且多个支撑孔2321与多个连接孔22a相对应地设置，而多个连接孔22a、多个支撑孔2321及多个穿孔2311将共同形成有多个探针通道，多个探针组件20则对应设置于多个探针通道中。
95.如图8及图12所示，值得一提的是，底座结构231可以包含有多个定位孔2312，各个定位孔2312用以提供定位件25穿设。在实际应用中，各个定位孔2312可以是贯穿底座结构231设置，但不以此为限。
96.如图13所示，支撑结构23设置于容置槽21b中，弹性组件24设置于支撑结构23及升降结构22之间。弹性组件24能使升降结构22的基部221抵靠顶壁211的内侧面2112，并使基部221与支撑结构23之间对应形成有一间隙s。
97.于实际应用中，在电连接座2固定于电路板10上，且电连接座2的限位部223未受外力抵压时，位于升降结构22及支撑结构23之间的四个弹性组件24可以是略为被压缩，而弹性组件24被压缩所对应产生的弹性回复力，将使升降结构22稳固地抵靠于顶壁211的内侧面2112。
98.如图14所示，当芯片c固定设置于芯片容槽22b中，且升降结构22未被抵压时，芯片c的多个电连接部c1将对应容置于多个连接孔22a中，且各个探针组件20是未与多个电连接部c1相连接(例如是不相互接触)。当升降结构22被抵压时，升降结构22的至少一部分将内缩于电连接座本体21中，即，升降结构22将相对于支撑结构23向电路板10的方向移动，而多个探针组件20将对应与芯片c的多个电连接部c1(如图14所示)相连接。
99.请复参图7，在图7所示的实施例中，抵压结构体1112所具有穿孔1113的数量，是对应位于群组容置孔1115中电连接座2的数量，而当抵压结构体1112设置于群组容置孔1115中时，各电连接座2的一部分将对应穿出相邻的抵压结构体1112的个穿孔1113。请参阅图15，在不同的实施例中，抵压结构体1112所具有的穿孔1113的数量也可以是不完全对应于电连接座2的数量。举例来说，抵压结构体1112可以是仅具有三个穿孔1113，而当抵压结构体1112抵压设置于群组容置孔1115中的多个电连接座2时，每一个穿孔1113将穿出有多个电连接座2的一部分。换言之，抵压结构体1112的穿孔1113的数量或外型，可以是依据需求变化，不以图7或是图15所示的数量及外型为限。
100.请一并参阅图15及图16，在抵压结构体1112为图15所示的态样时，各个电连接座2的外型可以如图16所示。图16所示的电连接座2与图11所示的电连接座2最大不同之处在于：各个电连接座2的抵顶部213是具有一环状抵顶面2131，而环侧壁212则是对应位于环状抵顶面2131所环绕的区域内。当抵压结构体1112抵压位于群组容置孔1115中的多个电连接座2时，抵压结构体1112将对应抵压于各个电连接座2的环状抵顶面2131的部分区域。
101.请一并参阅图10图17及图18，图17为本发明公开的芯片测试系统的环境控制设备的示意图，图18为本发明公开的芯片测试系统的环境控制设备与中央控制装置的方框示意图。多个环境控制设备e3连接中央控制装置e1，而中央控制装置e1能控制任一个环境控制设备e3独立地运行。各环境控制设备e3用以使设置于芯片测试装置1上的多个芯片c于一预定温度(例如是一预定高温温度或一预定低温温度)的环境中进行预定测试程序。
102.各个环境控制设备e3包含一设备本体e31。设备本体e31包含多个容置室e311。于此所指的容置室e311主要是用来容置芯片测试装置1，环境控制设备e3所包含的多个容置室e311可以是相互连通或是不相互连通，于此不加以限制。
103.值得一提的是，在环境控制设备e3所包含的多个容置室e311彼此相互独立，而不相互连通的实施例中，各个容置室e311可以是设置有一活动门，且环境控制设备e3可以是连接有一抽气设备。当芯片测试装置1设置于容置室e311中时，中央控制装置e1可以控制相对应的活动门作动，以使容置室e311成为密闭空间，而后，中央控制装置e1可以控制抽气设备作动，以使容置室e311呈现为近似于真空的状态，如此，将可使容置室e311内的温度不易受外在环境影响。
104.在芯片测试装置1的供电构件4包含多个连接端子的实施例中，各个容置室e311中可以是对应设置有多个容置室端子e33，多个容置室端子e33用以与芯片测试装置1的多个连接端子相连接。关于容置室端子e33的设置位置，可以是依据芯片测试装置1设置于容置
室e311中的位置及其供电构件4的多个连接端子的位置进行设计，于此不加以限制。在芯片测试装置1的供电构件4为接收天线的实施例中，各容置室e311中则可以是对应设置有无线充电用的发射天线，发射天线连接外部供电设备，而当芯片测试装置1设置于容置室e311中的预定位置时，容置室e311中的发射天线则能与芯片测试装置1的接收天线(供电构件4)耦合，而外部供电设备得以提供电力给各测试模块30。
105.各个温度调节装置e34连接中央控制装置e1，各个温度调节装置e34能被中央控制装置e1控制，而使相对应的容置室e311中的芯片测试装置1的多个电连接座2上的芯片c的周围温度到达预定温度。
106.在其中一个实际例中，多个温度调节装置e34可以区分为多个加热装置e34a及多个致冷装置e34b。多个加热装置e34a设置于设备本体e31，多个致冷装置e34b设置于设备本体e31；各个容置室e311中的温度能被其中一个加热装置e34a或其中一个致冷装置e34b改变，以到达预定的低温温度或是预定的高温温度。
107.各个加热装置e34a可以包含一高温接触结构e34a1，高温接触结构e34a1用以与设置于芯片测试装置1上的多个芯片c的一侧面相接触。各个加热装置e34a连接中央控制装置e1，而中央控制装置e1能控制各个加热装置e34a独立地运行，而使各个加热装置e34a的高温接触结构e34a1的温度提升至预定高温温度。其中，高温接触结构e34a1的材质可以是依据预定高温温度决定，且高温接触结构e34a1用以接触多个芯片c的一侧可以呈一平坦状。
108.在具体的应用中，各个高温接触结构e34a1中可以是包含各式电热加热器(例如加热线圈)，或者，高温接触结构e34a1中也可以是包含多个流道，各流道提供高温流体通过。当然，也可以是将电热加热器或具有多个流道的相关加热器，设置于高温接触结构e34a1的一侧。
109.各个致冷装置e34b可以包含一低温接触结构e34b1，低温接触结构e34b1用以与设置于芯片测试装置1上的多个芯片c的一侧相接触。各个致冷装置e34b连接中央控制装置e1，而中央控制装置e1能控制各个致冷装置e34b独立地运行，而使各个致冷装置e34b的低温接触结构e34b1的温度降低至预定低温温度。其中，低温接触结构e34b1的材质可以是依据预定低温温度决定，且低温接触结构e34b1用以接触多个芯片c的一侧可以呈一平坦状。在具体的应用中，各个低温接触结构e34b1中可以是包含多个流道，各流道提供低温流体通过，或者，也可以是将具有多个流道的相关构件，设置于低温接触结构e34b1的一侧。
110.在上述实施例中，是以各个加热装置e34a包含高温接触结构e34a1，各致冷装置e34b包含低温接触结构e34b1，而加热装置e34a及致冷装置e34b是分别通过高温接触结构e34a1及低温接触结构e34b1来接触多个芯片c的一侧面，以直接对各个芯片c进行热传递或热导出，而使多个芯片c的温度到达预定温度。但，在不同的应用中，各加热装置e34a及各致冷装置e34b也可以以非接触的方式，来使芯片测试装置1上的多个芯片c的周围温度到达预定温度，举例来说，各加热装置e34a或致冷装置e34b可以是直接提升或是降低相对应的容置室e311内的温度。
111.在上述说明中，是以各个容置室e311中设置有加热装置e34a或是致冷装置e34b为例，但各个容置室e311所设置的温度调节装置e34不局限仅具有单一加热功能，或是仅具有单一致冷功能。在不同的实施例中，各个温度调节装置e34可以是同时包含一加热器e341及一致冷器e342，且各个温度调节装置e34还可以是依据需求包含一接触结构e343。加热器
e341及致冷器e342能被中央控制装置e1控制，而使接触结构e343的温度到达预定高温温度或预定低温温度。接触结构e343用来与设置于芯片测试装置1上的多个芯片c相接触，借此用直接接触的方式来使多个芯片c的温度到达预定温度。当然，在不同的应用中，各温度调节装置e34也可以是不具有接触结构e343，而各温度调节装置e34是通过加热器e341或是致冷器e342，以使相对应的容置室e311，到达预定高温温度或是预定低温温度。
112.请一并参阅图13、图18至图23，图19为本发明公开的芯片测试系统的温度调节装置及盖体的组装示意图，图20、21为本发明公开的芯片测试系统的温度调节装置及盖体的分解示意图，图22为本发明公开的芯片测试系统的温度调节装置及盖体设置于芯片测试装置上的剖面示意图，图23为本发明公开的芯片测试系统的温度调节装置及盖体设置于芯片测试装置上的剖面局部放大示意图。各个环境控制设备e3的温度调节装置e34可以是与一罩体e35相互连接。罩体e35的一侧内凹形成有一凹槽e351，罩体e35具有一容置开孔e352，容置开孔e352与凹槽e351相连通。罩体e35还具有两个抽气孔e353。各环境控制设备e3可以是包含至少一抽气装置e37，而两个抽气孔e353则用以与抽气装置e37相连接。
113.温度调节装置e34例如可以是包含前述高温接触结构e34a1、低温接触结构e34b1、接触结构e343，且高温接触结构e34a1、低温接触结构e34b1、接触结构e343的一侧可以是呈现为平坦状，高温接触结构e34a1、低温接触结构e34b1、接触结构e343内可以是包含至少一流道e344，而高温接触结构e34a1、低温接触结构e34b1、接触结构e343对应具有一流体入口e345及一流体出口e346，借此，高温流体或是低温流体将可通过流体入口e345进入流道e344中，再由流体出口e346流出，借此，通过高温流体或低温流体不间断地流动于流道e344中，将可使高温接触结构e34a1、低温接触结构e34b1、接触结构e343的温度到达预定温度。
114.在实际应用中，罩体e35还可以是固定设置有一盖体e36，盖体e36与温度调节装置e34之间可以是对应形成有一容置空间sp1，容置空间sp1则可以是填充有任何可以阻隔热能传递的构件。
115.如图22及图23所示，图22显示芯片测试装置1的电连接座2及设置于其上的芯片c，与温度调节装置e34的高温接触结构e34a1、低温接触结构e34b1、接触结构e343相互接触的示意图，图23为图22的局部放大示意图。在罩体e35抵靠于第一固定构件111的一侧时，罩体e35、高温接触结构e34a1、低温接触结构e34b1、接触结构e343及电路板10将共同形成一封闭空间sp2，而多个电连接座2将对应位于封闭空间sp2中；于此同时，供电构件4的多个连接端子可以是对应与多个容置室端子e33相连接。
116.如图14及图23所示，在中央控制装置e1控制抽气设备作动，以通过罩体e35的抽气孔e353，将封闭空间sp2中的气体向外抽出，以使封闭空间sp2呈现为接近真空或是真空的状态的过程中，高温接触结构e34a1、低温接触结构e34b1、接触结构e343将抵压各个电连接座2的升降结构22，而各个升降结构22将相对于电连接座本体21向靠近电路板10的方向移动，而多个探针组件20将对应与芯片c的多个电连接部c1相连接，且高温接触结构e34a1、低温接触结构e34b1、接触结构e343将对应抵靠于多个芯片c的一侧面；换言之，在封闭空间sp2中的气体被向外抽出的过程中，高温接触结构e34a1、低温接触结构e34b1、接触结构e343将抵压各个电连接座2的升降结构22，而电连接座2的升降结构22将由图14所示的状态转换为图23所示的状态。
117.在实际应用中，中央控制装置e1控制抽气设备，将封闭空间sp2中的空气抽出的时
间点，可以是依据需求设计。举例来说，中央控制装置e1可以是在供电构件4所包含的多个连接端子与容置室端子e33(如图18所示)相连接时，控制抽气设备作动，以将封闭空间sp2中的空气抽出；或者，中央控制装置e1也可以是通过设置于容置室e311(如图17所示)中的至少一个传感器(例如是光学传感器或机械式按压传感器等)，来判断芯片测试装置1是否已经设置于容置室e311中的预定位置，而中央控制装置e1在通过传感器判断芯片测试装置1位于容置室e311中的预定位置时，则控制抽气设备作动，以将封闭空间sp2中的空气抽出。
118.如图18及图23所示，当抽气装置e37将封闭空间sp2内的气体向外抽出，而高温接触结构e34a1、低温接触结构e34b1、接触结构e343对应抵靠于多个芯片c的一侧面，且各个电连接座2的多个探针组件20与设置于其上的芯片c的多个电连接部c1相连接时，中央控制装置e1将可控制温度调节装置e34作动，以使高温接触结构e34a1、低温接触结构e34b1、接触结构e343到达预定温度，且中央控制装置e1可以是在高温接触结构e34a1、低温接触结构e34b1、接触结构e343的温度到达预定温度时，控制各电连接座2所连接的测试模块30对该芯片c进行预定测试程序。
119.通过上述罩体e35及抽气装置e37的相互配合，可以大幅降低高温接触结构e34a1、低温接触结构e34b1、接触结构e343同时抵压多个电连接座2的升降结构22所需要的作用力，亦即，可以降低升降装置e38(于后详述)使芯片测试装置1所承载的多个芯片c，同时抵靠于高温接触结构e34a1、低温接触结构e34b1、接触结构e343所需的作用力。
120.特别说明的是，依据前述芯片测试装置1的相关说明，由于芯片测试装置1的电路板10，仅有多个电路板锁孔103是贯穿电路板10设置，因此，当罩体e35抵靠于第一固定构件111时，封闭空间sp2的密封性，将容易被控制，而抽气装置e37在将封闭空间sp2中的空气向外抽出的过程中，封闭空间sp2将相对容易到达近似真空的状态。也就是说，本发明的芯片测试装置1，通过第一固定构件111、第二固定构件112等设计，大幅地降低电路板10所具有的贯穿孔的数量，从而使抽气装置e37在对封闭空间sp2抽气时，封闭空间sp2相对容易到达真空状态。
121.请复参图1及图2，移载设备e4设置于多个环境控制设备e3之间，而移载设备e4用以载运芯片测试装置1。移载设备e4可以是包含机械手臂及固持组件，固持组件用以固持芯片测试装置1。中央控制装置e1连接移载设备e4，而中央控制装置e1能控制移载设备e4，以将承载有多个芯片c的芯片测试装置1设置于任一环境控制设备e3的任一容置室e311(如图17所示)中。相对地，移载设备e4亦可被中央控制装置e1控制，以将设置于任一容置室e311中的芯片测试装置1移出容置室e311。
122.分类设备e5连接中央控制装置e1，而分类设备e5能受中央控制装置e1控制，以将多个芯片c由芯片测试装置1的多个电连接座2上卸下，且分类设备e5能依据各个芯片c通过预定测试程序后的测试结果，将各个芯片c置放于一良品区a1的载盘或一不良品区a2的载盘。分类设备e5例如可以是包含机械手臂。在分类设备e5与芯片安装设备e2设置于相邻位置的实施例中，芯片安装设备e2及分类设备e5可以是共用同一个机械手臂。在实际应用中，良品区a1还可以是依据需求，区隔有多个区域，而分类设备e5可以是依据各个芯片c通过预定测试程序后的测试结果，将芯片c设置于良品区a1的不同区域，举例来说，可以是依据芯片c的运行效能进行区分。
123.如图24所示，其为本发明公开的一种芯片测试方法的第一实施例的流程示意图。
上述芯片测试系统e可以是用以下芯片测试方法，对多个芯片c进行预定测试程序，芯片测试方法包含：
124.一芯片安装步骤s1：通过芯片安装设备(e2)，将多个芯片(c)由一载盘，移载至芯片测试装置(1)的多个电连接座(2)上；
125.一移入步骤s2：将承载有多个芯片(c)的芯片测试装置(1)，移载至其中一个环境控制设备(e3)的其中一个容置室(e311)；
126.一温度调节步骤s3：控制容置室(e311)中的温度调节装置(e34)运行，以使多个芯片(c)处于预定温度的环境中；
127.一测试步骤s4：供电给设置于容置室(e311)中的芯片测试装置(1)，以使各个测试模块(30)对其所连接的多个芯片(c)进行预定测试程序；
128.一移出步骤s6：将芯片测试装置(1)由容置室(e311)中移出，并将芯片测试装置(1)移载至分类设备(e5)；
129.一分类步骤s7：利用分类设备(e5)，依据各个芯片(c)完成预定测试程序后的测试结果，将多个芯片(c)分别置放至良品区(a1)或不良品区(a2)。
130.在芯片测试装置1的供电构件4包含多个连接端子的实施例中，于测试步骤s4前，还可以包含一连接步骤：使芯片测试装置1的供电构件4的多个连接端子与设置于容置室e311中的多个容置室端子e33相连接。在具体实施中，连接步骤可以是位于移入步骤s2及温度调节步骤s3之间，或者连接步骤也可以是位于温度调节步骤s3及测试步骤s4之间。
131.如图25所示，其为本发明的一种芯片测试方法的第二实施例的流程示意图。本实施例与图24所示的实施例的最大差异在于：在移入步骤s2及温度调节步骤s3之间还可以是包含一抽气步骤s21。于移入步骤s2中是使设置于容置室e311中的罩体e35及芯片测试装置1的电路板10相互连接，而使罩体e35与电路板10共同形成封闭空间sp2(如图22所示)，而后，于抽气步骤s21中，则是使与封闭空间sp2相连接的抽气装置作动，以将封闭空间sp2内的空气向外抽出。
132.如图22所示及前述相对应的实施例说明，当罩体e35与电路板10共同形成封闭空间sp2时，各个电连接座2是对应位于封闭空间sp2中。在执行抽气步骤s21后，各个电连接座2将是位于接近真空的环境中，因此，后续执行温度调节步骤s3时，封闭空间sp2的温度将不易受外在环境影响，而电连接座2及其所承载的芯片c的周围温度，将容易维持在预定的温度。
133.如图26所示，其为本发明公开的一种芯片测试方法的第三实施例的流程示意图。本实施例与前述实施例最大不同之处在于：于测试步骤s4及移出步骤s6之间则还可以包含以下步骤：
134.一分离步骤s5：在芯片测试装置(1)对其所连接的所有芯片(c)完成预定测试程序后，控制芯片测试装置(1)的供电构件(4)与容置室(e311)中的多个容置室端子(e33)相互分离。
135.如图3、图17及图18所示，在实际应用中，环境控制设备e3还可以包含多个升降装置e38，各个容置室e311设置有一个升降装置e38。各个升降装置e38连接中央控制装置e1的环境状态控制装置。各个升降装置e38能被中央控制装置e1控制，而使设置于容置室e311中的芯片测试装置1进行升降作动，进而使芯片测试装置1的供电构件4的多个连接端子与容
置室端子e33相互连接或相互分离。
136.在实际应用中，各芯片测试装置1被移载设备e4送入容置室e311中时，芯片测试装置1的多个供电构件4可以是不与多个容置室端子e33相连接，而当中央控制装置e1判断任一容置室e311中设置有芯片测试装置1时，中央控制装置e1则可以控制相对应的升降装置e38作动，以使芯片测试装置1于容置室e311中移动，从而使供电构件4的多个连接端子与容置室端子e33相连接，借此，外部供电设备将可通过供电构件4提供电力给多个测试模块30。
137.在实际应用中，关于中央控制装置e1如何判断任一容置室e311中是否设置有芯片测试装置1的方式，可以是依据需求设计，于此不加以限制。举例来说，可以是于容置室e311中设置有传感器(例如是光学传感器或是任何机械式的按压开关等)，当芯片测试装置1进入容置室e311中时，传感器将对应产生相关信号并传递至中央控制装置e1，而中央控制装置e1则可以是依据传感器所传递的信号来判断容置室e311中是否设置有芯片测试装置1。当然，传感器也可以是用来确认芯片测试装置1是否设置于容置室e311中的预定位置，而传感器可以是依据芯片测试装置1位于容置室e311中的位置，传递相对应的信号至中央控制装置e1，中央控制装置e1则可以是依据传感器所传递的信号，判断芯片测试装置1是否位于容置室e311中的预定位置，若中央控制装置e1判断芯片测试装置1位于容置室e311中的预定位置，则中央控制装置e1可以是控制升降装置e38作动；反之，若中央控制装置e1判断芯片测试装置1不是位于容置室e311中的预定位置，则中央控制装置e1可以是控制相关的警示装置作动以警示使用者，举例来说，中央控制装置e1可以是控制相关警示灯发出特定颜色的灯光、控制相关显示屏幕显示错误信息等。
138.在供电构件4为接收天线的实施例中，当芯片测试装置1设置于容置室e311中时，位于容置室e311中相对应的发射天线，即可以是与接收天线相互耦合，而芯片测试装置1即可通过供电构件4得到电力。当然，在另一实施例中，接收天线也可以是在芯片测试装置1设置于容置室e311中的预定位置时，才可对应与接收天线相互耦合，于此不加以限制。
139.如图3及图18所示，在各个温度调节装置e34具有前述高温接触结构e34a1、低温接触结构e34b1、接触结构e343的实施例中，升降装置e38被控制而作动时，芯片测试装置1及其所承载的多个芯片c将被升降装置e38带动，而向靠近高温接触结构e34a1、低温接触结构e34b1、接触结构e343的方向移动或是向远离高温接触结构e34a1、低温接触结构e34b1、接触结构e343的方向移动。
140.在温度调节装置e34连接有罩体e35的实施例中，当升降装置e38被控制而使芯片测试装置1向高温接触结构e34a1、低温接触结构e34b1、接触结构e343的方向移动预定位置时，罩体e35将对应盖设于芯片测试装置1的电路板10上，而罩体e35将与电路板10共同形成封闭空间sp2。而后，在温度调节步骤s3前，中央控制装置e1将先控制抽气装置e37对封闭空间sp2进行抽气，以使封闭空间sp2呈现为接近真空的状态，如此，在温度调节步骤s3后，封闭空间sp2中的温度将不易受外部环境影响。
141.在实际应用中，当芯片测试装置1设置于容置室e311中，且升降装置e38使芯片测试装置1上升后，多个芯片c可以是不与高温接触结构e34a1、低温接触结构e34b1、接触结构e343相互接触，而当抽气装置e37开始抽气后，多个芯片c及高温接触结构e34a1、低温接触结构e34b1、接触结构e343才相互接触，但不以此为限。在另一实施例中，多个芯片c也可以是在抽气装置e37未进行抽气时，即与高温接触结构e34a1、低温接触结构e34b1、接触结构
e343相互接触。
142.于测试步骤s4中，芯片测试装置1是通过接收天线或是多个连接端子，与相对应的发射天线或是容置室端子相互耦合或相互连接，据以得到电力，从而各个测试模块30得以对其所连接的芯片c进行测试。
143.如图17及图18所示，在实际应用中，为了使芯片测试装置1的供电构件4的多个连接端子能与多个容置室端子e33稳固地相互连接，环境控制设备e3还可以包含多个限位装置e39，多个限位装置e39设置于多个容置室e311中。各个限位装置e39连接中央控制装置e1。各个限位装置e39能被中央控制装置e1控制，以限制芯片测试装置1于容置室e311中的活动范围。关于限位装置e39的具体结构可以是依据需求设计，举例来说，可以是使芯片测试装置1设置有卡合孔，而限位装置e39包含相对应的卡勾结构，当限位装置e39作动时，卡勾结构将可对应卡合于卡合孔中；又或者，限位装置e39可以是包含多个伸缩销，而伸缩销能对应穿设于芯片测试装置1的卡合孔中。
144.依上所述，在各个环境控制设备e3的各个容置室e311中具有高温接触结构e34a1、低温接触结构e34b1、接触结构e343、升降装置e38及限位装置e39的实施例中，上述芯片测试方法，于移入步骤s2中，可以是包含以下步骤：
145.一移入容置室步骤：将芯片测试装置(1)移入容置室(e311)；
146.一上升步骤：控制容置室(e311)中的升降装置(e38)，以使芯片测试装置(1)向接触结构(e34a1、e34b1、e343)方向移动；
147.一锁定步骤：控制容置室(e311)中的限位装置(e39)，以使限位装置(e39)限制芯片测试装置(1)于容置室(e311)中的活动范围。
148.依上所述，本发明的芯片测试方法简单来说，可以是先将多个芯片安装于芯片测试装置1上；接着，将芯片测试装置1移动至环境控制设备e3的其中一个容置室e311中；而后，控制升降装置e38使芯片测试装置1上升，以使芯片测试装置1的多个芯片c的一侧，邻近于温度调节装置e34的高温接触结构e34a1、低温接触结构e34b1、接触结构e343，并且使温度调节装置e34所连接的罩体e35盖设于芯片测试装置1的电路板10，以形成封闭空间sp2；随后，控制抽气装置e37对封闭空间sp2进行抽气，以使芯片测试装置1上的多个芯片c的一侧贴附于高温接触结构e34a1、低温接触结构e34b1、接触结构e343，同时，控制温度调节装置e34作动，以使芯片c到达预定的温度；在温度调节装置e34作动时，供电给芯片测试装置1，以使多个测试模块30对多个芯片c进行测试。
149.请参阅图27，其显示为本发明公开的芯片测试方法的第四实施例的流程示意图，上述芯片测试系统e可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述芯片测试方法最大不同之处在于：于移入步骤s2后及分离步骤s5前，温度调节步骤s3及测试步骤s4可以是被重复执行两次，其分别为温度调节步骤s31、测试步骤s41及温度调节步骤s32、测试步骤s42。
150.于温度调节步骤s31及测试步骤s41中(即温度调节步骤s3及测试步骤s4被第一次执行)，是先控制容置室e311所对应的温度调节装置e34，以使多个芯片c处于115℃以上的温度的环境中，再控制各个测试模块30对多个芯片c进行读取测试、写入测试及电性测试中的至少一个。于此所指温度调节步骤s31及测试步骤s41即是对内存进行预烧(burn-in)测试。
151.于温度调节步骤s32及测试步骤s42中(即温度调节步骤s3及测试步骤s4被第二次执行)，是先控制容置室e311所对应的温度调节装置e34，以使多个芯片c处于75℃至95℃的温度的环境中，再控制各个测试模块30对多个芯片c进行读取测试、写入测试及电性测试中的至少一个。于此所指温度调节步骤s32及测试步骤s42即是对内存进行高温测试。
152.特别说明的是，在不同的实施例中，上述测试步骤s41及温度调节步骤s32之间，可以是包含一移出步骤及一移入步骤；移出步骤是将芯片测试装置1移出于当下的容置室e311，移入步骤则是将芯片测试装置1移入另一个容置室e311中。也就是说，芯片测试装置1可以先后位于温度在115℃以上及温度介于75℃至95℃的两个不同的容置室e311(可以是位于同一个环境控制设备e3或是位于不同的环境控制设备e3)中进行测试作业。
153.请参阅图28，其显示为本发明公开的芯片测试方法的第五实施例的流程示意图，上述芯片测试系统e可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述图28所示的芯片测试方法最大不同之处在于：于移入步骤s2后及分离步骤s5前，温度调节步骤s3及测试步骤s4可以是被重复执行三次，其分别为前述温度调节步骤s31、前述测试步骤s41、前述温度调节步骤s32、前述测试步骤s42、温度调节步骤s33及测试步骤s43。
154.于执行前述温度调节步骤s32及前述测试步骤s42后，所执行的温度调节步骤s33及测试步骤s43(即温度调节步骤s3及测试步骤s4被第三次执行)，是先控制容置室e311所对应的温度调节装置e34，以使多个芯片c处于-55℃至-35℃的温度的环境中，再控制各个测试模块30对多个芯片c进行读取测试、写入测试及电性测试中的至少一个。换言之，本实施例公开的芯片测试方法是对多个芯片c依序进行预烧(burn-in)测试、高温测试及低温测试。
155.请参阅图29，其显示为本发明公开的芯片测试方法的第六实施例的流程示意图，上述芯片测试系统e可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述图27所示的芯片测试方法最大不同之处在于：于移入步骤s2后及分离步骤s5前，温度调节步骤s3及测试步骤s4可以是被重复执行四次，其分别为前述温度调节步骤s31、前述测试步骤s41、前述温度调节步骤s32、前述测试步骤s42、前述温度调节步骤s33、前述测试步骤s43、温度调节步骤s34及测试步骤s44。
156.于执行前述温度调节步骤s33及前述测试步骤s43后，所执行的温度调节步骤s34及测试步骤s44(即温度调节步骤s3及测试步骤s4被第四次执行)，是先控制容置室e311所对应的温度调节装置e34，以使多个芯片c处于20℃至30℃的温度(常温)的环境中，再控制各个测试模块30对多个芯片c进行读取测试、写入测试及电性测试中的至少一个。换言之，本实施例公开的芯片测试方法是对多个芯片c依序进行预烧(burn-in)测试、高温测试、低温测试及常温测试。
157.依上所述，本实施例的芯片测试方法，可以是利用前述说明中，各个环境控制设备e3中的各个温度调节装置e34同时具有致冷器e342及加热器e341的芯片测试系统e来执行。而，芯片测试装置1被移入环境控制设备e3的容置室e311后，将依序于115℃以上的温度的环境中、75℃至95℃的温度的环境中、-55℃至-35℃的温度的环境中、20℃至30℃的温度的环境中，进行读取测试、写入测试及电性测试中的至少一个，亦即，对多个芯片c依序进行预烧(burn-in)测试、高温测试、低温测试及常温测试。当然，在实际应用中，芯片测试装置1对
多个芯片c进行预烧(burn-in)测试、高温测试、低温测试及常温测试的顺序，可以是依据需求排列，不以上述顺序为限。
158.请参阅图30，其显示为本发明公开的芯片测试方法的第七实施例的流程示意图，上述芯片测试系统e可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述图27所示的芯片测试方法最大不同之处在于：于移出步骤s6及分类步骤s7之间还可以包含以下步骤：
159.一移入步骤sx1：将承载有多个芯片(c)的芯片测试装置(1)，移载至另一个环境控制设备(e3)的容置室(e311)；
160.一温度调节步骤sx2：控制容置室(e311)中的温度调节装置(e34)运行，以使多个芯片(c)处于-55℃至-35℃的环境中；
161.一测试步骤sx3：供电给设置于容置室(e311)中的芯片测试装置(1)，以使各个测试模块(30)对其所连接的多个芯片(c)进行预定测试程序。
162.本实施例的芯片测试方法，是使芯片测试装置1先设置于其中一个环境控制设备e3的容置室e311中，并使多个芯片c依序处于115℃以上的温度的环境中及75℃至95℃的温度的环境中进行读取测试、写入测试及电性测试中的至少一个；而后，将芯片测试装置1移出该容置室e311，并使芯片测试装置1移入不同的环境控制设备e3的其中一个容置室e311(或是移入同一个环境控制设备e3的另一个容置室e311)；随后，该容置室e311的控制温度调节装置e34运行，而使芯片测试装置1所承载的多个芯片c处于-55℃至-35℃的温度的环境中进行读取测试、写入测试及电性测试中的至少一个。
163.本实施例的芯片测试方法，可以是利用前述说明中芯片测试系统e来执行，特别是各个环境控制设备e3的各个容置室e311中仅设置有加热装置e34a或仅设置有致冷装置e34b的芯片测试系统e。
164.本实施例的芯片测试方法，由于单一个容置室e311的温度不会从100℃以上的温度降至0℃以下的温度，因此，可以大幅缩短使各个芯片c周围的温度到达预定高温温度及预定低温温度的时间，且亦可大幅降低各个温度调节装置e34使容置室e311到达预定温度所需耗费的能源。
165.如图31所示，其显示为本发明公开的芯片测试方法的第八实施例的流程示意图，上述芯片测试系统e可以利用此芯片测试方法，对多个内存(即前述芯片)进行测试。本实施例所公开的芯片测试方法与前述芯片测试方法最大不同之处在于：在温度调节步骤sx2及测试步骤sx3后，还可以是包含温度调节步骤sx4及测试步骤sx5。于温度调节步骤sx4中是控制容置室e311中的温度调节装置e34运行，以使多个芯片c处于20℃至30℃的环境中。于测试步骤sx5中，则是供电给设置于容置室e311中的芯片测试装置1，以使各个测试模块30对其所连接的多个芯片c进行预定测试程序。也就是说，于温度调节步骤sx2及测试步骤sx3中，是使多个芯片c在低温环境下进行测试，而于温度调节步骤sx4及测试步骤sx中，则是使多个芯片c在常温环境下进行测试。
166.值得一提的是，在不同的实施例中，各个测试模块30在对其所连接的多个电连接座2上的芯片c完成预定测试程序后，测试模块30可以是将各个芯片c的测试结果数据及相对应的测试参数写入各个芯片c中，以使各个芯片c中存储有测试结果数据及测试参数数据。更进一步来说，测试结果数据例如可以是包含：芯片c分别于高温测试、预烧测试、低温
测试及常温测试中的测试状况，或者，也可以是仅记录芯片c是否通过高温测试、是否通过预烧测试、是否通过低温测试及是否通过常温测试。在具体的芯片测试方法中，可以是在各个测试步骤s41、s42、s43、s44(如图29所示)后分别包含：一测试结果写入步骤：将各个内存完成预定测试程序后的测试结果数据，及相对应的测试参数数据，存储于各个内存中。
167.测试参数数据例如可以是包含：芯片测试装置1的识别编号(idnumber)、测试模块30的识别编号、电连接座2的识别编号、环境控制设备e3的识别编号及其容置室e311的识别编号、高温测试时的温度值、高温测试的时间、预烧测试时的温度值、预烧测试的时间、低温测试时的温度值、低温测试的时间、常温测试时的温度值及常温测试的时间等。
168.通过上述使测试模块30将芯片c的测试结果数据及测试参数数据写入芯片c中的设计，当任一个芯片c交到消费者手上时，消费者可以是通过相关的设备读取芯片c内所存储的数据，来确认其生产时所进行的检测状态；且相关生产人员在接收到任一个由消费者所退回的芯片c时，亦可以通过读取芯片c内存储的测试结果数据及测试参数数据，来快速地追溯该芯片c的检测历程，从而可以有效地帮助生产人员，找出检测流程中可能存在的缺失。
169.在不同的实施例中，芯片测试方法也可以是于分类步骤s7(如图29所示)后包含：一测试结果写入步骤：将各个内存完成预定测试程序后的测试结果数据，及相对应的测试参数数据，存储于各个内存中。具体来说，当芯片测试装置1所承载的内存，依据需求完成所有测试(例如是预烧测试及高温测试，或预烧测试、高温测试、低温测试、常温测试)时，中央控制装置e1可以是先控制分类设备e5，依据各个内存的测试结果，对各个内存进行分类。而后，中央控制装置e1再控制相关的读写设备，对已被分类至良品区a1的内存进行相关读写作业，以将其所对应的测试结果数据及测试参数数据存储于各内存中。也就是说，只有被区分为良品的内存，其内部才存储有测试结果数据及测试参数数据。
170.芯片测试方法也可以是于分类步骤s7(如图29所示)前包含：一测试结果写入步骤：将通过各个预定测试程序的内存，所对应的测试结果数据及测试参数数据，存储于对应的内存中。具体来说，当芯片测试装置1所承载的内存，依据需求完成并通过所有测试(例如是预烧测试及高温测试，或预烧测试、高温测试、低温测试、常温测试)时，芯片测试装置1会将该内存所对应的测试结果及相关的测试参数数据写入该内存中；相反地，若内存未通过其中至少一个测试时，芯片测试装置1则不会将该内存所对应的任何测试相关数据写入于该内存中。如此，在分类步骤s7中，分类设备可以是通过判断内存中是否写入有上述任何测试相关数据，来快速判断该内存是否通过测试，若分类设备判断内存中没有被写入上述数据，分类设备则可以是直接将该内存分类至不良品区。
171.另外，需强调的是，在上述任何供电构件包含多个连接端子的实施例中，连接端子及容置室端子皆可以直接替换为接收天线及发射天线。当然，由于接收天线及发射天线是以无线的方式进行电力传输，因此，在直接使连接端子及容置室端子替换为接收天线及发射天线时，则可忽略在上述部分实施例中，使连接端子及容置室端子相接触或相分离的相关流程步骤。
172.综上，本发明所公开的芯片测试系统、芯片测试装置，及适用于该芯片测试系统的芯片测试方法，相较于现有的芯片测试设备，不但具有成本的优势，且具有更好的测试效率。另外，本发明所公开的芯片测试系统，是使多个芯片设置于芯片测试装置上，而后是移
载芯片测试装置，以使芯片处于不同的温度环境中进行相关的测试作业，因此，芯片在不同的温度环境中进行测试的过程中，皆是设置于同一个芯片测试装置上，而芯片在整个测试过程中，不会被反复地拆卸、安装，而芯片将不易发生不预期的损坏等问题。相反的，现有的内存检测设备，是将内存反复地拆卸、安装于不同温度环境中的电连接座上，因此，内存在经过反复的拆卸、安装后，容易发生不预期的损坏的问题。
173.以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的专利范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的专利范围内。