使用电流源的ZQ校准的制作方法

使用电流源的zq校准
技术领域
1.本公开涉及用于存储器系统中的zq校准的系统和方法，并且更特别地涉及使用电流源的zq校准。


背景技术：

2.半导体系统(例如，半导体存储器和处理器)跨数据通信线路传输数据，所述数据通信线路被配置成具有精心匹配的阻抗值。某些操作参数(例如，温度等)的变化会导致阻抗失配，从而可能不利地影响数据传输速率和质量。为了减轻这些不利情况，半导体系统可以包含具有可编程阻抗的终端组件，可以随着操作条件的改变而基于校准过程来对其进行调节。在一些实施方案中，基于在附接到半导体存储器封装的外部连接(在本文中也被称为“外部引脚”或“引脚”)的连接焊盘上进行的电压测量来编程终端组件的阻抗。外部引脚可以连接到外部参考校准装置，诸如例如电阻器。然而，典型的半导体存储器封装上可用的外部引脚的数量受到限制，并且通常每个存储器封装仅提供一个外部参考校准装置。在半导体系统是诸如sram或dram的存储器的情况下，存储器系统可以包含具有多个半导体组件(例如，半导体管芯)的存储器封装，每个半导体组件含有一或多个存储器装置，所述存储器装置含有存储器单元和终端组件。在此些存储器系统中，当基于校准过程的结果来对相应终端组件进行编程时，每个存储器装置必须经由外部引脚共享外部参考校准装置。然而，随着共享外部参考校准装置的存储器装置的数量的增加，存储器系统的校准时间会变得很长。
3.此外，一些存储器装置没有外部参考校准装置。因此，在此些存储器装置中不进行定期校准。尽管微调设置可用于终端组件，但不能保证当存储器装置温度因操作和/或环境温度的变化而变化时，终端组件的电阻值保持不变。


技术实现要素：

4.一方面，本公开涉及一种设备，其包括终端校准电路，其具有用于校准数据总线终端的下拉电路或上拉电路中的至少一个；和参考校准电路，其被配置成生成校准电流，其中所述终端校准电路被配置成基于所述校准电流来编程下拉电路或上拉电路中的所述至少一个的阻抗。
5.另一方面，本公开涉及一种方法，其包括：生成校准电流；基于所述校准电流来编程终端校准电路中的下拉电路或上拉电路中的至少一个的阻抗，所述终端校准电路用于校准数据总线终端。
附图说明
6.图1是根据本公开的一个实施例的存储器系统的一个实施例的框图。
7.图2是根据本公开的一个实施例的终端组件的一个实施例的框图。
8.图3a是根据本公开的一个实施例的上拉电路的一个实施例的示意图。
9.图3b是根据本公开的一个实施例的下拉电路的一个实施例的示意图。
10.图4是根据本公开的一个实施例的恒定电流电路的框图。
11.图5是根据本公开的一个实施例的参考校准电路的框图。
12.图6是根据本公开的一个实施例的终端校准电路的框图。
13.图7是根据本公开的另一实施例的参考校准电路的框图。
14.图8a是根据本公开的另一实施例的参考校准电路的框图。
15.图8b是根据本公开的另一实施例的终端校准电路的框图。
16.图9是根据本公开的另一实施例的参考校准电路的框图。
17.图10是根据本公开的另一实施例的参考校准电路的框图。
18.图11是根据本公开的一个实施例的zq校准程序的一个实施例的流程图。
具体实施方式
19.本公开涉及存储器系统中的zq校准。存储器装置可以各自包含终端校准电路，所述终端校准电路具有用于校准数据总线终端的阻抗的下拉电路和/或上拉电路。存储器装置还可以包含被配置成生成校准电流的参考校准电路。在一些实施例中，终端校准电路可以被配置成基于校准电流来编程下拉电路和/或上拉电路的阻抗。
20.图1是根据本技术的存储器系统的框图。参考图1，将通过实例而非限制的方式参考存储器系统100来描述本公开的存储器系统。存储器系统100可以是诸如sram或dram的易失性存储器，或者诸如flash存储器或铁电存储器的非易失性存储器。在一个实施例中，存储器系统100可以是双倍数据速率(ddr)存储器，例如低功率双倍数据速率4(lpddr4或lp4)或低功率双倍速率5(lpddr5或lp5)存储器。存储器系统100可以被布置为计算装置(例如，膝上型计算机、桌上型计算机、蜂窝或其它移动装置、台式计算机、个人数字助理等)的组件。存储器系统100可以安装在适当的存储器插槽中或者以其它方式与计算装置互连，使得可以通过存储器系统100的封装108(即，存储器模块)上的引脚进行通信。包含存储器系统100的计算装置通常可以包含一或多个处理器(图1中未示出)。在各个实施方案中，一或多个处理器可以是单核或多核。通常，存储器系统100在较大系统中用作无源装置，接收并执行从处理器或处理器核接收的命令。在此，计算装置可以包含总线接口124，存储器系统100和处理器或处理器核可以跨所述总线接口124进行通信。如图1中所示，总线接口124可以包含地址总线128、数据总线132和命令总线136。图1通过实例而非限制的方式将这些各种总线示出为单独的组件。在一些实例中，总线接口124可以复用这些单独的总线中的两个或两个以上。例如，在一些实施方案中，地址总线128和命令总线136可以被时分复用，使得这些总线在不同的时间片中使用相同的物理线。
21.存储器系统100可以与一或多个存储器控制器140相关联，所述存储器控制器140被配置成向存储器系统100和从存储器系统100提供数据通信。存储器控制器140可以包含跨总线接口124通信的前端144。类似地，存储器控制器140可以包含与存储器系统100通信的后端148。每个存储器控制器140可以跨将存储器控制器140的后端148耦合到与存储器系统100相关联的一或多个存储器装置104的单独的存储器总线152通信。与给定控制器140相关联的每个存储器总线152可以包含地址、数据和控制线，所述地址、数据和控制线共同耦合与控制器140通信的各个存储器装置104之间。每个存储器总线152可以另外包含单独的
芯片选择线156，所述芯片选择线156可以被选择性地断言以使存储器装置104中的一个能够跨公共地址、数据和控制线发送或接收数据。通过单独的芯片选择线156和公共地址、数据和控制线的组合，与给定控制器140相关联的存储器总线152在控制器和与控制器140通信的各个存储器装置104中的每一个之间提供了单独的通信路径。
22.根据各个实施例，存储器系统100可以包含多个存储器装置104，所述存储器装置104可以被布置在一或多个半导体组件(诸如例如半导体管芯)上。在一些实施例中，每个存储器装置104可以对应于半导体组件，诸如例如半导体管芯。然而，在其它实施例中，多个存储器装置104可以安装在半导体组件上。存储器系统100的封装108可以含有并互连半导体组件(包含存储器装置104)。封装108可以提供耦合到布置在封装108的内部上的接触焊盘的多个外部引脚(未示出)。如上所讨论，引脚和焊盘可以在例如存储器装置104(1)到104(n)和存储器系统100所耦合的较大系统之间提供电耦合。
23.在操作中，处理器或处理器核通过首先跨总线接口124发送命令来向存储器系统100发送命令。存储器控制器140跨总线接口124接收命令，并将命令路由到存储器系统100上的适当存储器装置104。在此，存储器控制器140断言适当的芯片选择线156，并跨存储器总线152的公共地址、数据和控制线发送命令。适当的存储器装置104从存储器控制器140接收命令，并最初通过命令解码器160的操作来处理命令。命令解码器160可以被配置成识别与可以由存储器装置104执行的各种操作相对应的多个命令。在以下的讨论中，描述了校准命令以便更特别地示出本公开的某些实施例。然而，应当理解，命令解码器160通常被配置成识别并解码未在本文中具体讨论的多个命令，诸如例如发送到存储器阵列164的读取/写入命令。为了清楚和简洁起见，省略了那些各种命令的讨论以及与那些命令有关的具体组件的附图中的图示。
24.在一些实施例中，校准命令可以指示存储器装置104的控制器190校准终端组件188的每个终端的阻抗。在一些实施例中，终端组件可以是管芯上终端(odt)电路。众所周知，可以调节odt电路以提供相对于所连接的数据总线的匹配阻抗。在图1中，与输出缓冲器176无关地描绘了终端组件188。然而，输出缓冲器也可以包含终端组件188作为输出缓冲器的一部分。在这种情况下，odt操作由输出缓冲区的至少一部分进行。为了清楚起见，将关于终端组件188讨论本公开的示范性实施例。然而，本领域技术人员将认识到，所述描述也适用于终端组件188是输出缓冲器176的一部分的情况。
25.一旦接收，命令解码器160便将校准命令路由到控制器190，所述控制器190可以被配置成基于由校准命令发起的校准程序来调节终端组件188中的终端的阻抗。可能需要校准终端组件188中的终端的阻抗，因为终端的阻抗会由于操作条件的变化(诸如例如在存储器系统100的操作期间发生的温度变化)而变化。在一些实施例中，终端组件188的每个终端可以包含由控制器190控制(例如，启用(导通)或禁用(关断))的一组上拉和下拉晶体管。控制器190分别基于上拉代码信号和下拉代码信号来启用/禁用上拉和下拉晶体管，使得终端组件188(以及因此输出缓冲器176)的阻抗与所连接的数据总线的阻抗匹配。以这种方式，避免了由阻抗失配引起的信号反射。
26.终端组件188可以包含每个数据输入/输出终端的一或多对上拉电路和下拉电路。例如，在图2的所示实施例中，终端组件188包含一个数据输入/输出终端(或数据位)dq的七个上拉电路pu0到pu6和七个下拉电路pd0到pd6。上拉电路pu0到pu6中的每个具有相同的电
路配置，如本领域中已知，其包含一组上拉晶体管。类似地，下拉电路pd0到pd6中的每个具有相同的电路配置，如本领域中已知，其包含一组下拉晶体管。上拉电路pu0到pu6和下拉电路pd0到pd6的输出节点可以经由电阻器r共同连接到相对应的数据输入/输出终端dq。
27.图3a和3b分别示出了上拉电路和下拉电路的示范性实施例。转向图3a，上拉电路pu包含七个n沟道mos晶体管tnu0到tnu6(它们并联连接)以及电阻器rw和ral。可替代地，上拉电路pu可以包含p沟道mos晶体管。晶体管tnu0到tnu6的漏极可以共同连接到电源线vl，所述电源线vl提供电源电势vddq。晶体管tnu0到tnu6的源极可以经由电阻器rw和ral连接到数据输入/输出终端dq。电阻器rw可以由钨丝等制成，并且例如可以为约120欧姆。电阻器ral可以由铝丝等制成，并且可以是例如小于或等于1欧姆的小电阻器。
28.代码控制信号dcodepu的位dcodepu0到dcodepu6分别被提供给晶体管tnu0到tnu6的栅电极。因此，可以基于代码控制信号dcodepu的值来控制七个晶体管tnu0到tnu6，以使其选择性地导通或关断。如图3a中所示，代码控制信号dcodepu是通过使用and门电路将代码信号codepu的每一位和内部数据位data进行逻辑组合而生成的。当内部数据位data处于低电平时，无论代码信号codepu的值如何，代码控制信号dcodepu的所有位dcodepu0到dcodepu6都处于低电平。因此，所有晶体管tnu0到tnu6都被设置为关断。当内部数据位data处于高电平时，代码控制信号dcodepu的值与代码信号codepu的值相同。因此，基于代码控制信号dcodepu的单独的位值来选择性地导通或关断晶体管tnu0到tnu6。可以根据代码信号codepu的值来调节上拉电路pu的阻抗，从而调节数据输入/输出终端dq的阻抗。
29.转向图3b，下拉电路pd包含七个n沟道mos晶体管tnd0到tnd6(它们并联连接)以及电阻器rw和ral。晶体管tnd0到tnd6的源极可以共同连接到电源线sl，所述电源线sl提供接地电势vssq。晶体管tnd0到tnd6的漏极可以经由电阻器rw和ral连接到数据输入/输出终端dq。
30.代码控制信号dcodepd的位dcodepd0到dcodepd6分别被提供给晶体管tnd0到tnd6的栅电极。因此，可以基于代码控制信号dcodepd的值来控制七个晶体管tnd0到tnd6，以使其选择性地导通或关断。如图3b中所示，代码控制信号dcodepd是通过使用and门电路将代码信号codepd的每一位和反相内部数据位data进行逻辑组合而生成的。当内部数据位data处于高电平时，无论代码信号codepd的值如何，代码控制信号dcodepd的所有位dcodepd0到dcodepd6都处于低电平。因此，所有晶体管tnd0到tnd6都被设置为关断。当内部数据位data处于低电平时，代码控制信号dcodepd的值与代码信号codepd的值相同。因此，基于代码控制信号dcodepd的单独的位值来选择性地导通或关断晶体管tnd0到tnd6。类似于上拉电路，可以根据代码信号codepd的值来调节下拉电路pd的阻抗，从而调节数据输入/输出终端dq的阻抗。本领域技术人员理解终端组件188中的上拉和下拉电路的成对配置和操作，并且因此，为了简洁起见，将不进一步讨论上拉和下拉电路的配置和操作。
31.转向图1，在一些实施例中，终端校准电路192基于从参考校准电路196接收的校准电流来设置(或校准)终端组件188中的每个终端的阻抗值。如以下所讨论，在一些实施例中，参考校准电路196包含参考校准装置(例如，图5中的参考电阻电路530)和校准电流电路(例如，参见图5中的校准电流电路540)以提供校准电流。在一些实施例中，可以由终端校准电路192基于校准电流来生成被传输到终端组件188的代码信号codepu和codepd。在示范性实施例中，可以在终端校准电路192生成代码信号codepu和codepd之前对参考校准电路196
进行校准。例如，如图1中所示，每个存储器装置104可以包含可以用于校准参考校准电路196的恒定电流电路198。更具体地，在一些实施例中，参考校准电路196从恒定电流电路198接收已知电流(例如，与温度无关的电流)以校准参考校准装置(例如，参考校准电路530)。通过使用校准电流，本技术的示范性实施例消除了对外部zq电阻器的需要。
32.图4示出了恒定电流电路198的一个示范性实施例。如图4中所示，恒定电流电路198包含被配置成提供恒定输出电流icc的电流源410。在一些实施例中，恒定电流电路198是与温度无关的电流源，其提供输出电流icc，所述输出电流icc不会由于例如操作条件和/或环境温度变化而随着存储器装置104中的温度变化而变化。例如，icc可以在存储器装置104的操作温度范围(诸如例如-40℃到125℃)内或在一些其它操作温度范围内保持恒定。在一些实施例中，可以将输出电流icc的值调节到期望值，所述期望值可以取决于存储器装置104的产品规格。例如，icc的值可以取决于输出缓冲器的源电压vddq的值、参考校准电路196中的电阻电路的期望电阻值或存储器装置104的一些其它产品规格。例如，如果参考电阻电路的值为120k欧姆，则电流icc可以为例如2μa；并且如果参考电阻电路的值为240欧姆，则电流icc可以为例如1ma。
33.为了调节icc的值，恒定电流电路198可以包含电流调节电路420。在一些实施例中，可以通过修改电流调节电路420的适当微调设置来在初始工厂测试期间设置icc的值。为了有助于调节icc的值，在一些实施例中，可以使用电流探针经由电流监测引脚(“cmp”)来监测电流icc，所述电流监测引脚可以在存储器装置104的工厂校准期间进行访问。例如，恒定电流电路198可以包含开关430，所述开关430选择性地将输入信号引导到多个输出连接。在一些实施例中，开关430可以具有用于从恒定电流源410接收电流icc的输入连接432。开关430可以将电流icc引导到输出连接434以将电流icc输出到引脚cmp，或者引导到输出连接436以将电流icc输出到参考校准电路(诸如例如参考校准电路196)。当在恒定电流源410上进行初始工厂校准时，可以设置电流路径开关430以将电流icc引导到输出连接434，从而引导到引脚cmp。电流源410的校准可以通过将恒定电流校准信号cc cal设置为启用(例如，导通)来启动。在一些实施例中，电流源410的校准不限于存储器装置104的工厂校准，并且存储器装置104可以被配置成在其它时间进行恒定电流源410的校准。
34.一旦已经开始校准，就可以使用测试探针在cmp引脚处监测电流icc的值。基于监测的读数，可以根据需要调节电流调节电路420的微调设置。一旦电流icc已经被校准到期望值，则cc cal信号被禁用(例如，关断)，并且电流icc被引导到输出连接436。在一些实施例中，在工厂校准之后，开关430被永久地配置成将电流icc引导到输出连接436，从而引导到参考校准电路196。恒定电流源410、电流调节电路420和电流路径开关430的配置是本领域技术人员已知的，并且因此，为了简洁起见，将不再进一步讨论。
35.图5示出了参考校准电路196的一个示范性实施例，所述参考校准电路196包含参考代码生成电路510、复制电阻电路520、参考电阻电路530和电流镜电路540。复制电阻电路520和/或参考电阻电路530可以是例如可编程阻抗电路，其中例如基于代码信号coderr来设置电阻值。代码信号coderr可以由参考代码生成电路510生成，这将在下面讨论。在一些实施例中，复制电阻电路520可以包含一或多个电阻器522，和/或参考电阻电路530可以包含一或多个电阻器532，所述电阻器532可以基于代码信号coderr被选择性地放置到相应电流路径中。例如，一或多个电阻器522和/或一或多个电阻器532可以分别具有并联设置的晶
体管524、534。基于代码信号coderr，可以选择性地启用(例如，导通)晶体管522和/或晶体管534以使相对应的电阻器522、532短路，或者禁用(关断)晶体管522和/或晶体管534以断开相应的电阻器并因此将其放置在电流路径中。通过改变代码信号coderr，可以将复制电阻电路520和/或参考电阻电路530的阻抗(例如，电阻)校准为期望值(在本文中也被称为“rr校准”)。
36.在本技术的示范性实施例中，参考代码生成电路510可以在rr校准期间生成代码信号coderr。一旦被校准，然后可以使用参考电阻电路530来校准终端校准电路192中的一或多个下拉和/或上拉电路。如下面更详细地解释，终端校准电路192生成代码信号codepd和codepu(在本文中也被称为“zq校准”)，所述代码信号codepd和codepu例如用于设置终端组件188的上拉电路pu0-pu6和下拉电路pd0-pd6，如上文所讨论。在一些实施例中，在每个zq校准之前启动rr校准。也就是说，在终端校准电路192生成代码信号codepd和codepu之前，参考校准电路196可以校准复制电阻电路520和/或参考电阻电路530。在一些实施例中，zq校准和/或rr校准可以基于存储器装置104的规范协议。在一些实施例中，rr校准频率可以与zq校准频率相同。在其它实施例中，参考校准电路196进行校准的频率可以大于或小于由终端校准电路192进行的校准的频率。在一些实施例中，可以定期手动地和/或自动地基于标准(例如，温度)来进行rr校准和/或zq校准。例如，可以基于存储器装置104的温度和/或存储器装置104的温度变化来自动地启动rr校准和/或zq校准。
37.如上所讨论，当cc cal信号被禁用(例如，关断)时，来自恒定电流电路198的电流源410的电流icc被传输到参考校准电路196。如图5中所示，电流icc被发送到复制电阻电路520。电流流动通过复制电阻电路520，以在节点1处生成电势v
rr
(例如，r
replica
*icc)，所述电势由参考代码生成电路510的比较器电路comprr接收。比较器电路comprr还接收参考电势v
refrr
。
38.如图5中所示，在一些实施例中，可以基于rr cal信号的状态来启动参考电阻电路530的校准。例如，基于存储器装置104的配置，可以将rr cal信号设置为例如高值(例如，vddq)或低值(例如，vssq)以启动rr校准。在一些实施例中，rr cal信号和zq cal信号可以是相同的信号。比较器电路comprr响应于rr cal信号的激活而将电势v
rr
与参考电势v
refrr
进行比较，并基于其结果来生成向上-向下信号udrr。参考电势v
refrr
的值被设置为将产生复制阻抗电路520的期望阻抗的值。在一些实施例中，参考电势v
refrr
可以基于输出缓冲器源电压vddq。例如，可以将1/2vddq的参考电势用于v
refrr
。向上-向下信号udrr被提供给计数器电路cntrr，并且基于向上-向下信号udd来对代码信号codeprr(其为计数器电路cntrr的多位计数值)进行向上或向下步进。与更新信号updaterr同步地进行计数器电路cntrr的向上步进或向下步进。如果校准信号rr cal被激活，则由时序生成电路tmrr与内部时钟信号iclk同步地生成更新信号updaterr。比较器电路comprr进行节点1处的电势v
rr
和参考电势v
refrr
之间的比较，直到电势v
rr
和参考电势v
refrr
处于预定值之内和/或计数器电路cntrr进入抖动状态(例如，在向上-向下信号udrr上上下之间的振动)。一旦比较结果在预定值之内和/或达到抖动状态，计数器电路cntrr就可以生成信号endrr，以指示代码信号coderr处于校准值(在本文中也被称为“校准代码信号coderr”)。如图5中所示，可以在rr校准过程期间将代码信号coderr传输到参考电阻电路530，使得参考电阻电路530的校准与复制阻抗电路520的校准同时进行。然而，在一些实施例中，可以首先校准复制电阻电路520，然后可以将
校准代码信号coderr传输到参考电阻电路530。在rr校准之后，校准代码信号coderr处于一定值，所述值将参考电阻电路530编程为适当的阻抗，以生成用于zq校准过程的期望校准电流i
zq
。计数器电路cntrr保持校准代码信号coderr值直到下一个校准循环。
39.icc、v
refrr
、复制电阻电路520和/或参考电阻电路530的期望值不限于任何具体值。在一些实施例中，icc、v
refrr
、复制电阻电路520和参考电阻电路530的值中的一或多个可以取决于存储器装置104的类型。在一些示范性实施例中，一或多个值可以是相互依存的。例如，v
refrr
的值可以取决于icc的值和/或复制电阻电路520和/或参考电阻电路530的阻抗值。在一些实施例中，复制电阻电路520和/或参考电阻电路530的期望电阻值可以为240欧姆或更大。例如，复制电阻电路520的期望阻抗(例如，电阻)值和/或参考电阻电路530的期望阻抗(例如，电阻)值可以为1k欧姆或更大、10k欧姆或更大、或100k欧姆或更大。复制电阻电路520和/或参考电阻电路530的电阻值越大，寄生电阻对rr和zq校准过程的影响就越小。在一些示范性实施例中(并且出于解释的目的)，复制电阻电路520和/或参考电阻电路530的期望电阻值可以为120k欧姆。另外，如上所讨论，恒定电流电路198可以被工厂校准以输出2μa的电流icc(当然，其它实施例可以输出大于2μa或小于2μa的电流)。基于120k欧姆的期望电阻值和2μa的恒定电流icc值，可以将参考电压v
refrr
设置为0.24v(120k欧姆*2μa＝0.24v)。使用2μa的电流icc和0.24v的参考电压v
refrr
，可以如上所讨论将代码信号coderr值校准，以将复制电阻电路520和/或参考电阻电路530精确地校准到120k欧姆。一旦被校准，就可以使用复制电阻电路520和/或参考电阻电路530生成校准电流i
zq
和/或将其用于zq校准过程中，如下面所讨论。
40.在一些实施例中，参考校准电路196可以包含电流镜电路540以生成校准电流i
zq
。电流镜电路540可以包含被布置成形成电流镜配置的晶体管电路p1和p2。晶体管电路p1可以被配置成向参考电阻电路530提供参考电流i
rr
，并且晶体管电路p2可以被配置成向终端校准电路192提供校准电流i
zq
。在一些实施例中，校准电流i
zq
可以基于参考电阻电路530的期望电阻值与终端校准电路192中的下拉电路和/或上拉电路的期望电阻值的比率。例如，如果参考电阻电路530的期望电阻值为120k欧姆，并且终端校准电路192中的下拉电路的期望电阻值为240欧姆，则电阻的比率为500(120k/240)，并且i
zq
与i
rr
的比率可以被设置为500。当然，取决于参考电阻电路530以及终端校准电路192中的上拉和/或下拉电路的配置，所述比率可以大于500或小于500。电流镜电路540中的i
zq
和i
rr
之间的电流比率可以使用已知的方法来实现，诸如例如在晶体管电路p1和p2之间具有不同的晶体管长宽比，在晶体管电路p1和p2之间具有不同数量的晶体管，和/或实现期望电流比率的一些其它手段。可替代地或另外，在一些实施例中，可以使用一或多个中间电流比率级来激活i
zq
和i
rr
之间的期望电流比率(例如，第一级可以产生1:10的比率，第二级可以产生10:100的比率，第三级可以产生100:500的比率)。
41.为了进行zq校准，终端校准电路192可以接收基于参考电阻电路530的校准电阻值的校准电流i
zq
(参见图6)。例如，如图5中所示，电流镜电路540可以包含差分放大器542，所述差分放大器542可以被配置成例如跨导放大器。差分放大器542的输出连接到晶体管电路p1和p2的栅极。差分放大器542的负(-)输入可以连接到参考电势v
refzq
。差分放大器542的正( )输入可以连接到节点2，所述节点2是参考电阻电路530的输出。正( )输入监测节点2上的电压，并且差分放大器542调节到晶体管电路p1和p2的栅极的输出，直到通过校准参考电
阻电路530的参考电流i
rr
产生等于节点2处的v
refzq
的电压。在zq校准期间，控制参考电流i
rr
以将节点2处的电势保持为v
refzq
。由于电流镜电路540的电流镜功能，校准电流i
zq
将相对于参考电流i
rr
保持为适当的比率(例如，500)。在一些实施例中，如以下进一步讨论，随着校准电流i
zq
流动通过终端校准电路192，终端校准电路192的适当的下拉电路被校准，使得节点zq处的电势与电压v
refzq
匹配。在一些实施例中，可以利用适当的电路系统使用校准电流i
zq
来校准一或多个参考下拉电路和/或一或多个参考上拉电路。在一些示范性实施例中，电压v
refzq
可以基于例如输出缓冲器源电压。例如，电压v
refzq
可以为1/2vddq。
42.图6示出了终端校准电路192的一个示范性实施例，所述终端校准电路192可以生成用于对相应存储器装置104的终端组件188中的终端进行编程的代码信号codepu和codepd。在下拉电路pdr1的校准中使用来自参考校准电路196的校准电流i
zq
。在一些实施例中，下拉电路pdr1的配置可以类似于图3b中示出的下拉电路pd的配置。如图6中所示，校准电流i
zq
流动通过下拉电路pdr1以在下拉电路pdr1的输出(节点zq)处生成电势v
zq
。电势v
zq
由比较器电路compd接收。比较器电路compd响应于校准命令信号zq cal和endrr信号的激活而将电势v
zq
与参考电势v
refdq
进行比较，并基于其结果来生成向上-向下信号udd。在一些实施例中，endrr信号可以启动zq校准过程，而无需具有单独的zq cal信号。也就是说，endrr信号可以是zq cal信号。在一些实施例中，参考电势v
refdq
可以基于输出缓冲器电压源。参考电势v
refdq
可以被设置为将产生下拉电路的期望阻抗的值。例如，可以使用1/2vddq的参考电势v
refdq
，以便获得终端组件188中的下拉电路pd0-pd6的期望阻抗。向上-向下信号udd被提供给计数器电路cntd，并且基于向上-向下信号udd来对代码信号codepd(其为计数器电路cntd的多位计数值)进行向上步进或向下步进。与更新信号updated同步地进行计数器电路cntd的向上步进或向下步进。如果zq cal和endrr信号被激活，则由时序生成电路tmd与内部时钟信号iclk同步地生成更新信号updated。比较器电路compd进行电势v
zq
和参考电势v
refdq
之间的比较，直到电势v
zq
和参考电势v
refdq
在预定值之内和/或计数器电路cntd进入抖动状态(例如，在向上-向下信号udd上上下之间的振动)。一旦比较结果在预定值之内和/或达到抖动状态，计数器电路cntd就可以生成信号endpd，以指示代码信号codepd处于校准值(在本文中也被称为“校准代码信号codepd”)。也就是说，代码信号codepd处于一定值，所述值将终端组件188中的下拉电路编程为与所连接的数据总线匹配的阻抗。在一些实施例中，终端组件188中的下拉电路pdr1和/或下拉电路pd0-pd6的期望阻抗可以为240欧姆。计数器电路cntd保持校准代码信号codepd值直到下一个校准循环。
43.为了生成代码信号codepu，本技术的示范性实施例可以使用已经用校准代码信号codepd编程的下拉电路。如图6中所示，在对下拉电路pdr1进行编程之后，将校准代码信号codepd复制到下拉电路pdr0。当然，计数器电路cntd还可以在校准过程期间用中间代码信号codepd来更新下拉电路pdr0，同时将更新发送到下拉电路pdr1。基于校准代码信号codepd，下拉电路pdr0中的适当晶体管会被导通或关断(编程)以设置(或校准)期望阻抗。然后，可以使用用期望阻抗编程的下拉电路pdr0来确定校准代码信号codepu。
44.如图6中所示，上拉电路pur0和下拉电路pdr0在公共连接点a处连接。连接点a与zq校准信号zq cal和endpd信号一起连接到比较器电路compu。比较器电路compu响应于zq校准信号zq cal和信号endpd的激活而将连接点a的电势与参考电势voh进行比较，并基于其结果来生成向上-向下信号udu。向上-向下信号udu被提供给计数器电路cntu，并且基于向
上-向下信号udu来对代码信号codepu(其为计数器电路cntu的计数值)进行向上步进或向下步进。与更新信号updateu同步地进行计数器电路cntu的向上步进或向下步进。如果zq校准信号zq cal和结束信号endpd被激活，则由时序生成电路tmu与内部时钟信号iclk同步地生成更新信号updateu。比较器电路compu进行点a处的电势和参考电势voh之间的比较，直到点a的电势和参考电势voh在预定值之内和/或计数器电路cntu进入抖动状态(例如，在向上-向下信号udu上上下之间的振动)。在一些示范性实施例中，参考电压voh可以基于例如输出缓冲器源电压。例如，在图6的示范性实施例中，voh可以为1/2vddq。一旦比较结果在预定值之内和/或达到抖动状态，计数器电路cntu就将最后的代码信号codepu保持为校准代码信号codepu，并且使用校准代码信号codepu来对与终端组件188相关联的上拉晶体管进行编程。例如，可以将与终端组件188相关联的下拉电路pdr0、上拉电路pur0和/或上拉晶体管pu0-pu6的阻抗值设置(或校准)为240欧姆。
45.如上所讨论，每个封装108可以具有一个以上的半导体组件，诸如例如存储器管芯。例如，在一些实施例中，封装108可以具有2、4、8、16或更多个半导体组件(例如，存储器管芯)，所述半导体组件可以各自具有存储器装置104。在相关技术系统中，存储器装置连接到封装上的公共zq引脚。为了避免公共zq引脚上的冲突，每个存储器装置中的仲裁器电路确保多个存储器装置不会同时进行zq校准。然而，由于可能存在16或更多个存储器装置，因此依次进行所有zq校准会变得很长。相反，在本技术的示范性实施例中，因为每个存储器装置104包含终端校准电路192、参考校准电路196和恒定电流电路198，所以可以同时而不是依次进行zq校准。因此，整个封装108的zq校准时间几乎等于单个相关技术存储器装置的zq校准时间。
46.在图5的实施例中，参考校准电路196校准复制电阻电路520以生成校准代码信号coderr。然后，使用校准代码信号coderr来校准参考电阻电路530，所述参考电阻电路530由终端校准电路192使用。在一些实施例中，可以省去复制电阻电路520的使用，这可以减小存储器装置的布局面积。例如，如图7中所示，参考校准电路700不包含复制电阻电路。另外，参考电阻电路730并未像关于参考电阻电路530和电流镜电路540的图5的实施例那样直接连接到电流镜电路740。相反，参考校准电路700包含开关750，所述开关750将参考电阻电路730经由节点1连接到参考代码生成电路710或经由节点2连接到电流镜电路740。在图7的实施例中，参考电阻电路730的配置类似于参考电阻电路530的配置，并且因此，为了简洁起见，将不再进一步讨论。
47.当rr cal信号被启用(例如，导通)时，开关750将参考电阻电路730连接到终端752，并且因此连接到恒定电流电路198和参考代码生成电路710。在rr校准期间，参考代码生成电路710将通过调节参考电阻电路730的阻抗直到电压v
rr
与参考电压v
refrr
匹配来生成校准代码信号coderr。本领域技术人员将认识到，参考代码生成电路710的操作类似于以上讨论的图5的参考代码生成电路510的操作。因此，为了简洁起见，省略了参考代码生成电路710的操作的详细描述。
48.在rr校准结束时，禁用(例如，关断)rr cal信号。当rr cal信号被禁用时，开关750将参考电阻电路730连接到终端754，并且因此连接到电流镜电路740。本领域技术人员将认识到，电流镜电路740的操作和随后的zq校准过程(使用电流镜电路740和终端校准电路192)将类似于以上讨论的图5和6的电流镜电路540的操作和zq校准过程。因此，为了简洁起
见，省略了电流镜电路740的操作以及使用电流镜电路740和终端校准电路192的zq校准过程的详细描述。因此，在图7的实施例中，开关750(和相应的控制逻辑)的增加允许省去复制电阻电路520。
49.在以上示范性实施例中，在校准下拉电路pdr1以生成代码信号codepd之后，进行上拉电路pur0的校准以生成代码信号codepu。为了减少由于终端校准电路中的下拉和上拉电路的依次校准而产生的zq校准时间，在一些实施例中，参考校准电路和终端校准电路可以被配置成使得代码信号codepd和codepu可以同时生成。图8a和8b分别示出了可以同时产生代码信号codepd和codepu的参考校准电路800和终端校准电路802。
50.如图8a中所示，阻抗校准电路800可以包含开关850、参考电阻电路830和参考代码生成电路810。本领域技术人员将认识到，开关850、参考电阻电路830和参考代码生成电路810的配置和操作类似于以上分别讨论的开关750、参考阻抗电路730和参考代码生成电路710的配置和操作。因此，为了简洁起见，省略了参考电阻电路830的rr校准的讨论。
51.在rr校准之后，rr cal信号被禁用(例如，关断)，并且开关850将参考电阻电路830连接到节点2和电流镜电路840。如图8a中所示，晶体管电路p1和p2以及差分放大器842形成类似于以上讨论的电流镜电路540的第一电流镜部分842。与镜电路540类似，第一电流镜部分842的晶体管电路p1可以被配置成向参考电阻电路830提供电流i
rr
，并且晶体管电路p2可以被配置成向终端校准电路802的下拉电路提供校准电流i
zqd
。在一些实施例中，差分放大器842的参考电势v
refzqd
可以基于例如输出缓冲器源电压。例如，电压v
refzqd
可以为1/2vddq。本领域技术人员将认识到，第一电流镜部分842的功能和操作类似于电流镜电路540的功能和操作。因此，为了简洁起见，省略了第一镜部分842的详细讨论。
52.在一些实施例中，如图8a中所示，电流镜电路840包含晶体管电路p3。电流镜电路840可以被配置成使得差分放大器842的输出连接到晶体管电路p3的栅极以创建第二电流镜部分844，其中晶体管电路p3向电流吸收器电路845提供电流i1。在一些实施例中，晶体管电路p3被配置成使得电流i1与电流i
zqd
相同。当然，在其它实施例中，基于终端校准电路802的下拉和上拉电路的配置，电流i1可以大于或小于电流i
zqd
。如图8a种所示，电流吸收器电路845包含可以以电流镜配置布置的晶体管电路p4和p5。电流吸收器电路845还包含差分放大器847，所述差分放大器847可以被配置成在负(-)输入处接收参考电势v
refzqu
并在正( )输入处接收节点3的电势。差分放大器847的输出连接到晶体管电路p4和p5的栅极。电流吸收器电路845可以被配置成使得将节点3处的电压保持为参考电势v
refzqu
，并且通过晶体管电路p5的电流i
zqu
可以相对于电流i1处于已知的电流比率。例如，电流比率可以为1:1，并且电流i
zqu
可以与电流i1相同。在一些实施例中，参考电势v
refzqu
可以基于例如输出缓冲器源电压。例如，参考电势v
refzqu
可以为1/2vddq。
53.如图8b中所示，来自电流镜电路840的电流i
zqd
被发送到终端校准电路802的下拉电路pdr1，并且终端校准电路802的上拉电路pur0'将电流i
zqu
发送到电流吸收器电路845。本领域技术人员将认识到，下拉电路pdr1的校准和相关联的代码信号codepd的生成类似于以上关于终端校准电路192(参见图6)讨论的下拉电路pdr1的校准以及相关联的代码信号codepd的生成。因此，为了简洁起见，不再进一步讨论终端校准电路802的下拉电路校准。然而，与终端校准电路192不同，上拉电路pur0'的校准以及相关联的代码信号codepu的生成是与终端校准电路802中的代码信号codepd的生成同时进行的。
54.为了在终端校准电路802中生成代码信号codepu，存储器装置104被配置成使得终端校准电路802的上拉电路pur0'连接到电流吸收器电路845以生成电流i
zqu
。通过上拉电路pur0'的电流i
zqu
在节点zqu处生成电势。节点zqu处的电势、zq校准信号zq cal和rr校准结束信号endrr被输入到比较器电路compu'。比较器电路compu'响应于zq cal和endrr信号的激活而将节点zqu的电势与参考电势voh进行比较，并基于其结果生成向上-向下信号udu'。向上-向下信号udu'被提供给计数器电路cntu'，并且基于向上-向下信号udu'来对代码信号codepu'(其为计数器电路cntu'的计数值)进行向上步进或向下步进。与更新信号updateu'同步地进行计数器电路cntu'的向上步进或向下步进。如果zq cal和endrr信号被激活，则由时序生成电路tmu'与内部时钟信号iclk同步地生成更新信号updateu'。比较器电路compu'进行节点zqu处的电势和参考电势voh之间的比较，直到节点zqu的电势和参考电势voh在预定值之内和/或计数器电路cntu'进入抖动状态(例如，在向上-向下信号udu'上上下之间的振动)。在一些示范性实施例中，参考电压voh可以基于例如输出缓冲器源电压。例如，在图8b的示范性实施例中，voh可以为1/2vddq。一旦比较结果在预定值之内和/或达到抖动状态，计数器电路cntu'就将最后的代码信号codepu保持为校准代码信号codepu，并且使用校准代码信号codepu来对与终端组件188相关联的上拉晶体管pu0-pu6进行编程。在这种情况下，与终端组件188相关联的上拉电路pur0'和上拉晶体管pu0-pu6的阻抗值可以为240欧姆。
55.图9示出了参考校准电路的另一实施例，其中上拉电路可以与终端校准电路中的下拉电路同时被校准。如图9中所示，在本示范性实施例中，参考校准电路900包含经由开关950连接到电流镜电路940的pd参考电阻电路930。在rr校准期间，pd参考电阻电路930由参考代码生成电路910和恒定电流电路198校准。电流镜电路940将校准电流i
zqd
输出到下拉电路pdr1(参见图8b)。本领域技术人员将认识到，pd参考电阻电路930、开关950、电流镜电路940、参考代码生成电路910、恒定电流电路198的操作、下拉电路pur1的rr校准过程和zq校准过程类似于以上讨论(例如，参见图7的实施例)的参考电阻电路730、开关750、电流镜电路740、参考代码生成电路510、恒定电流电路198的操作、下拉电路pur1的rr校准过程和zq校准过程。因此，为了简洁起见，省略了使用pd参考电阻电路930的下拉电路pur1的rr校准过程和zq校准过程的讨论。然而，尽管操作类似，但是pd参考电阻电路930和电流镜电路940的配置可以与以上讨论的参考电阻电路和电流镜电路不同。例如，在图9的实施例中，pd参考电阻电路930可以被校准为具有与下拉电路pdr1(参见图8b)和/或下拉电路pd0-pd6(参见图3b)相等的电阻值。例如，pd参考电阻电路930可以被校准为具有240欧姆的电阻。尽管电阻值可以不同，但是在一些实施例中，pd参考电阻电路930可以具有与参考电阻电路530类似的构造。
56.当然，在rr校准期间来自恒定电流电路198的icc的值应对应于pd参考电阻电路930的期望电阻值和参考电势v
refrr
。例如，如果v
refrr
为0.24v并且pd参考电阻电路930的期望参考值为240欧姆，则电流icc的设置可以为1ma。另外，在pd参考电阻电路930的电阻等于下拉电路pdr1(和/或下拉电路pd0-pd6)的电阻的实施例中，电流镜电路940中的晶体管电路p1和p2的配置可以使得电流i
rr
与i
zqd
的比率为1。
57.如上所讨论，图9的实施例可以同时校准上拉电路pur0
′
和下拉电路pdr1(参见图8b)。为了进行同时校准，参考校准电路900可以包含pu参考电阻电路920，所述pu参考电阻
电路920可以连接到上拉电路pur0'。在一些实施例中，pu参考电阻电路920可以被校准为具有与上拉电路pur0'和/或上拉电路pu0-pu6(参见图3a)相等的电阻值。例如，pu参考电阻电路920可以被校准为具有240欧姆的电阻。尽管电阻值可以不同，但是pu参考电阻电路920可以具有与参考电阻电路530类似的构造。本领域技术人员将认识到，使用参考校准电路900的上拉电路的同时zq校准将类似于图8b的实施例中的上拉电路pur0
′
的校准。因此，为了简洁起见，省略了使用pu参考电阻电路920的上拉电路的zq校准过程的讨论。
58.图10示出了参考校准电路的另一实施例。参考校准电路1000与图9的参考校准电路实施例的类似之处在于参考电阻电路被配置成具有与下拉电路pdr1(和/或下拉电路pd0-pd6)相等和/或与上拉电路pur0(和/或上拉电路pu0-pu6)相等的电阻值。然而，与图9的实施例不同，参考校准电路1000使用一个参考电阻电路1030来依次校准下拉电路pdr1和上拉电路pur0。如图10中所示，开关1050可以由信号rr/zq cal控制，以选择节点1进行rr校准，选择节点2进行下拉电路pdr1的zq校准和选择节点3进行上拉电路pur0的zq校准。本领域技术人员将认识到，在图10的实施例中，下拉电路pdr1的rr校准和zq校准可以类似于图7。另外，上拉电路pur0的zq校准可以类似于图9。因此，为了简洁起见，将不再进一步讨论图10的实施例中的rr校准和zq校准过程。
59.在图9和10的实施例中，参考电阻电路920、930和1030的电阻可以具有低值(例如，240欧姆)。在此些实施例中，当制造存储器装置104时，必须将参考电阻电路的晶体管的寄生电阻(例如，晶体管导通电阻)保持较小，使得其影响可忽略不计。相反，在参考电阻电路的电阻值较大(例如，120k欧姆)的实施例中，寄生电阻的一些变动是可以容忍的。
60.图11是示出用于校准终端校准电路中的下拉和/或上拉电路的示范性方法1100的流程图。方法1100可以由处理逻辑来进行，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法1100由控制器190和/或另一个处理器或控制器进行。尽管以特定的次序或顺序示出，但除非另有说明，否则可以修改过程的顺序。因此，所示出的实施例应仅被理解为实例，并且所示出的过程可以以不同的顺序进行，并且一些过程可以并行地进行。另外，在各个实施例中可以省略一或多个过程。因此，并非在每个实施例中都需要所有过程。其它处理流程也是可能的。
61.在框1110，处理装置(例如，控制器190和/或另一个处理器或控制器)生成校准电流。例如，如上所讨论，电流镜电路540、740可以被配置成生成校准电流i
zq
或i
zqd
，电流镜电路840可以被配置成生成校准电流i
zqd
和/或i
zqu
，并且电流镜电路940、1040可以被配置成生成校准电流i
zqd
。
62.在框1120，处理装置(例如，控制器190和/或另一处理器或控制器)基于校准电流来编程终端校准电路中的下拉电路或上拉电路中的至少一个的阻抗，所述终端校准电路用于校准数据总线终端。例如，如上所讨论，本技术的示范性实施例按需基于校准电流i
zq
或i
zqd
来校准下拉电路pdr1和/或按需基于校准电流i
zq
、i
zqu
来校准上拉电路pur0。
63.以上本技术的实施例的详细描述并非旨是详尽的或将技术限制为以上公开的精确形式。尽管以上出于说明性目的描述了本技术的具体实施例和实例，但是如相关领域的普通技术人员将认识到，在本技术的范围内可能存在各种等效修改。例如，尽管步骤以给定顺序呈现，但是替代实施例可以以不同顺序进行步骤。也可以将本文描述的各个实施例组
合以提供另外的实施例。
64.根据前述内容，将理解，已在本文中出于说明的目的描述了本技术的具体实施例，但是并未示出或详细描述公知的结构和功能，以避免不必要地使本技术的实施例的描述不清楚。在上下文允许的情况下，单数或复数术语也可以分别包含复数或单数术语。而且，除非单词“或”被明确地限制为表示相对于两个或两个以上项目的列表与其它项目互斥的单个项目，否则在此列表中使用“或”应被解释为包含(a)列表中的任何单个项目，(b)列表中的所有项目，或(c)列表中的项目的任何组合。另外，术语“包括”、“包含”和“具有(having/with)”在全文中被用来表示包含至少所述特征，以使得不排除任何更多数量的相同特征和/或其它类型的其它特征。
65.处理装置(例如，控制器190和/或另一个控制器)代表一或多个通用处理装置，例如微处理器、中央处理电路等。更特别地，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器、或实施其它指令集的处理器或实施指令集组合的处理器。处理装置(例如，控制器190和/或另一个控制器)也可以是一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置(例如，控制器190和/或另一个控制器)被配置成执行用于进行本文讨论的操作和步骤的指令。
66.机器可读存储媒体(也被称为计算机可读媒体)，其上存储体现本文所述方法或功能中的任何一或多个的一或多组指令或软件。机器可读存储媒体可以是例如存储器系统100或另一个存储器装置。术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”也应被认为包含能够存储或编码一组指令以由机器执行并且使机器进行本公开的任何一或多个方法的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
67.已经以对计算机存储器内的数据位的操作的算法和符号表示呈现了前述详细描述的某些部分。这些算法描述和表示是数据处理领域技术人员向本领域其它技术人员最有效地传达其工作实质的方式。算法在此并且通常被认为是产生期望结果的自洽操作序列。所述操作是需要对物理量进行物理操纵的操作。通常，尽管并非必须，这些量采用能够被存储、组合、比较和以其它方式操纵的电或磁信号的形式。已经证明，主要出于通用性方面的原因，有时将这些信号称为位、值、元素、符号、字符、项、数字等是方便的。
68.然而，应记住，所有这些和类似术语均应与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。本公开可以涉及计算机系统或类似的电子计算装置的动作和过程，所述计算机系统或类似的电子计算装置将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操纵和转化为其它数据，所述其它数据类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量。
69.本公开还涉及一种用于进行本文中的操作的设备。本设备可以被特别构造用于预期目的，或者它可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可以存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、cd-rom和磁光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或适合于存储电子指令的任何类型的媒体，每一个都耦合到计算机系统总线。
70.本文提出的算法和显示与任何特定计算机或其它设备没有固有关联。各种通用系
统可以与根据本文的教导的程序一起使用，或者可以证明构造更专用的设备来进行所述方法是方便的。各种这些系统的结构将在以下的描述中列出。另外，本公开并未参考任何特定的编程语言来描述。将理解，可以使用各种编程语言来实施如本文所述的本公开的教导。
71.本公开可以被提供为计算机程序产品或软件，其可以包含其上存储有指令的机器可读媒体，所述指令可以用于对计算机系统(或其它电子装置)进行编程以根据本公开进行过程。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁性盘存储媒体、光学存储媒体、闪速存储器装置等。
72.还将理解，可以在不脱离本公开的情况下进行各种修改。例如，本领域普通技术人员将理解，本技术的各种组件可以被进一步划分为子组件，或者本技术的各种组件和功能可以被组合和集成。另外，在特定实施例的上下文中描述的本技术的某些方面也可以在其它实施例中被组合或省去。此外，尽管已经在那些实施例的上下文中描述了与新技术的某些实施例相关联的优点，但是其它实施例也可以表现出此些优点，并且并非所有实施例都必须表现出此些优点以落入本技术的范围内。因此，本公开和相关技术可以涵盖未明确示出或描述的其它实施例。