执行乘法累加运算的非易失性存储器件的制作方法

执行乘法累加运算的非易失性存储器件
[0001]
相关申请的交叉引用
[0002]
本申请要求于2019年9月5日提交的申请号为10-2019-0109898的韩国专利申请以及2020年4月13日提交的申请号为10-2020-0044466的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]
各种实施例涉及执行乘法累加(mac，multiplication and accumulation)运算的非易失性存储器件。


背景技术：

[0004]
神经网络广泛用于人工智能应用中，诸如图像识别和自动驾驶汽车中使用的技术。
[0005]
在示例中，神经网络包括输入层、输出层以及在输入层与输出层之间的一个或更多个内层。
[0006]
输出层、输入层和内层中的每个包括一个或更多个神经元。包含在相邻层中的神经元通过突触以各种方式连接。例如，突触从给定层中的神经元指向下一层中的神经元。可替代地或附加地，突触从上一层中的神经元指向给定层中的神经元。
[0007]
每个神经元储存一个值。包括在输入层中的神经元的值根据输入信号(例如，要识别的图像)来确定。包含在内层和输出层中的神经元的值基于包含在对应的上一层中的神经元和突触。例如，在每个内层中的神经元的值基于神经网络中的上一层中的神经元的值。
[0008]
每个突触具有权重。每个突触的权重均基于神经网络的训练操作。
[0009]
在神经网络被训练之后，神经网络可以用于执行推理操作。在推理操作中，基于输入来设置输入层中的神经元的值，并且基于输入层中的神经元的值和连接各层的受过训练的突触的权重来设置下一层(例如，内层和输出层)中的神经元的值。输出层中神经元的值代表推理操作的结果。
[0010]
例如，在推理操作中，其中通过在已训练了神经网络之后的神经网络执行图像识别，基于输入图像来设置输入层中的神经元的值，基于输入层中的神经元的值在内层执行多个操作，并且将图像识别的结果从内层输出在输出层。
[0011]
在这样的推理操作中，必须通过卷积神经网络中的神经元执行大量的mac运算。结果，期望一种能够有效地执行大量mac运算的半导体器件。


技术实现要素：

[0012]
根据本公开的实施例，一种非易失性存储器件可以包括：存储单元阵列，其包括多个非易失性存储元件和与所述多个非易失性存储元件耦接的多个位线，所述多个非易失性存储元件被配置为储存多个权重并且根据多个输入信号分别被控制；以及计算输出电路，其被配置为产生与输入向量和权重向量之间的内积相对应的计算信号，所述所述输入向量
对应于所述多个输入信号，所述权重向量对应于所述多个权重。
附图说明
[0013]
附图(其中在各个单独的视图中类似的附图标记指代相同或功能相似的元件)以及下面的详细描述被并入说明书中并形成说明书的一部分，并且用于进一步示出包括各种特征的实施例，并解释这些实施例的各种原理和有益方面。
[0014]
图1示出了根据本公开的实施例的闪存器件(flash memory device)。
[0015]
图2示出了根据本公开的实施例的nand串(nand string)。
[0016]
图3a和图3b示出了根据本公开的实施例的使用闪存单元的计算操作。
[0017]
图4示出了根据本公开的实施例的输入电路的操作。
[0018]
图5示出了根据本公开的实施例的第一输入电路。
[0019]
图6示出了根据本公开的实施例的输出电路。
[0020]
图7示出了根据本公开的实施例的计算输出电路。
[0021]
图8示出了示出根据本公开的实施例的转换电路的操作的时序图。
[0022]
图9示出了示出根据本公开的实施例的闪存器件的计算操作的时序图。
具体实施方式
[0023]
下面将参考附图描述各个实施例。提供实施例是为了说明性目的，未明确示出或描述的其他实施例也是可能的。此外，可以对将在下面详细描述的本公开的实施例进行修改。
[0024]
在以下公开内容中，非易失性存储器件利用闪存器件作为示例被公开，但是可以使用的非易失性存储器件的类型不必限于闪存器件。
[0025]
图1是示出根据本公开的实施例的闪存器件1的框图。
[0026]
闪存器件1包括闪存单元阵列100、输入电路200、输出电路300、命令解码器400和校准电路500。
[0027]
命令解码器400以与在常规闪存器件中包括的命令解码器中执行的操作相同的方式来控制读取操作、编程操作和擦除操作。
[0028]
在本实施例中，命令解码器400还另外执行计算操作所需的控制操作。
[0029]
根据本实施例的闪存器件具有存储操作模式和计算操作模式。
[0030]
在存储操作模式下，执行普通闪存器件的操作。在计算操作模式下，执行mac运算。
[0031]
命令解码器400可以输出模式信号mode以对由逻辑值“0”指示的存储操作模式与由逻辑值“1”指示的计算操作模式进行区分。
[0032]
闪存单元阵列100可以被称为存储单元阵列。
[0033]
闪存单元阵列100包括多个nand串、多个位线以及多个源极线。
[0034]
图2示出了根据本公开实施例的、诸如可以包括在图1的闪存单元阵列100中的nand串110。
[0035]
nand串110包括多个闪存单元f1，f2，...，fn，和fc，所述多个闪存单元连接在对应的位线bl与对应的源极线sl之间。
[0036]
在下文中，nand串可以被称为单元串，而闪存单元可以被称为存储单元或快闪存
储单元。
[0037]
nand串110包括：位线选择开关n1，其将闪存单元f1与位线bl耦接；以及源极线选择开关n2，其将闪存单元fc与源极线sl耦接。
[0038]
在本实施例中，闪存单元fc用于校准操作并且可以被称为校准单元。
[0039]
在该实施例中，位线选择开关n1和源极线选择开关n2是nmos晶体管。
[0040]
多个闪存单元f1，f2，...，fm和fc可以是浮栅闪存单元或电荷俘获闪存单元。
[0041]
每个闪存单元储存权重，并且储存权重的步骤在闪存器件1的编程操作中执行。
[0042]
在所示的实施例中，每个闪存单元储存一比特的权重。在另一实施例中，每个闪存单元可以储存多个比特的权重。
[0043]
图3a是示出利用闪存单元的计算操作的示图。
[0044]
闪存单元根据电荷是被注入到浮置栅极中还是被注入到电荷俘获区中而具有低阈值电压vth,l或高阈值电压vth,h。
[0045]
在本实施例中，当阈值电压为低时(诸如当阈值电压为低阈值电压vth,l时)，储存在闪存单元中的权重对应于逻辑值“1”，而当阈值电压为高时(诸如当阈值电压为高阈值电压vth,h时)，储存在闪存单元中的权重对应于逻辑值“0”。
[0046]
在这种情况下，当向闪存单元的栅极施加输入电压vin时，闪存单元的漏极-源极电压vds根据阈值电压和输入电压vin而变化。
[0047]
此时，输入电压vin可以被设置为低输入电压vin,l或高输入电压vin,h。
[0048]
在本实施例中，低输入电压vin,l对应于逻辑值“1”，而高输入电压vin,h对应于逻辑值“0”。
[0049]
如图3a所示，低输入电压vin,l被设置为低于高输入电压vin,h而高于高阈值电压vth,h。
[0050]
例如，低阈值电压vth,l可以分布在0v与1v之间，而高阈值电压vth,h可以分布在4v与5v之间。同样，低输入电压vin,l可以是7v，而高输入电压vin,h可以是11v。
[0051]
因此，不管输入电压vin的电平如何，闪存单元都被导通，但是闪存单元的导通电阻的大小可以根据闪存单元的阈值电压和输入电压vin的大小而变化。
[0052]
图3b示出了显示闪存单元的根据输入电压vin和阈值电压vth的漏极-源极电压vds的各种值的表。该表假定通过闪存单元提供恒定电流。
[0053]
在表中，乘积信号iwp对应于输入电压vin与阈值电压vth的乘积。在本实施例中，输入电压vin和阈值电压vth分别是1比特的信号(即，各自携带1比特的信息)，因此乘积信号iwp的值为“0”或“1”。
[0054]
漏极-源极电压vds可以分为三种情况。
[0055]
漏极-源极电压vds的值“v1”(为最大值)对应于低输入电压vin,l和高阈值电压vth,h，这对应于由于输入电压vin与阈值电压vth之间的差较小而导致闪存单元的导通电阻较大的情况。
[0056]
漏极-源极电压vds的值“v2”(为中间值)对应于低输入电压vin,l和低阈值电压vth,l或高输入电压vin,h和高阈值电压vth,h，这对应于闪存单元的导通电阻为中等的情况。
[0057]
漏极-源极电压vds的值“v3”(为最小值)对应于高输入电压vin,h和低阈值电压
vth,l，这对应于由于输入电压vin与阈值电压vth之间的差最大而导致闪存单元的导通电阻最小的情况。
[0058]
在本实施例中，当漏极-源极电压vds为v2或v3时，由闪存单元产生的乘积信号iwp对应于“0”。因为尽管v2和v3对应于相同的乘积信号，但是它们具有不同的电平，所以在本实施例中执行用于调整漏极-源极电压vds电平的校准操作。将在下面详细描述校准操作。
[0059]
在该实施例中，nand串110包括串联连接的多个闪存单元。在这种情况下，在计算操作期间每个闪存单元的最大漏极-源极电压(即，v1)优选被设置为与输入电压的大小相比非常小。闪存单元的最大漏极-源极电压可以通过以下方式来控制，例如，通过闪存的设计，通过控制高阈值电压vth,h的值，通过控制低输入电压vin,l的值，通过控制流经闪存单元的电流的大小，或通过它们的组合。
[0060]
由于在计算操作期间每个闪存单元的最大漏极-源极电压(即，v1)被设置为与输入电压的大小相比非常小，因此特定的闪存单元的输入电压与阈值电压之间的电压差基本上不受位于特定的闪存单元下方的闪存单元的漏极-源极电压的影响。
[0061]
在计算操作模式中，nand串被提供恒定电流。如果电流的大小为i，并且闪存单元的最大电阻为r1，则优选以下条件。
[0062][0063]
例如，当所有闪存单元的漏极-源极电压变为v1时，位线电压变为最大值，并且希望将该最大值设置为比低输入电压vin,l与高阈值电压vth,h之间的差小很多。在一个实施例中，位线电压的最大值可以被设置为小于100mv。
[0064]
在本实施例中，位线选择开关n1由位线选择信号bsl控制，并且源极线选择开关n2由源极线选择信号csl控制。
[0065]
在本实施例中，位线选择信号bsl和源极线选择信号csl可以由输入电路200提供，但是提供位线选择信号bsl和源极线选择信号csl的配置可以进行各种改变。
[0066]
输入电路200根据模式信号mode而向闪存单元阵列100提供输入信号x1，x2，...，xn和xc。
[0067]
图4是根据本公开的实施例的输入电路200的框图。
[0068]
在该实施例中，输入电路200包括在计算操作模式下使用的第一输入电路210和在存储操作模式下使用的第二输入电路220。
[0069]
第二输入电路220根据输入信号x1，x2，...，xn和xc而向闪存单元阵列100提供读取电压或通过电压作为字线信号px1，px2，...，pxn和pxc。
[0070]
作为第(n 1)输入信号的输入信号xc可以表示为xn 1，而作为与第(n 1)输入信号相对应的信号的字线信号pxc可以表示为pxn 1。
[0071]
在执行计算操作模式的过程中，可以控制编程操作和擦除操作。
[0072]
由于该操作对应于正常的存储操作，因此可以使用第二输入电路220来执行。
[0073]
也就是说，第二输入电路220也可以用于在计算操作模式期间所需的存储操作。
[0074]
在存储操作模式下根据输入信号而提供字线信号的技术在本领域中是公知的，因此将省略其详细描述。
[0075]
第一输入电路210在计算操作模式下将输入信号x1，x2，...，xn转换为脉冲输入信
号px1，px2，...，pxn。
[0076]
在计算操作模式下，输入信号xc用于校准并且可以被称为校准信号xc。
[0077]
在计算操作模式下，输入信号x1，x2，...，xn可以各自作为相应的多个比特的信号被提供。
[0078]
在该实施例中，脉冲输入信号px1，px2，...，pxn和pxc是分别具有与对应的输入信号x1，x2，...，xn和xc的值相对应的脉冲宽度的脉冲信号。
[0079]
在计算操作模式中，脉冲输入信号pxc可以被称为脉冲校准信号pxc。
[0080]
在本实施例中，输入信号x1，x2，...，xn是从外部输入的信号，并且输入信号xc由校准电路500提供。
[0081]
校准电路500可以使用nand串中包括的闪存单元的权重信息和输入信号x1，x2，...，xn的值来执行校准操作。下面将详细描述校准电路500的操作。
[0082]
图5是示出根据本公开的实施例的第一输入电路210的框图。
[0083]
第一输入电路210包括转换电路211和延迟电路212，该延迟电路212将输入信号x1，x2，...，xn延迟并向转换电路211提供已延迟的输入信号。
[0084]
延迟电路212将输入信号x1，x2，...，xn的输入延迟到转换电路211中，直到要用于控制校准信号xc的值被确定为止。在一个实施例中，输入信号x1，x2，...，xn在未被延迟电路212延迟的情况下被提供给校准电路500。
[0085]
如上所述，在本实施例中，脉冲输入信号px1，px2，...，pxn和pxc是分别具有与输入信号x1，x2，...，xn和xc的值相对应的脉冲宽度的脉冲信号。
[0086]
图8是示出根据本公开的实施例的在计算操作模式下转换电路211的操作的时序图。
[0087]
在图8中，x1是“1111”(即，15)，x2是“1000”(即，8)，x3是“0100”(即，4)，x4是“0010”(即，2)。
[0088]
当输入到转换电路211的时钟信号clk的周期为t时，px1为具有15t宽度的低电平脉冲，px2为具有8t宽度的低电平脉冲，px3为具有4t宽度的低电平脉冲，并且px4为具有2t宽度的低电平脉冲。在一个实施例中，在计算操作期间的脉冲输入信号px1，px2，...，pxn和pxc的低电平等于低输入电压vin,l，而在计算操作期间的脉冲输入信号px1，px2，...，pxn和pxc的高电平等于高输入电压vin,h。
[0089]
返回参考图1，输出电路300与闪存单元阵列100的位线bl连接，以在存储操作模式下输出数据信号vout，并且在计算操作模式下输出计算信号vmac。
[0090]
图6是示出根据本公开的实施例的输出电路300的框图。
[0091]
输出电路300包括第一开关301、第二开关302、计算输出电路310和数据输出电路320。
[0092]
在本实施例中，第一开关301响应于处于高电平的模式信号mode而被接通，并且第二开关302响应于处于低电平的模式信号mode而被接通。
[0093]
计算输出电路310基于从位线bl输出的位线电压vbl而输出计算信号vmac。
[0094]
数据输出电路320基于位线电压vbl而输出数据信号vout。
[0095]
由于数据输出电路320的配置和操作与常规闪存器件中的基本相同，因此将省略其详细描述。
[0096]
图7是示出根据本公开的实施例的计算输出电路310的电路图。
[0097]
计算输出电路310包括通过位线bl向nand串110提供恒定电流i的第一电流源311以及由位线电压vbl控制的第二电流源312。
[0098]
计算输出电路310还包括：电容器313，其由从第二电流源312提供的计算电流imac充电，并且输出计算信号vmac；以及复位开关314，其用于根据复位信号reset而使电容器313放电。
[0099]
计算输出电路310还可以包括根据采样时钟信号sclk而将第二电流源312和电容器313耦接的采样开关315。
[0100]
在该实施例中，采样时钟信号sclk与输入到输入电路200的时钟信号clk具有相同的频率。
[0101]
采样时钟信号sclk可以与时钟信号clk具有预定的相位差。
[0102]
第二电流源312包括：运算放大器3121，用于放大位线电压vbl与反馈电压vf之间的电压差；pmos晶体管3122，其包括接收运算放大器3121的输出电压的栅极和输出计算电流imac的源极；以及电阻器3213，其连接在pmos晶体管3122的源极与电源电压vdd之间。
[0103]
位线电压vbl被输入到运算放大器3121的正输入端子，并且作为pmos晶体管3122的源极电压的反馈电压vf被反馈到运算放大器3121的负输入端子。因此，第二电流源312产生计算电流imac，所述计算电流imac随着位线电压vbl的减小而增大，并且随着位线电压vbl的增大而减小。
[0104]
计算输出电路310还可以包括用于将计算信号vmac转换为数字信号的模数转换器(未示出)。
[0105]
计算输出电路310还可以包括诸如通过从计算信号vmac加上或减去偏移量、对计算信号vmac进行放大或这两者来调整计算信号vmac的电平的电路。
[0106]
图9是示出根据本公开的实施例的闪存器件的计算操作的时序图。
[0107]
在从t0到tr的计算时段期间执行计算操作。在t0之前的时间中，如本文中所述执行校准操作以确定用于控制脉冲校准信号pxc的校准值c。
[0108]
当采样时钟sclk的周期为t并且输入信号的比特数为m时，计算时段应当至少等于(2
m-1)t。在本实施例中，假定计算时段的持续时间为(2
m-1)t。
[0109]
在图9中，脉冲输入信号px1是在t0和t1之间具有低电平的脉冲信号，脉冲输入信号px2是在t0和t2之间具有低电平的脉冲信号，并且脉冲输入信号px3是t0和t3之间具有低电平的脉冲信号。脉冲输入信号px1，px2，px3，
…
的低电平的持续时间分别根据输入信号x1，x2，x3，
…
来确定。脉冲校准信号pxc的低电平从t0开始并且具有与校准值c相对应的持续时间。
[0110]
如以上参考图3所述，在给定了由图7的计算输出电路310的第一电流源311提供的恒定电流的情况下，每个闪存单元的漏极-源极电压根据被供应给闪存单元的脉冲输入信号的值和储存在闪存单元中的权重值(对应于闪存单元的阈值电压)而被确定为v1、v2和v3中的一个，并通过闪存单元的漏极-源极电压之和来确定位线电压vbl。
[0111]
在本实施例中，由转换电路211使用的采样时钟信号sclk是与时钟信号clk具有相同的频率并且与时钟信号clk具有不同的相位的信号。
[0112]
在图9中，根据相应的输入值，将脉冲输入信号的低电平间隔的宽度确定为时钟信
号clk或采样时钟信号sclk的周期的倍数。
[0113]
通过将时钟信号clk延迟来产生采样时钟信号sclk，使得采样时钟信号sclk的高电平间隔不与脉冲输入信号的转变重叠。结果，在每个脉冲输入信号的低电平间隔期间，采样时钟信号sclk具有一个或更多个高电平间隔。
[0114]
在如图7所示的使用采样开关315的实施例中，电容器313仅在采样时钟信号sclk处于高电平的间隔期间才通过由第二电流源312产生的计算电流imac进行充电。
[0115]
因此，在图9中，计算信号vmac在采样时钟信号sclk处于高电平的每个间隔期间上升，并且在采样时钟信号sclk处于低电平的每个间隔期间保持恒定电平。
[0116]
采样时钟信号sclk处于高电平的间隔可以被称为采样间隔。
[0117]
在图9中，对于每个采样周期，位线电压vbl可以根据在采样周期期间具有低电平的脉冲输入信号的数量和闪存单元的权重而具有不同的值。结果，计算信号vmac的形状可以根据脉冲输入信号的形状和储存在每个闪存单元中的权重而变化。
[0118]
在时间tr之后，复位信号同步于采样时钟信号sclk被激活，从而使电容器313放电以将计算信号vmac初始化来进行下一次计算。
[0119]
在下文中，将描述校准电路500的操作。
[0120]
如上所述，当闪存单元的漏极-源极电压vds是v2或v3时，乘积信号iwp被认为是“0”。
[0121]
在实施例中，当乘积信号iwp具有值“0”时，执行校准操作以将漏极-源极电压调整为实际上等于预定电压。
[0122]
在该实施例中，当乘积信号iwp具有值“0”时，执行校准操作以将漏极-源极电压调整实际上为v2。即，针对漏极-源极电压变为v3的情况执行校准操作以将漏极-源极电压调整为实际上为v2。
[0123]
校准单元fc的阈值电压被设置为具有高阈值电压vth,h。
[0124]
在接收到输入信号x1，x2，...，xn之后并且在执行计算操作之前，由校准电路500执行校准操作。在校准操作之后，脉冲校准信号pxc在计算操作期间被控制为在c个周期期间具有低电平vin,l，并且在计算操作的其余部分期间具有高电平vin,h，其中c是由校准操作产生的校准值。
[0125]
对于校准操作，针对从输入信号x1，x2，...，xn得到的脉冲输入信号px1，px2，...，pxn来对分别与输入电压vin和阈值电压vth的组合相对应的情况的数量进行计数。在一个实施例中，确定在计算操作中闪存单元两端的漏极-源极电压将等于v3的次数，并且该次数被用于确定针对计算操作的校准值。
[0126]
下面，如表1所示，针对具有高阈值电压vth,h的闪存单元，脉冲输入电压vin处于低电平的间隔数被表示为n1，针对具有低阈值电压vth,l的闪存单元，脉冲输入电压vin处于低电平的间隔数表示为n2，针对具有高阈值电压vth,h的闪存单元，脉冲输入电压vin处于高电平的间隔数表示为n3，并且针对具有低阈值电压vth,l的闪存单元，脉冲输入电压vin处于高电平的间隔数表示为n4。因为数字n4对应于在iwp＝0情况下的漏极-源极电压为v3而不是目标值v2的次数，所以除非使用校准，否则在输出中会出现与n4
×
(v2-v3)相对应的误差。
[0127]
接下来，针对从校准信号xc得到的脉冲校准信号pxc来确定分别与输入电压vin和
阈值电压vth的组合相对应的情况的数量。具体地，确定n4，其对应于计算操作期间因为当对应的闪存单元f
i
具有低阈值电压vth,l时脉冲输入信号px
i
为高输入电压vin,h因而漏极-源极电压为v3的次数的总和，其中i＝1
…
n。
[0128]
校准电路500在计算操作期间使用储存在闪存单元中的权重w1...w
n
和输入信号x1...x
n
的值来计算n4。在一个实施例中，校准电路将对应的权重w
i
为0的输入信号x
i
的一的补码(ones-complement)进行求和。因此，
[0129][0130]
其中p是输入信号中的比特的数量，n是输入信号的数量。
[0131]
在一个实施例中，在执行校准操作之前，将权重w1..w
n
的值储存在校准电路500中的寄存器中。例如，权重w1..w
n
的值可以在它们被编程到闪存单元中时被储存在校准电路500中。
[0132]
校准单元fc的阈值电压被固定为高阈值电压vth,h。因此，当脉冲校准信号pxc为低输入电压值vin,l(对应于逻辑1)时，在校准单元fc两端的漏极-源极电压将是最高的漏极-源极电压v1，并且当脉冲校准信号pxc为高输入电压值vin,h(对应于逻辑0)时，在校准单元fc两端的漏极-源极电压将是中间漏极-源极电压v2。
[0133]
因此，当校准信号xc的值为c且m为校准信号xc的比特的数量时，在与校准信号xc相对应的脉冲校准信号pxc中具有低电平的间隔数为c并且处于高电平的间隔数为2
m-1-c。
[0134][0135]
在不存在校准的情况下的一个计算时段期间产生的总位线电压vbl可以表示为下面的等式3，其对应于mac运算的结果。
[0136]
在以下等式中，位线选择开关的漏极-源极电压和源极线选择开关的漏极-源极电压被忽略。
[0137]
vbl＝n1
·
v1 (n2 n3)
·
v2 n4
×
v3
ꢀꢀꢀꢀꢀꢀ
[等式3]
[0138]
当执行校准操作时，即，当考虑nand串的闪存单元fc的操作时，可以由等式4给出位线电压vbl。
[0139]
vbl＝(n1 c)
×
v1 (n2 n3 2
m-1-c)
×
v2 n4
×
v3
ꢀꢀꢀꢀꢀꢀ
[等式4]
[0140]
当执行校准操作时，校准单元fc不应对计算结果产生负面影响，而应当补偿漏极-源极电压v2与漏极-源极电压v3之间的差。
[0141]
因此，通过将下面的等式6中给出的校准值c插入上面的等式4中，在等式5中给出
了在执行校准操作和计算操作之后产生的位线电压。
[0142]
vbl＝n1
×
v1 (n2 n3 n4 2
m-1)
×
v2
ꢀꢀꢀꢀꢀꢀꢀ
[等式5]
[0143]
表示校准结果的等式4的值和等式5的值应该彼此相同，并且因此，由于要校正的误差等于n4
·
(v2-v3)，并且在处于高的脉冲校准信号pxc与处于低的脉冲校准信号pxc之间的位线电压差为v1-v2，因此当n4
·
(v2-v3)＝c
·
(v1-v2)时，误差通过脉冲校准信号pxc被补偿，由此校准信号xc的校准值c可以如以下等式6所示来确定。
[0144][0145]
值(v2-v3)/(v1-v2)可以是由闪存单元和设备的设计所确定的恒定值。因此，在一个实施例中，一旦校准电路500已经确定了n4，就可以利用例如乘以固定值或查找表来确定校准值c。
[0146]
尽管出于说明性目的已经描述了各种实施例，但是对于本领域技术人员将显而易见的是，可以在不脱离由所附权利要求所限定的本公开的精神和范围的情况下，可以对所描述的实施例进行各种改变和修改。