一种采用多个环形延迟链的TDC电路系统的制作方法

技术特征：

1.一种采用多个环形延迟链的tdc电路系统，其特征在于：所述系统包括延迟器、与门电路和d触发器，且该系统通过输出的格雷码值判断通过多少个延迟器来计算两个信号之间的时间差值。

2.根据权利要求1所述的一种采用多个环形延迟链的tdc电路系统，其特征在于：所述延迟单元包括与门电路和延迟器，且门电路与延迟器电连接构成环形结构，该环形结构与d触发器电连接，且该环形结构即为延迟线。

3.根据权利要求1所述的一种采用多个环形延迟链的tdc电路系统，其特征在于：所述系统计算通过延迟单元的个数的步骤为：该系统通过将start信号同时引入环形结构的延迟线，然后在stop信号来临时也同时引入各个延迟线上d触发器的时钟端口对延迟线状态进行采样，计算通过延迟单元的个数。

4.根据权利要求1所述的一种采用多个环形延迟链的tdc电路系统，其特征在于：所述q0、q1、q2、q3以及q4是d触发器采样后的输出结果，且分别与d触发器电连接。

5.根据权利要求1所述的一种采用多个环形延迟链的tdc电路系统，其特征在于：该系统还包括测量控制电路、粗计数器、校准单元、编码电路、寄存器、alu电路和spi接口；

所述系统分别与寄存器、粗计数器、校准单元和tdc电路信号连接；

粗计数器和校准单元均与寄存器信号连接；

tdc电路与编码电路信号连接；

寄存器与alu电路信号连接；

寄存器与spi接口信号连接；

start以及stop信号给tdc电路以及粗计数器单元；

其中粗计数器完成对外部时钟测量来达到粗计时的需求；

粗计数器模块通过将start以及stop信号引入，使其对外部参考时钟进行计数，统计两个信号之间通过多少个时钟周期来得到粗测量时间的值；

校准单元即通过提前运用tdc电路对外部参考时钟的一个以及两个周期进行测量，将测得结果寄存下来，以便后面进行校准；

测量表达式如下：

t＝tclk×((nc2-nc1) (nf1-nf2)/(nj2-nj1))

其中nc2-nc1代表对外部参考时钟计数的粗测量值，nj1以及nj2代表本设计tdc系统测量一个外部时钟周期和两个外部时钟周期测量值，nf1代表start信号到下一个参考时钟的精细测量值，nf2代表stop信号到下一个参考时钟的精细测量值；

alu电路通过测量表达式来计算时间间隔；

外部微处理器通过spi通信接口读出时间间隔的值，然后进行数据的进一步处理计算，将结果显示在外部设备上。

技术总结
本发明涉及一种采用多个环形延迟链的TDC电路系统，属于时间精密测量领域。该系统包括延迟器、与门电路和D触发器，且该系统通过将START信号同时引入环形结构的延迟线，然后在STOP信号来临时也同时引入各个延迟线上D触发器的时钟端口对延迟线状态进行采样，计算通过延迟单元的个数。本发明通过将每个环形延迟线的首个延迟单元以及末位的延迟单元用与门以及反相器代替，但延迟时间通过设计与其他延迟单元一致，这样此结构在不耗费其他资源的条件下，减少使用延迟单元以及触发器就达到了传统结构所达到的测量效果。

技术研发人员：张红升;李洁;马小东;刘红江;刘挺;丁太云
受保护的技术使用者：重庆邮电大学
技术研发日：2020.12.11
技术公布日：2021.03.16