一种基于分布式采集记录的时统装置的制作方法

[0001]
本发明涉及航空电子技术领域，尤其涉及一种基于分布式采集记录的时统装置。


背景技术：

[0002]
随着电子技术的快速发展，飞机上需要采集记录的参数由最开始的几十个已经发展到了几千个。参数来自机上各系统/设备的信息，且参数之间的时间相关性，对于飞机训练、维护及事故分析意义重大。
[0003]
传统时标统一方法，采用脉冲方波信号实现单个采集设备内部的时标统一，但抗干扰和扩展能力有限，且时间精度有限。


技术实现要素：

[0004]
有鉴于此，本发明实施例提供一种基于分布式采集记录的时统装置，具有较强的抗干扰和扩展能力，可以覆盖系统内部的其他采集记录设备，时间精度高。可极大地提高飞机记录参数的时间相关性。
[0005]
为了达到上述技术目的，本发明所采用的具体技术方案为：
[0006]
一种基于分布式采集记录的时统装置，其特征在于，包括：时标编码模块和编解码模块；
[0007]
所述编解码模块包括编码模块、至少一组解码模块、至少一组时标错误处理模块和至少一组时标电路；
[0008]
所述时标编码模块用于对时间信息进行编码，生成已编码时间信息；所述时标电路用于将所述已编码时间信息传输至所述解码模块；所述解码模块用于对所述已编码时间信息进行解码；所述时标错误处理模块用于在所述已编码时间信息出现偶校验错误和/或时间间隔错误时，判定所述已编码时间信息错误；所述时标电路采用差分驱动器将所述时间信息的传输至所述时标解码模块。
[0009]
进一步的，所述差分驱动器的通讯速率为1mbps及1mbps以上。
[0010]
进一步的，所述时统装置还包括至少一组从解码模块，所述从解码模块包括至少一组解码模块，所述从解码模块的所述解码模块用于将所述编解码模块的编码模块的已编码时间信息进行解码。
[0011]
采用上述技术方案，本发明能够带来以下有益效果：
[0012]
本发明采用时标电路，完成对时间信息对时，该电路使用差分直流脉宽码，具有强抗干扰能力、高精度、高可靠性等特点，满足采集记录参数的时间相关性。
附图说明
[0013]
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0014]
图1为本发明的模块结构图；
[0015]
图2为本发明的编码格式图。
具体实施方式
[0016]
下面结合附图对本发明实施例进行详细描述。
[0017]
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0018]
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本发明，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
[0019]
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0020]
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
[0021]
本发明实施例提供一种基于分布式采集记录的时统装置，包括时标编码模块和编解码模块；
[0022]
如图1所示，时标编码模块为时标逻辑电路，设置在计算机模块(主采集设备)上，包括编码模块、至少一组解码模块、至少一组时标错误处理模块和至少一组时标电路；
[0023]
所述编码模块用于对时间信息进行编码，生成已编码时间信息；所述时标电路用于将所述已编码时间信息传输至所述解码模块；所述解码模块用于对所述已编码时间信息进行解码；所述时标错误处理模块用于在所述已编码时间信息出现偶校验错误和/或时间间隔错误时，判定所述已编码时间信息错误；所述时标电路采用差分驱动器将所述时间信息的传输至所述时标解码模块。
[0024]
进一步的，如图2所示所述差分驱动器的通讯速率为1mbps及1mbps以上，其编码格式如图2所示。
[0025]
进一步的，所述时统装置还包括至少一组从解码模块，如图1所示，设置在备份采集设备1、本分采集设备2上，所述从解码模块包括至少一组解码模块，所述从解码模块的所述解码模块用于将所述编解码模块的编码模块的已编码时间信息进行解码。
[0026]
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。