引线46以及密封区域12。与头三个实施方式不同的是这里的传感器基板50是SOI基板，并且在该基板上不包含金属层。本领域技术人员将接受的是，单个光刻步骤足以制造这种传感器基板，这将用来限定MEMS部件4的特征。可以通过利用MEMS部件4自身作为传感器基板50的埋设氧化物层52上的自对准掩模并执行埋设氧化物层52的定时蚀刻来实现MEMS部件4的释放，该定时蚀刻足以在MEMS部件4和传感器基板50的基底硅层56之间形成偏移间隙54。
[0085]图4B示出了与图1C的封帽基板一样并通过密封壁26和垂直馈穿部28结合至传感器基板50的密封区域12和硅引线46的封帽基板16。这里使用的结合过程为硅熔融结合过程，并且在结合之前优选具有等离子体致动过程，以便将结合温度降低至大约200°C。一旦传感器基板50和封帽基板16被结合至彼此，则如在本发明的头三个实施方式中一样，可以实现引线转移和焊线结合。只有两个光刻掩模就足以制造图4B(以及还有图1C)中的封帽晶片16，从而使得仅仅使用三个光刻掩模就可以制造图4B中的“气密密封”的MEMS部件4。可以在该实施方式的传感器基板50和封帽基板16上使用附加密封材料并使用不同的晶片结合方法，代价是增加了所需制造掩模的数量。
[0086]在以上公开的所有四个实施方式中，对于从垂直馈穿部28获得电接触来说(无论是使用焊线结合焊盘38还是不使用焊线结合焊盘38)，焊线结合方法都很重要。这消除了在过孔24中进行导体重填过程的需要。另一方面，存在从垂直馈穿部28获得电接触的另选方法，诸如过孔重填过程。图5示出了图4B的结合基板，为此，隔离层58已经被沉积在封帽基板16上，该隔离层覆盖封帽基板16的暴露表面。而且，图4B的过孔24已经被重填电导体60，以便从垂直馈穿部28获得电接触。尽管在本发明中描述的包装方法通过利用焊线结合方法而消除了对过孔重填技术的需要，但是本发明仍然与过孔重填过程相兼容，对于一些应用来说，例如封帽传感器到IC芯片的倒装芯片附装，这种过孔填充技术就优于焊线结合。图5中所示的过孔重填过程与以上公开的所有实施方式都相兼容。图5中所示的过孔重填技术的另一个优点是，其不需要气密地填充过孔24，因为空腔30的气密性不会受到隔离层58或重填在过孔24内的电导体60的影响。
[0087]在以上所列的本发明的实施方式中，不同于公知的MEMS沉积/蚀刻/结合过程，过程步骤数量的减少和复杂过程的消除增加了可靠性和成品率，并且降低了制造气密密封的MEMS部件的成本。
[0088]为了清晰地理解已经描述了本发明和实施方式。在以上实施方式中提供的这些描述不应该被认为是约束或限制本发明的所附权利要求的范围。在如下权利要求的范围和精神内，本领域技术总是可以发现不同的修改和替换。
【主权项】
1.一种用于MEMS部件(4)的晶片级气密包装的方法，该方法包括: ?提供第一基板(2)，该第一基板(2)具有MEMS部件(4)、所述MEMS部件(4)的导电引线、将所述MEMS部件的一些部分保持为距所述基板的表面处于预定偏移的锚固件(10)以及完全包围所述MEMS部件(4)和所述导电引线的密封区域(12); ?提供第二基板(16)，该第二基板(16)具有利用所述基板的第一硅层(18)形成的多个垂直馈穿部(28)、利用所述基板的第一硅层(18)形成并完全包围所述垂直馈穿部(26)的密封壁(26)、利用所述基板的第二硅层(22)和埋设氧化物层(20)形成并且从顶部完全覆盖被所述密封壁(26)包围的区域的顶盖(32)、利用所述基板的第二硅层(22)和埋设氧化物层(20)形成并穿过所述顶盖(32)到达所述垂直馈穿部(28)的顶表面的多个过孔(24)、以及被所述密封壁(26)和所述顶盖(32)包围的空腔(30); ?将所述第一基板(2)的所述密封区域(12)结合至所述第二基板(16)的所述密封壁(26)，使得所述第一基板(2)上的所述MEMS部件(4)被封装在由所述第二基板(16)的所述空腔(30)和所述第一基板(2)限定的封闭容积中，并且同时将所述第一基板(2)上的所述导电引线结合至所述第二基板(16)上的对应垂直馈穿部(28); ?在所述垂直馈穿部(28)的暴露于所述第二基板(16)上的所述过孔(24)的暴露表面上形成焊线结合焊盘(38); ?提供已经沉积在所述封帽基板(16)上的隔离层(58)，该隔离层(58)覆盖所述封帽基板(16)的暴露表面，并且所述过孔(24)已经被电导体(60)重填，以便从所述垂直馈穿部(28)获得电接触。2.根据权利要求1所述的方法，其中，所述第二基板(16)是包括第一硅层(18)、第二硅层(22)和夹在所述第一硅层(18)和所述第二硅层(22)之间的埋设氧化物层(20)的SOI基板。3.根据权利要求1所述的方法，其中，所述第二基板(16)包含涂覆在所述顶盖(32)的面对所述空腔(30)的底表面上的吸气材料(34)。4.根据权利要求1所述的方法，其中，所述第一基板(2)或所述第二基板(16)或者所述第一基板(2)和所述第二基板(16)这二者包含通过CMOS或类似IC制造过程制造的集成电路。5.根据权利要求1所述的方法，其中，所述密封区域(12)由玻璃制成，所述密封区域(12)或所述密封壁(26)或所述密封区域(12)和所述密封壁(26)这二者包含位于其上的密封材料(14)。6.根据权利要求5所述的方法，其中，所述结合包括共熔或瞬间液相结合。7.根据权利要求5所述的方法，其中，所述密封区域(12)或所述密封壁(26)都不包含位于其上的密封材料(14)。8.根据权利要求5所述的方法，其中，所述结合包含硅玻璃阳极结合。9.根据权利要求1所述的方法，其中，所述密封区域(12)由硅制成。10.根据权利要求9所述的方法，其中，所述密封区域(12)或所述密封壁(26)或所述密封区域(12)和所述密封壁(26)这二者包含位于其上的密封材料(14)。11.根据权利要求9所述的方法，其中，所述结合包括共熔或瞬间液相结合。12.根据权利要求9所述的方法，其中，所述密封区域(12)或所述密封壁(26)都不包含位于其上的密封材料(14)。13.根据权利要求9所述的方法，其中，所述结合包含硅熔结合。14.根据权利要求1所述的方法，其中，电导体被填充在所述第二基板上的过孔内以从所述垂直馈穿部的暴露表面获得电接触。
【专利摘要】一种用于MEMS结构的晶片级包装方法，希望将该MEMS结构封装在气密空腔中，并且该MEMS结构需要将至少单个或多个电引线转移到空腔外部，并且不损坏空腔的气密性。引线转移是利用垂直馈穿部实现的，在生产封装空腔的同一制造步骤中在封帽基板上对该垂直馈穿部进行构图。此外，垂直馈穿部和到达这些馈穿部的过孔的结构被以如下方式布置，即传统焊线结合将足以将垂直馈穿部连接至外界，而无需在过孔内重填导体。该方法与使用各种密封材料如薄膜金属和合金的基于低温热压缩的结合/密封过程兼容，并且还与硅玻璃阳极或硅-硅共熔结合过程兼容。
【IPC分类】B81C1/00
【公开号】CN105579391
【申请号】CN201380079417
【发明人】S·E·阿尔珀, M·M·土伦巴斯, T·阿金
【申请人】S·E·阿尔珀, M·M·土伦巴斯, T·阿金
【公开日】2016年5月11日
【申请日】2013年9月11日
【公告号】EP3044162A1, WO2015038078A1
[0085]图4B示出了与图1C的封帽基板一样并通过密封壁26和垂直馈穿部28结合至传感器基板50的密封区域12和硅引线46的封帽基板16。这里使用的结合过程为硅熔融结合过程，并且在结合之前优选具有等离子体致动过程，以便将结合温度降低至大约200°C。一旦传感器基板50和封帽基板16被结合至彼此，则如在本发明的头三个实施方式中一样，可以实现引线转移和焊线结合。只有两个光刻掩模就足以制造图4B(以及还有图1C)中的封帽晶片16，从而使得仅仅使用三个光刻掩模就可以制造图4B中的“气密密封”的MEMS部件4。可以在该实施方式的传感器基板50和封帽基板16上使用附加密封材料并使用不同的晶片结合方法，代价是增加了所需制造掩模的数量。
[0086]在以上公开的所有四个实施方式中，对于从垂直馈穿部28获得电接触来说(无论是使用焊线结合焊盘38还是不使用焊线结合焊盘38)，焊线结合方法都很重要。这消除了在过孔24中进行导体重填过程的需要。另一方面，存在从垂直馈穿部28获得电接触的另选方法，诸如过孔重填过程。图5示出了图4B的结合基板，为此，隔离层58已经被沉积在封帽基板16上，该隔离层覆盖封帽基板16的暴露表面。而且，图4B的过孔24已经被重填电导体60，以便从垂直馈穿部28获得电接触。尽管在本发明中描述的包装方法通过利用焊线结合方法而消除了对过孔重填技术的需要，但是本发明仍然与过孔重填过程相兼容，对于一些应用来说，例如封帽传感器到IC芯片的倒装芯片附装，这种过孔填充技术就优于焊线结合。图5中所示的过孔重填过程与以上公开的所有实施方式都相兼容。图5中所示的过孔重填技术的另一个优点是，其不需要气密地填充过孔24，因为空腔30的气密性不会受到隔离层58或重填在过孔24内的电导体60的影响。
[0087]在以上所列的本发明的实施方式中，不同于公知的MEMS沉积/蚀刻/结合过程，过程步骤数量的减少和复杂过程的消除增加了可靠性和成品率，并且降低了制造气密密封的MEMS部件的成本。
[0088]为了清晰地理解已经描述了本发明和实施方式。在以上实施方式中提供的这些描述不应该被认为是约束或限制本发明的所附权利要求的范围。在如下权利要求的范围和精神内，本领域技术总是可以发现不同的修改和替换。
【主权项】
1.一种用于MEMS部件(4)的晶片级气密包装的方法，该方法包括: ?提供第一基板(2)，该第一基板(2)具有MEMS部件(4)、所述MEMS部件(4)的导电引线、将所述MEMS部件的一些部分保持为距所述基板的表面处于预定偏移的锚固件(10)以及完全包围所述MEMS部件(4)和所述导电引线的密封区域(12); ?提供第二基板(16)，该第二基板(16)具有利用所述基板的第一硅层(18)形成的多个垂直馈穿部(28)、利用所述基板的第一硅层(18)形成并完全包围所述垂直馈穿部(26)的密封壁(26)、利用所述基板的第二硅层(22)和埋设氧化物层(20)形成并且从顶部完全覆盖被所述密封壁(26)包围的区域的顶盖(32)、利用所述基板的第二硅层(22)和埋设氧化物层(20)形成并穿过所述顶盖(32)到达所述垂直馈穿部(28)的顶表面的多个过孔(24)、以及被所述密封壁(26)和所述顶盖(32)包围的空腔(30); ?将所述第一基板(2)的所述密封区域(12)结合至所述第二基板(16)的所述密封壁(26)，使得所述第一基板(2)上的所述MEMS部件(4)被封装在由所述第二基板(16)的所述空腔(30)和所述第一基板(2)限定的封闭容积中，并且同时将所述第一基板(2)上的所述导电引线结合至所述第二基板(16)上的对应垂直馈穿部(28); ?在所述垂直馈穿部(28)的暴露于所述第二基板(16)上的所述过孔(24)的暴露表面上形成焊线结合焊盘(38); ?提供已经沉积在所述封帽基板(16)上的隔离层(58)，该隔离层(58)覆盖所述封帽基板(16)的暴露表面，并且所述过孔(24)已经被电导体(60)重填，以便从所述垂直馈穿部(28)获得电接触。2.根据权利要求1所述的方法，其中，所述第二基板(16)是包括第一硅层(18)、第二硅层(22)和夹在所述第一硅层(18)和所述第二硅层(22)之间的埋设氧化物层(20)的SOI基板。3.根据权利要求1所述的方法，其中，所述第二基板(16)包含涂覆在所述顶盖(32)的面对所述空腔(30)的底表面上的吸气材料(34)。4.根据权利要求1所述的方法，其中，所述第一基板(2)或所述第二基板(16)或者所述第一基板(2)和所述第二基板(16)这二者包含通过CMOS或类似IC制造过程制造的集成电路。5.根据权利要求1所述的方法，其中，所述密封区域(12)由玻璃制成，所述密封区域(12)或所述密封壁(26)或所述密封区域(12)和所述密封壁(26)这二者包含位于其上的密封材料(14)。6.根据权利要求5所述的方法，其中，所述结合包括共熔或瞬间液相结合。7.根据权利要求5所述的方法，其中，所述密封区域(12)或所述密封壁(26)都不包含位于其上的密封材料(14)。8.根据权利要求5所述的方法，其中，所述结合包含硅玻璃阳极结合。9.根据权利要求1所述的方法，其中，所述密封区域(12)由硅制成。10.根据权利要求9所述的方法，其中，所述密封区域(12)或所述密封壁(26)或所述密封区域(12)和所述密封壁(26)这二者包含位于其上的密封材料(14)。11.根据权利要求9所述的方法，其中，所述结合包括共熔或瞬间液相结合。12.根据权利要求9所述的方法，其中，所述密封区域(12)或所述密封壁(26)都不包含位于其上的密封材料(14)。13.根据权利要求9所述的方法，其中，所述结合包含硅熔结合。14.根据权利要求1所述的方法，其中，电导体被填充在所述第二基板上的过孔内以从所述垂直馈穿部的暴露表面获得电接触。
【专利摘要】一种用于MEMS结构的晶片级包装方法，希望将该MEMS结构封装在气密空腔中，并且该MEMS结构需要将至少单个或多个电引线转移到空腔外部，并且不损坏空腔的气密性。引线转移是利用垂直馈穿部实现的，在生产封装空腔的同一制造步骤中在封帽基板上对该垂直馈穿部进行构图。此外，垂直馈穿部和到达这些馈穿部的过孔的结构被以如下方式布置，即传统焊线结合将足以将垂直馈穿部连接至外界，而无需在过孔内重填导体。该方法与使用各种密封材料如薄膜金属和合金的基于低温热压缩的结合/密封过程兼容，并且还与硅玻璃阳极或硅-硅共熔结合过程兼容。
【IPC分类】B81C1/00
【公开号】CN105579391
【申请号】CN201380079417
【发明人】S·E·阿尔珀, M·M·土伦巴斯, T·阿金
【申请人】S·E·阿尔珀, M·M·土伦巴斯, T·阿金
【公开日】2016年5月11日
【申请日】2013年9月11日
【公告号】EP3044162A1, WO2015038078A1
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
