集成MEMS结构与互连和过孔的制作方法

如本文所描述的实施例涉及电子器件制造的领域，并且特别地涉及微机电系统（mems）结构集成。

背景技术：

一般地，微机电系统是指嵌入在半导体芯片中的最小化的机械和机电器件，例如传感器、阀门、齿轮、镜子和致动器。当前，随着对于器件的最小化和更高密度的需求持续增加，常规的电子器件封装方法正在达到其极限。典型地，以封装集成水平将mems组件集成到系统中。为了封装集成，将mems结构和互补金属氧化物半导体（cmos）晶体管制作在不同的硅衬底上，作为分立的组件。然后将这些不同的分立组件集成到封装中。

典型地，mems处理和cmos处理具有不同的工艺要求。常规的mems集成技术之一是mems首先处理技术。根据mems首先处理技术，在晶体管和互连之前处理mems组件。常规的mems集成技术中的另一种是cmos首先处理技术。根据cmos首先处理技术，在mems处理之前处理晶体管。

常规的mems集成技术是庞大的，其造成“硅面积”损失和增加的制造成本。

附图说明

可以通过参照以下描述和用于图示本发明的实施例的随附各图来最好地理解本发明的实施例。在附图中：

图1a示出根据一个实施例的用以提供电子器件封装的装置的部分的侧视图和顶视图。

图1b是根据一个实施例的在对蚀刻停止层和牺牲层进行图案化和蚀刻以形成沟槽之后的类似于图1a的视图。

图1c是根据一个实施例的在形成过孔开口之后的类似于图1b的视图。

图1d是根据一个实施例的在移除图案化的硬掩模层之后的类似于图1c的视图。

图1e是根据一个实施例的在将导电层沉积到沟槽中之后的类似于图1d的视图。

图1f是根据一个实施例的在移除导电层的部分以形成凹陷从而形成mems器件结构之后的类似于图1e的视图。

图1g是根据一个实施例的将牺牲层沉积到凹陷中并且移除图案化的硬掩模层之后的类似于图1f的视图。

图1h是根据一个实施例的在将蚀刻停止层沉积在牺牲层上之后的类似于图1g的视图。

图1i是根据一个实施例的在移除牺牲层之后的类似于图1h的视图。

图1j是根据一个实施例的在填塞蚀刻停止层的多孔材料以形成致密的蚀刻停止层之后的类似于图1i的视图。

图1k是根据一个实施例的在形成下一互连层之后的类似于图1j的视图。

图2是根据另一实施例的在将牺牲层沉积到导电层中的凹陷中之后的电子器件的部分的侧视图。

图3a示出根据另一实施例的电子器件的部分的侧视图。

图3b是根据一个实施例的在通过图案化的硬掩模层将导电层沉积到沟槽和过孔开口中之后的类似于图3a的视图。

图3c是根据一个实施例的在移除导电层的部分以形成凹陷从而形成mems器件之后的类似于图3b的视图。

图3d是根据一个实施例的在将孔填塞的牺牲层选择性地沉积到凹陷中并且移除图案化的硬掩模层之后的类似于图3c的视图。

图3e是根据一个实施例的在将蚀刻停止层沉积在孔填塞的牺牲层和孔填塞的牺牲层的部分上之后的类似于图3d的视图。

图3f是根据一个实施例的在将图案化的硬掩模层沉积在蚀刻停止层上并且从牺牲层的孔和从孔填塞的牺牲层的部分的孔移除孔填塞物之后的类似于图3e的视图。

图3g是根据一个实施例的在选择性地移除牺牲层和牺牲层的部分以形成mems器件结构之后的类似于图3f的视图。

图3h是根据一个实施例的在填塞蚀刻停止层的多孔材料以形成致密的蚀刻停止层之后的类似于图3g的视图。

图3i是根据一个实施例的在形成下一互连层之后的类似于图3h的视图。

图4a示出根据另一实施例的电子器件的部分的侧视图。

图4b是根据一个实施例的在移除导电层的部分以形成凹陷从而形成mems器件之后的类似于图4a的视图。

图4c是根据一个实施例的在通过图案化的硬掩模层将孔填塞的牺牲层选择性地沉积到凹陷中之后的类似于图4b的视图。

图4d是根据一个实施例的在将蚀刻停止层沉积在牺牲层上之后的类似于图4c的视图。

图4e是根据一个实施例的在从牺牲层的孔和从牺牲层的部分的孔移除孔填塞物之后的类似于图4d的视图。

图4f是根据一个实施例的在选择性地移除牺牲层和牺牲层的部分以形成mems器件结构之后的类似于图4e的视图。

图4g是根据一个实施例的在填塞蚀刻停止层的多孔材料以形成致密的（经填塞的）蚀刻停止层之后的类似于图4f的视图。

图4h是根据一个实施例的在形成下一互连层之后的类似于图4g的视图。

图5a是根据一个实施例的包括集成的mems结构的电子器件的侧视图。

图5b是根据另一实施例的包括集成的mems结构的电子器件的侧视图。

图6a示出根据另一实施例的电子器件的部分的侧视图。

图6b是在将导电层沉积到沟槽中之后的并且根据一个实施例的类似于图6a的视图。

图6c是根据一个实施例的在将蚀刻停止层沉积在导电沟槽的凹陷中的牺牲层上以形成mems结构之后的类似于图6b的视图。

图6d是根据一个实施例的在移除牺牲层之后的类似于图6c的视图。

图7是根据另一实施例的包括集成的mems结构的电子器件的侧视图。

图8是图示根据一个实施例的用于mems谐振器应用的双端固定梁的侧视图的图。

图9是根据一个实施例的双端固定梁的三维视图。

图10示出根据一个实施例的针对双端固定梁的振荡幅度对时间的曲线图。

图11示出根据一个实施例的针对具有大约100的q因子的双端固定梁的振荡幅度对频率的曲线图。

图12示出根据一个实施例的针对具有大约1000的q因子的双端固定梁的振荡幅度对频率的曲线图。

图13图示包括本发明的一个或多个实施例的插入器。

图14图示依照本发明的一个实施例的计算设备。

具体实施方式

描述了用以集成微机电系统（mems）结构与互连和过孔处理的方法和装置。本文所描述的实施例利用兼容的处理将mems式结构集成到互补金属氧化物半导体（cmos）后端工艺（beol）（例如互连、过孔或二者）层中。

一般地，后端工艺（beol）是指其中利用晶片上的布线互连各个器件（例如晶体管、电容器、电阻器或其他无源和有源电子器件）的ic制作的部分。典型地，beol牵涉制作接触件、绝缘层、金属层级、互连、过孔和接合用于芯片到封装连接的站点。与常规的mems技术相比，本文所描述的集成mems与互连和过孔处理的实施例有利地提供衬底上的可以用于布线的更多空间，这降低“硅面积”损失和制造成本。与常规的mems技术相比，同时的mems和beolcmos处理有利地导致更好的传感器读出。

在可替换的实施例中，集成在beol处理中的mems结构是双端固定梁（或板）（例如如图1k、3i和4h中所示）、单端固定梁（或板）（例如如图5a中所示）、具有一个或多个控制/感测电极的双端固定梁（或板）（例如如图7中所示），或具有一个或多个控制/感测电极的单端固定梁（或板）（如图5b中所示）。在至少一些实施例中，beol金属互连形成梁结构，并且梁结构通过一个或多个过孔固定。在至少一些实施例中，将mems结构集成到beol处理中牵涉移除围绕金属线的层间电介质（ild）以及形成具有附加的金属凹陷的金属互连以与下一层处理分离，如以下进一步详细描述的。

在以下描述中，将使用通常由本领域技术人员采用以向本领域其他技术人员传达其工作实质的术语来描述说明性实现方式的各种方面。然而，对本领域技术人员将明显的是，可以仅利用所描述的方面中的一些来实践本发明。出于解释的目的，阐述特定数目、材料和配置以便提供对说明性实现方式的透彻理解。然而，对本领域技术人员将明显的是，本发明可以在没有具体细节的情况下实践。在其他实例中，省略或简化公知的特征以便不使说明性实现方式模糊。

各种操作将以最有助于理解本发明的方式被顺序地描述为多个分立操作；然而，描述的次序不应当被解释成暗示这些操作必然是次序相关的。特别地，这些操作不需要以呈现的次序执行。

虽然在附图中描述和示出某些示例性实施例，但是要理解到，这样的实施例仅仅是说明性的并且不是约束性的，并且实施例不限于所示出和描述的具体构造和布置，因为本领域普通技术人员可以想到修改。

遍及说明书对“一个实施例”、“另一实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性包括在至少一个实施例中。因此，诸如“一个实施例”和“实施例”之类的短语在遍及说明书的各种地方中的出现不一定都是指相同的实施例。另外，特定特征、结构或特性可以以任何合适的方式组合在一个或多个实施例中。

而且，发明的方面在于少于单个公开的实施例的所有特征。因此，跟随在具体实施方式之后的权利要求由此被明确地合并到该具体实施方式中，其中每一个权利要求独立作为分离的实施例。虽然本文已经描述了示例性实施例，但是本领域技术人员将认识到，这些示例性实施例可以利用如本文所描述的修改和更改来实践。描述因而被视为说明性的而非限制性的。

在一个实施例中，beol结构包括衬底之上的梁。梁通过一个或多个过孔固定。在一个实施例中，将导电层沉积到衬底上的beol区域中的牺牲层中的沟槽中。在导电层之上沉积蚀刻停止层。移除牺牲层以形成通过一个或多个过孔固定的梁。在一个实施例中，梁是与互补金属氧化物半导体（cmos）beol处理同时形成的mems器件的部分。

在一个实施例中，mems器件包括机械谐振器。典型地，当使用在机械设计中时，机械谐振器具有比电气rlc谐振器更高的品质因子（q）。机械谐振器还可以用作质量和粒子传感器，其中在谐振器表面上沉积或功能化的粒子改变这样的谐振器的谐振特性。

图1a示出根据一个实施例的电子器件的部分的侧视图100。蚀刻停止层103沉积在衬底101上的牺牲层102上。在一个实施例中，牺牲层102位于电子器件的beol区域中。在实施例中，衬底101包括半导体材料，例如硅（si）。在一个实施例中，衬底101是单晶si衬底。在另一实施例中，衬底101是多晶硅衬底。在另一实施例中，衬底101表示前一互连层。在又一实施例中，衬底101是无定形硅衬底。在可替换的实施例中，衬底101包括硅、锗（“ge”）、锗硅（“sige”）、基于iii-v材料的材料，例如砷化镓（“gaas”）或其任何组合。在一个实施例中，衬底101包括用于集成电路的金属化互连层。在至少一些实施例中，衬底101包括电子器件，例如晶体管、存储器、电容器、电阻器、光电子器件、开关，以及任何其他有源和无源电子器件，其通过电绝缘层例如层间电介质、沟槽绝缘层或电子器件制造领域中的普通技术人员已知的任何其他绝缘层分离。在至少一些实施例中，衬底101包括互连，例如过孔，其配置成连接金属化层。

在实施例中，衬底101是绝缘体上半导体（soi）衬底，包括下部体衬底、中间绝缘层和顶部单晶层。顶部单晶层可以包括以上列出的任何材料，例如硅。

在各种实现方式中，衬底可以是例如有机、陶瓷、玻璃或半导体衬底。在一个实现方式中，半导体衬底可以是使用体硅形成的晶体衬底或绝缘体上硅子结构。在其他实现方式中，半导体衬底可以使用替换材料形成，其可以与硅组合或者可以不与硅组合，其包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或iii-v族或iv族材料的其他组合。尽管在此描述了衬底可以由其形成的材料的几个示例，但是可以充当可以以此构建无源和有源电子器件（例如晶体管、存储器、电容器、电感器、电阻器、开关、集成电路、放大器、光电子器件或任何其他电子器件）的基础的任何材料落在本发明的精神和范围内。

在一个实施例中，牺牲层102是低k层间电介质（ild）层。在一个实施例中，牺牲层102是氮化钛（tin）层。在替换实施例中，牺牲层102包括有机材料、无机材料或二者。在替换实施例中，牺牲层102是氧化物层，例如氧化硅层（例如sio2）、氧化铝（例如al2o3）、碳掺杂的氧化物（例如碳掺杂的氧化硅）或碳层。在另一实施例中，牺牲层102是聚合物层，例如聚苯乙烯层，或其他牺牲层。

在一个实施例中，牺牲层102的厚度由互连堆叠的厚度确定。在一个实施例中，牺牲层102沉积到从大约50纳米（nm）到大约200nm的厚度。

在实施例中，使用沉积技术之一来将牺牲层102沉积在衬底101上，所述沉积技术诸如但不限于化学气相沉积（“cvd”），例如等离子体增强化学气相沉积（“pecvd”）、物理气相沉积（“pvd”）、分子束外延（“mbe”）、金属有机物化学气相沉积（“mocvd”）、原子层沉积（“ald”）或电子器件制造领域中的普通技术人员已知的其他沉积技术。

在一个实施例中，蚀刻停止层103包括孔（空隙）。一般地，孔隙率是指材料的总体积之上的空隙（即“空白”）空间的度量。在一个实施例中，蚀刻停止层具有至少25%的孔隙率。在更加具体的实施例中，蚀刻停止层103的孔隙率大于60%。

在一个实施例中，蚀刻停止层103是掺杂的电介质层。在一个实施例中，蚀刻停止层103是碳掺杂的氧化硅（sioc）层。在一个实施例中，sioc蚀刻停止层103的孔隙率随碳含量增加而增加。在一个实施例中，蚀刻停止层103是低介电常数（k）层。在一个实施例中，蚀刻停止层103具有小于或等于2.1的介电常数k。在另一实施例中，蚀刻停止层103是具有比氧化硅的介电常数k大的介电常数k的高k电介质层。

在替换实施例中，蚀刻停止层103是氧化物层，例如氧化硅层、碳掺杂的氧化硅、氟掺杂的氧化硅、金属氧化物，例如氧化钛、氧化铝或任何其他金属氧化物；氢硅倍半氧烷（hsq）、氟化无定形碳、甲基硅倍半氧烷（msq）、氮化物层，例如氮化硅、氮化钛、氮氧化硅、碳化硅，或其他蚀刻停止层。在一个实施例中，蚀刻停止层103的厚度是从大约5nm到大约20nm。在更加具体的实施例中，蚀刻停止层103的厚度为大约10nm。

在实施例中，使用沉积技术之一将蚀刻停止层103沉积在牺牲层102上，所述沉积技术诸如但不限于毯覆性沉积、化学气相沉积（“cvd”），例如等离子体增强化学气相沉积（“pecvd”）、物理气相沉积（“pvd”）、分子束外延（“mbe”）、金属有机物化学气相沉积（“mocvd”）、原子层沉积（“ald”）或电子器件制造领域中的普通技术人员已知的其他沉积技术。

图1b是根据一个实施例的在对蚀刻停止层和牺牲层进行图案化和蚀刻以形成沟槽之后的类似于图1a的视图110。沟槽104形成在牺牲层102中。在一个实施例中，沟槽的长度131由mems结构的设计确定。在一个实施例中，沟槽的长度131是从大约100nm至大约10微米（μm）。通过使用电子器件制造领域中的普通技术人员已知的一个或多个图案化和蚀刻技术对牺牲层102上的蚀刻停止层103进行图案化和蚀刻来形成沟槽104。

图1c是根据一个实施例的在形成过孔开口106和107之后的类似于图1b的视图120。如图1c中所示，在蚀刻停止层103和牺牲层的部分上形成图案化的硬掩模层105。通过图案化的硬掩模层105和沟槽104的底部向下到衬底101而形成过孔开口106和过孔开口107，如图1c中所示。在一个实施例中，过孔开口的宽度132类似于沟槽104的深度133。在一个实施例中，过孔开口的宽度132是从大约20nm到大约100nm。

在一个实施例中，硬掩模层105是氮化物层，例如氮化硅、氮氧化硅，或电子器件制造领域中的普通技术人员已知的任何其他硬掩模层。可以使用电子器件制造领域中的普通技术人员已知的硬掩模层沉积和图案化技术之一来形成图案化的掩模层105。在一个实施例中，通过使用电子器件制造领域中的普通技术人员已知的一种或多种蚀刻技术（例如干法蚀刻、湿法蚀刻或这两种蚀刻技术）穿过图案化的硬掩模层105蚀刻牺牲层102来形成过孔开口106和107。

图1d是根据一个实施例的在移除图案化的硬掩模层105之后的类似于图1c的视图130。如图1d中所示，沟槽104和过孔开口106和107形成在牺牲层102中。在一个实施例中，作为beol处理的部分来形成沟槽104和过孔开口106和107。在一个实施例中，使用电子器件制造领域中的普通技术人员已知的硬掩模层移除技术之一来移除硬掩模层105。

图1e是根据一个实施例的在将导电层108沉积到沟槽104中之后的类似于图1d的视图140。如图1e中所示，导电层108填充沟槽104。导电层108填充开口106和107以分别形成导电过孔112和113。导电层108与牺牲层102上的蚀刻停止层103的部分齐平。

在一个实施例中，导电层108包括铜层、钽层、钨层、钌层或其任何组合。在替换实施例中，可以用于导电层108的导电材料的示例包括但不限于金属，例如铜、钽、钨、钌、钛、铪、锆、铝、银、锡、铅、金属合金、金属碳化物，例如碳化铪、碳化锆、碳化钛、碳化钽、碳化铝、其他导电材料，或其任何组合。在更加具体的实施例中，导电层108是铜层。在另一实施例中，导电层108具有高于铜的机械刚度的机械刚度。

在另一实施例中，充当导电层的金属衬垫（未示出）沉积在沟槽104的侧壁和底部、凹陷111的底部和过孔开口106和107的侧壁上。在一个实施例中，导电层108沉积在金属衬垫上。在另一实施例中，绝缘层沉积在金属衬垫上。可以使用导电层沉积技术之一来沉积金属衬垫，诸如但不限于化学镀、电镀、溅射、化学气相沉积（cvd）、金属有机物化学气相沉积（mocvd）、原子层沉积（ald）或电子器件制造领域中的普通技术人员已知的任何其他导电层沉积技术。以下关于图7更加详细地描述包括金属衬垫的电子器件的实施例。

在替换实施例中，使用导电层沉积技术之一来沉积导电层108，例如化学镀、电镀、溅射、化学气相沉积（cvd）、金属有机物化学气相沉积（mocvd）、原子层沉积（ald）或电子器件制造领域中的普通技术人员已知的任何其他导电层沉积技术。在一个实施例中，使用电子器件制造领域中的普通技术人员已知的化学机械抛光（cmp）技术之一使导电层108与牺牲层102上的蚀刻停止层103的部分齐平。

图1f是根据一个实施例的在移除导电层108的部分以形成凹陷111从而形成mems器件结构之后的类似于图1e的视图150。如图1f中所示，将图案化的硬掩模层109沉积在导电层108和蚀刻停止层103上。在一个实施例中，硬掩模层109是氮化物层，例如氮化硅、氮氧化硅，或电子器件制造领域中的普通技术人员已知的任何其他硬掩模层。可以使用电子器件制造领域中的普通技术人员已知的硬掩模层沉积和图案化技术之一来形成图案化的掩模层109。在一个实施例中，通过使用电子器件制造领域中的普通技术人员已知的一种或多种蚀刻技术（例如干法蚀刻、湿法蚀刻或这两种蚀刻技术）穿过图案化的硬掩模层109蚀刻导电层108向下到深度114来在mems器件的区域中形成凹陷111。在更加具体的实施例中，通过使用柠檬酸进行湿法蚀刻来形成铜导电层108中的凹陷111。在一个实施例中，凹陷的深度114由mems器件设计确定。在一个实施例中，凹陷的深度114是从大约10nm到大约30nm。在更加具体的实施例中，深度114为大约20nm。凹陷的每一个导电侧壁的宽度，诸如宽度151，由mems器件设计确定。在一个实施例中，宽度151是从大约20nm到大约30nm。

图1g是根据一个实施例的在将牺牲层115选择性地沉积到凹陷111中并且移除图案化的硬掩模层109之后的类似于图1f的视图160。在一个实施例中，mems器件的区域中的凹陷111通过图案化的硬掩模层109背部填充有牺牲层115。在一个实施例中，牺牲层115的材料类似于牺牲层102的材料。在另一实施例中，牺牲层115的材料不同于牺牲层102的材料。

在一个实施例中，牺牲层115是低k层间电介质（ild）层。在一个实施例中，牺牲层115是tin层。在替换实施例中，牺牲层115包括有机材料、无机材料或二者。在替换实施例中，牺牲层115是氧化物层，例如氧化硅层（例如sio2）、氧化铝（例如al2o3）、碳掺杂的氧化物（例如碳掺杂的氧化硅）、碳层。在另一实施例中，牺牲层102是聚合物层，例如聚苯乙烯层或其他牺牲层。

在一个实施例中，沉积牺牲层115然后将其背部蚀刻到预定厚度。在一个实施例中，将牺牲层115沉积到与牺牲层102的顶部部分齐平的厚度。在一个实施例中，将牺牲层115沉积到从大约5nm到大约20nm的厚度。在更加具体的实施例中，将牺牲层115沉积到大约10nm的厚度。

在实施例中，使用沉积技术之一通过图案化的硬掩模层109选择性地沉积牺牲层115，所述沉积技术诸如但不限于化学气相沉积（“cvd”），例如等离子体增强化学气相沉积（“pecvd”）、物理气相沉积（“pvd”）、分子束外延（“mbe”）、金属有机物化学气相沉积（“mocvd”）、原子层沉积（“ald”）或电子器件制造领域中的普通技术人员已知的其他沉积技术。在一个实施例中，使用电子器件制造领域中的普通技术人员已知的硬掩模层移除技术之一移除图案化的硬掩模层109。

图1h是根据一个实施例的在将蚀刻停止层116沉积在牺牲层115上之后的类似于图1g的视图170。在一个实施例中，通过图案化的硬掩模（未示出）在牺牲层115上选择性地沉积蚀刻停止层116。蚀刻停止层116与凹陷111的导电侧壁的顶部部分和牺牲层102上的蚀刻停止层103的部分齐平，如图1h中所示。在一个实施例中，蚀刻停止层116的材料类似于蚀刻停止层103的材料。在另一实施例中，蚀刻停止层116的材料不同于蚀刻停止层103的材料。

在一个实施例中，蚀刻停止层116包括孔（空隙）。在一个实施例中，蚀刻停止层具有至少25%的孔隙率。在更加具体的实施例中，蚀刻停止层103的孔隙率大于60%。在一个实施例中，蚀刻停止层116是掺杂的电介质层。在一个实施例中，蚀刻停止层116是碳掺杂的氧化硅（sioc）层。在一个实施例中，蚀刻停止层116是低介电常数（k）层。在一个实施例中，蚀刻停止层116具有小于3的介电常数k。在另一实施例中，蚀刻停止层103是具有大于氧化硅的介电常数k的介电常数k的高k电介质层。

在替换实施例中，蚀刻停止层116是氧化物层，例如氧化硅层、碳掺杂的氧化硅、氟掺杂的氧化硅、金属氧化物，例如氧化钛、氧化铝或任何其他金属氧化物；氢硅倍半氧烷、氟掺杂的氧化硅、氟化无定形碳、甲基硅倍半氧烷（msq）、氮化物层，例如氮化硅、氮化钛、氮氧化硅、碳化硅，或其他蚀刻停止层。在一个实施例中，蚀刻停止层116的厚度是从大约5nm到大约20nm。在更加具体的实施例中，蚀刻停止层116的厚度为大约10nm。

在实施例中，使用沉积技术之一来沉积蚀刻停止层116，所述沉积技术诸如但不限于毯覆性沉积、化学气相沉积（“cvd”），例如等离子体增强化学气相沉积（“pecvd”）、物理气相沉积（“pvd”）、分子束外延（“mbe”）、金属有机物化学气相沉积（“mocvd”）、原子层沉积（“ald”）或电子器件制造领域中的普通技术人员已知的其他沉积技术。

图1i是根据一个实施例的在移除牺牲层102和115之后的类似于图1h的视图180。如图1i中所示，通过多孔蚀刻停止层116和103相对于存在于互连堆叠中的其他材料有选择性地移除牺牲层115和102。在一个实施例中，使用湿法蚀刻技术移除牺牲层。也就是说，多孔蚀刻停止层对溶解牺牲层的湿法化学品是可渗透的，使得形成独立mems器件结构181。在一个实施例中，硬掩模用于移除仅mems器件区域中的牺牲层。

在一个实施例中，使用利用包括过氧化氢的化学品进行的定时湿法蚀刻通过多孔碳掺杂的氧化硅的蚀刻停止层移除tin的牺牲层115和102。在一个实施例中，通过使用标准清洗（sc）化学品（诸如sc1、sc2或二者）进行的湿法蚀刻而通过多孔碳掺杂的氧化硅的蚀刻停止层移除tin的牺牲层。sc1和sc2化学品对电子器件制造领域中的普通技术人员是已知的。在一个实施例中，在大于室温的升高的温度处湿法蚀刻tin的牺牲层115和102。在一个实施例中，用以通过蚀刻停止层湿法蚀刻牺牲层的升高的温度是从大约50摄氏度到大约75摄氏度。

如图1i中所示，mems器件结构181包括衬底101之上的双端固定梁（或板）119，互连接触区121和互连接触区124在梁119上。间隙117在梁119与蚀刻停止层116之间，使得蚀刻停止层116通过间隙117与梁119分离。在梁119的下方形成间隙118，使得梁119通过间隙118与衬底101分离。导电过孔112在梁119的一端下方并且导电过孔113在梁119的另一端下方，如图1i中所示。在mems结构181外部的蚀刻停止层103的部分184与衬底101的部分187之间形成间隙182。在mems结构181外部的蚀刻停止层103的部分185与衬底101的部分186之间形成间隙183，如图1i中所示。在一个实施例中，间隙117、118、182和183中的每一个是空气间隙。

图1j是根据一个实施例的在填塞蚀刻停止层116和103的多孔材料以形成致密的蚀刻停止层123之后的类似于图1i的视图190。将多孔蚀刻停止层116和103转换成致密（经填塞的）蚀刻停止层123以增加密封性和机械刚性，以将k值增加到至少4，并且以改进图案化保真度。经填塞的蚀刻停止层123用于增加电容并且增加对稍后在过程中形成的控制电极和感测电极的控制。在一个实施例中，经填塞的蚀刻停止层123充当用于下一层图案化的密封屏障。在一个实施例中，蚀刻停止层的多孔材料通过利用填塞物材料填充孔、固化多孔材料或二者而被填塞。在一个实施例中，用以填充蚀刻停止层的孔的填塞物材料是聚合物（例如聚苯乙烯或其他聚合物）、氮化钛或其他填塞物材料。在一个实施例中，在大于室温的温度处利用聚合物填塞物填充蚀刻停止层的孔。在一个实施例中，使用电子束固化、紫外（uv）光固化、退火或其任何组合来固化多孔蚀刻停止层。在一个实施例中，在至少400摄氏度的温度处填塞蚀刻停止层。

图1k是根据一个实施例的在形成下一互连层之后的类似于图1j的视图200。在一个实施例中，下一层包括沉积在经填塞的蚀刻停止层123上的绝缘层128。在实施例中，绝缘层128是层间电介质（ild）层。在一个实施例中，绝缘层128是氧化物层，例如氧化硅层。在另一实施例中，绝缘层128是氮化物层，例如氮化硅层。在替换实施例中，绝缘层128是氧化铝、氮氧化硅、其他氧化物/氮化物层、其任何组合，或通过电子器件设计确定的其他电气绝缘层。互连125和127分别通过绝缘层128而形成在接触区121和124上。在经填塞的蚀刻停止层123上形成电极126。在一个实施例中，电极126是控制电极、感测电极或二者。在一个实施例中，使用对于电子器件制造领域中的普通技术人员已知的beol处理来形成下一层。

图2是根据另一实施例的在将牺牲层215沉积到导电层208中的凹陷211中之后的电子器件的部分的侧视图210。如图2中所示，在衬底201上沉积牺牲层202。将导电层208沉积到沟槽204和牺牲层202中的过孔开口206和207中，如以上关于图1e所描述的。可以使用电子器件制造领域中的普通技术人员已知的一种或多种图案化和蚀刻技术来形成沟槽204和过孔开口206和207。在导电层208中形成凹陷211并且在凹陷211中沉积牺牲层115。在一个实施例中，衬底201表示衬底101，牺牲层202表示牺牲层102，导电层208表示导电层108，凹陷211表示凹陷111，并且牺牲层215表示牺牲层115。如图2中所示，在沟槽211外部的牺牲层202的部分204和205以及牺牲层215上沉积蚀刻停止层203。在一个实施例中，蚀刻停止层203表示蚀刻停止层103和116。图2中所示的实施例与图1h中所示的实施例的不同之处在于蚀刻停止层203同时沉积在沟槽211外部的牺牲层202的部分204和205上以及牺牲层215上。也就是说，在形成牺牲层215之后，在沟槽211外部的牺牲层202的部分204和205上沉积蚀刻停止层203。在一个实施例中，在沉积蚀刻停止层203之后，使用如以上关于图1i、1j和1k描述的技术，移除牺牲层202和215以形成mems器件结构，填塞蚀刻停止层203，并且在经填塞的蚀刻停止层和mems器件结构上形成下一互连层。

图3a-3i和4a-4h图示其中牺牲层是孔填塞的牺牲层的实施例。在一个实施例中，通过孔填塞物的存在来调整对湿法化学品的牺牲层敏感性。从mems器件区域中的牺牲层的部分选择性地移除孔填塞物。然后选择性地移除已经从其移除孔填塞物的牺牲层的部分以形成独立mems器件结构，如以下更加详细地描述的。

图3a示出根据另一实施例的电子器件的部分的侧视图300。在衬底301上的牺牲层302上沉积图案化的硬掩模层303。在一个实施例中，衬底301表示衬底101。在一个实施例中，牺牲层302是孔填塞的牺牲层。也就是说，牺牲层302具有孔，诸如填充有填塞物（例如聚合物或其他填塞物）的孔341。在一个实施例中，通过填塞物的存在来调整牺牲层302对湿法蚀刻化学品的敏感性。例如，当牺牲层302中的孔填塞物的量增加时，牺牲层302对湿法蚀刻化学品的敏感性降低。在一个实施例中，孔填塞的牺牲层302对湿法化学品（所述湿法化学品移除已经从其移除孔填塞物的多孔牺牲层）不敏感，如以下更加详细地描述的。

在一个实施例中，填塞物是聚合物（例如聚苯乙烯或其他聚合物）、氮化钛。在一个实施例中，孔填塞的牺牲层302是具有填充有填塞物（诸如聚合物或其他填塞物）的孔的氮化钛（tin）层。在替换实施例中，孔填塞的牺牲层302是氧化物层，例如氧化硅层（例如sio2）、氧化铝（例如al2o3）、碳掺杂的氧化物（例如碳掺杂的氧化硅）或碳层，或具有利用填塞物填塞的孔的其他牺牲层。在一个实施例中，孔填塞的牺牲层302是具有在从大约25%至大约60%的近似范围中的孔隙率的碳掺杂的氧化物。在一个实施例中，孔填塞的牺牲层302具有大于4的k值。

在一个实施例中，牺牲层302的厚度类似于牺牲层102的厚度。在实施例中，使用以上关于图1a描述的沉积技术之一在衬底301上沉积牺牲层302。

在孔填塞的牺牲层302中形成沟槽304。在一个实施例中，沟槽304的宽度由mems结构的设计确定。在一个实施例中，沟槽304的长度是从大约100nm到大约10微米（μm）。使用电子器件制造领域中的普通技术人员已知的一种或多种图案化和蚀刻技术来形成沟槽304。

在孔填塞的牺牲层302中形成过孔开口305、306、307和308，如图3a中所示。在一个实施例中，过孔开口的宽度类似于沟槽304的深度。在一个实施例中，过孔开口的宽度是从大约20nm到大约200nm。在一个实施例中，使用电子器件制造领域中的普通技术人员已知的一种或多种图案化和蚀刻技术形成过孔开口305、306、307和308。在一个实施例中，作为beol处理的一部分形成沟槽304和过孔开口305、306、307和308。

如图3a中所示，在孔填塞的牺牲层302的部分上形成图案化的硬掩模层303。在一个实施例中，图案化的硬掩模层303是氮化物层，例如氮化硅、氮氧化硅或电子器件制造领域中的普通技术人员已知的任何其他硬掩模层。可以使用电子器件制造领域中的普通技术人员已知的硬掩模层沉积和图案化技术之一来形成图案化的硬掩模层303。

图3b是根据一个实施例的在通过图案化的硬掩模层303将导电层309沉积到沟槽304和过孔开口305、306、307和308中之后的类似于图3a的视图310。如图3b中所示，导电层309填充沟槽304和过孔开口305、306、307和308以分别形成导电过孔311、312、313和314。导电层309与孔填塞的牺牲层302的部分齐平。在一个实施例中，导电层309包括铜层、钽层、钨层、钌层或其任何组合。在替换实施例中，可以用于导电层309的导电材料的示例包括但不限于金属，例如铜、钽、钨、钌、钛、铪、锆、铝、银、锡、铅、金属合金、金属碳化物，例如碳化铪、碳化锆、碳化钛、碳化钽、碳化铝、其他导电材料，或其任何组合。在更加具体的实施例中，导电层309是铜层。在另一实施例中，导电层309具有高于铜的机械刚度的机械刚度。

在另一实施例中，将充当导电层的金属衬垫（未示出）沉积在沟槽304的侧壁和底部以及过孔311、312、313和314的侧壁上。在一个实施例中，将导电层309沉积在金属衬垫上。在另一实施例中，将绝缘层沉积在金属衬垫上。可以使用导电层沉积技术之一来沉积金属衬垫，例如化学镀、电镀、溅射、化学气相沉积（cvd）、金属有机物化学气相沉积（mocvd）、原子层沉积（ald）或电子器件制造领域中的普通技术人员已知的任何其他导电层沉积技术。以下关于图7更加详细地描述包括金属衬垫的电子器件的实施例。

在替换实施例中，使用导电层沉积技术之一来沉积导电层309，所述沉积技术例如化学镀、电镀、溅射、化学气相沉积（cvd）、金属有机物化学气相沉积（mocvd）、原子层沉积（ald）或电子器件制造领域中的普通技术人员已知的任何其他导电层沉积技术。在一个实施例中，使用电子器件制造领域中的普通技术人员已知的cmp技术之一使导电层309与孔填塞的牺牲层302的部分齐平。

图3c是根据一个实施例的在移除导电层309的部分以形成凹陷342从而形成mems器件之后的类似于图3b的视图320。如图3c中所示，将图案化的硬掩模层315沉积在导电层309、导电过孔313和314以及孔填塞的牺牲层302的部分上。在一个实施例中，硬掩模层315是氮化物层，例如氮化硅、氮氧化硅或电子器件制造领域中的普通技术人员已知的任何其他硬掩模层。图案化的掩模层315可以使用电子器件制造领域中的普通技术人员已知的硬掩模层沉积和图案化技术之一来形成。在一个实施例中，通过使用电子器件制造领域中的普通技术人员已知的一种或多种蚀刻技术（例如干法蚀刻、湿法蚀刻或这两种蚀刻技术）来穿过图案化的硬掩模层315蚀刻导电层309向下到预定深度来在mems器件区域中形成凹陷342。在一个实施例中，通过使用柠檬酸进行湿法蚀刻来形成铜导电层中的凹陷342。在一个实施例中，凹陷342的深度由mems器件设计确定。在一个实施例中，凹陷342的深度是从大约10nm到大约30nm。在更具体的实施例中，凹陷342的深度为大约20nm。凹陷342的每一个导电侧壁的宽度由mems器件设计确定。在一个实施例中，凹陷342的每一个导电侧壁的宽度是从大约20nm到大约30nm。

图3d是根据一个实施例的在将孔填塞的牺牲层316选择性地沉积到凹陷342中并且移除图案化的硬掩模层315之后的类似于图3c的视图330。如图3d中所示，mems器件区域中的凹陷342通过图案化的硬掩模层315背部填充有孔填塞的牺牲层316。在一个实施例中，孔填塞的牺牲层316的材料类似于孔填塞的牺牲层302的材料。在另一实施例中，孔填塞的牺牲层316的材料不同于孔填塞的牺牲层302的材料。

在一个实施例中，将孔填塞的牺牲层316沉积到与孔牺牲层102的顶部部分齐平的厚度。在一个实施例中，将牺牲层115沉积到从大约5nm到大约20nm的厚度。在更具体的实施例中，将牺牲层115沉积到大约10nm的厚度。在实施例中，使用沉积技术之一通过图案化的硬掩模层315选择性地沉积孔填塞的牺牲层316，所述沉积技术诸如但不限于化学气相沉积（“cvd”），例如等离子体增强化学气相沉积（“pecvd”）、物理气相沉积（“pvd”）、分子束外延（“mbe”）、金属有机物化学气相沉积（“mocvd”）、原子层沉积（“ald”）或电子器件制造领域中的普通技术人员已知的其他沉积技术。如图3d中所示，使孔填塞的牺牲层316和孔填塞的牺牲层302的部分凹陷到相对于导电层309的顶部部分的预定深度339以稍后在过程中在其上沉积蚀刻停止层。在一个实施例中，使用电子器件制造领域中的普通技术人员已知的湿法蚀刻、干法蚀刻或这两种技术之一来使孔填塞的牺牲层316和孔填塞的牺牲层302的部分凹陷。在一个实施例中，使用电子器件制造领域中的普通技术人员已知的硬掩模层移除技术之一来移除图案化的硬掩模层315。

图3e是根据一个实施例的在将蚀刻停止层317沉积在孔填塞的牺牲层316和孔填塞的牺牲层302的部分上之后的类似于图3d的视图340。蚀刻停止层317与凹陷342的导电侧壁的顶部部分和导电过孔313和314的顶部部分齐平，如图3e中所示。在一个实施例中，蚀刻停止层317的材料类似于蚀刻停止层116和103之一的材料。蚀刻停止层317的厚度类似于蚀刻停止层116的厚度。在一个实施例中，使用以上关于蚀刻停止层116和103描述的沉积技术之一来沉积蚀刻停止层317。

图3f是根据一个实施例的在将图案化的硬掩模层318沉积在蚀刻停止层317上并且从牺牲层316的孔和从孔填塞的牺牲层302的部分319的孔移除孔填塞物之后的类似于图3e的视图350。穿过由图案化的硬掩模层318暴露的蚀刻停止层317的部分325移除孔填塞物。在一个实施例中，使用干法蚀刻技术之一（例如灰化技术）移除孔填塞物。一般地，对于等离子体灰化技术，使用等离子体源生成反应物种（例如氧或氟反应物种）。反应物种与孔填塞物组合以形成灰，其利用真空泵来移除。也就是说，通过干法蚀刻（灰）从牺牲层316和孔填塞的牺牲层302的部分319选择性地移除孔填塞物，使得可以稍后在过程中使用湿法化学品选择性地移除牺牲层316和部分319以形成mems器件结构。如图3f中所示，部分319包括导电过孔311与312之间的部分324、牺牲层302的孔填塞的部分352与导电过孔311之间的部分323，以及牺牲层302的孔填塞的部分353与导电过孔312之间的部分322。

在一个实施例中，硬掩模层318是氮化物层，例如氮化硅、氮氧化硅，或电子器件制造领域中的普通技术人员已知的任何其他硬掩模层。可以使用电子器件制造领域中的普通技术人员已知的硬掩模层沉积和图案化技术之一来形成图案化的掩模层318。

图3g是根据一个实施例的在选择性地移除牺牲层316和牺牲层302的部分319以形成mems器件结构之后的类似于图3f的视图360。在一个实施例中，使用湿法蚀刻化学品通过多孔蚀刻停止层317完全移除已经从其去掉填塞物的牺牲层316和牺牲层302的部分319。也就是说，多孔蚀刻停止层317对溶解牺牲层的部分319的湿法化学品是可渗透的，使得形成包括梁333的独立mems器件结构。如图3g中所示，牺牲层302的孔填塞的部分，诸如部分352和353，保持经湿法蚀刻化学品是非活性的。

在一个实施例中，使用利用包括过氧化氢的化学品进行的定时湿法蚀刻通过多孔碳掺杂的氧化硅的蚀刻停止层325移除tin的牺牲层的多孔部分319。在一个实施例中，通过使用标准清洗（sc）化学品（诸如sc1、sc2或二者）进行的湿法蚀刻通过多孔碳掺杂的氧化硅的蚀刻停止层移除tin的牺牲层的多孔部分319。sc1和sc2化学品对电子器件制造领域中的普通技术人员是已知的。在一个实施例中，在大于室温的升高的温度处湿法蚀刻tin的牺牲层的多孔部分319。在一个实施例中，用以湿法蚀刻多孔部分319的升高的温度是从大约50摄氏度到大约75摄氏度。

如图3g中所示，mems器件结构包括衬底301之上的梁333，互连接触区334和互连接触区335在梁333上。间隙321在梁333与蚀刻停止层325之间。在梁333下方在导电过孔311与312之间形成间隙327，如图3g中所示。在mems结构的一端外部的蚀刻停止层317的部分、衬底301的部分、部分352和mems器件结构的侧壁之间形成间隙329。在mems结构的另一端外部的蚀刻停止层317的部分、衬底301的部分、部分353和mems结构的相对侧壁之间形成间隙331，如图3g中所示。在一个实施例中，间隙327、321、329和331中的每一个是空气间隙。

图3h是根据一个实施例的在填塞蚀刻停止层317的多孔材料以形成致密的蚀刻停止层326之后的类似于图3g的视图370。将多孔蚀刻停止层317转换成致密（经填塞的）蚀刻停止层326，如以上所描述的。在一个实施例中，经填塞的蚀刻停止层326表示经填塞的蚀刻停止层123。使用以上关于图1j描述的多孔蚀刻停止层填塞技术之一来形成经填塞的蚀刻停止层123。

图3i是根据一个实施例的在形成下一互连层之后的类似于图3h的视图380。如图3i中所示，下一互连层包括沉积在经填塞的蚀刻停止层326和导电过孔314上的绝缘层332。在一个实施例中，绝缘层332表示绝缘层128。分别通过绝缘层332在接触区334和335上形成互连336和337。在导电过孔313上形成互连338。在一个实施例中，使用beol处理形成下一互连层，如以上所描述的。

图4a示出根据另一实施例的电子器件的部分的侧视图400。在衬底301上的孔填塞的牺牲层302上沉积蚀刻停止层403。蚀刻停止层403表示以上描述的蚀刻停止层之一。将导电层309沉积到沟槽和过孔中，如以上所描述的。将导电层309沉积在沟槽和过孔开口中以形成导电过孔311、312、313和314，如以上所描述的。如图4a中所示，导电层309与蚀刻停止层403的部分齐平。在一个实施例中，使用电子器件制造领域中的普通技术人员已知的cmp技术之一使导电层309与蚀刻停止层403的部分齐平。

图4b是根据一个实施例的在移除导电层309的部分以形成凹陷402从而形成mems器件之后的类似于图4a的视图410。如图4b中所示，在导电层309、导电过孔313和314以及蚀刻停止层403的部分上沉积图案化的硬掩模层401。在一个实施例中，图案化的硬掩模层401表示以上描述的图案化的硬掩模层之一。凹陷402表示以上描述的凹陷之一。

图4c是根据一个实施例的在通过图案化的硬掩模层401将孔填塞的牺牲层423选择性地沉积到凹陷402中之后的类似于图4b的视图420。在一个实施例中，孔填塞的牺牲层423表示以上描述的孔填塞的牺牲层之一。将孔填塞的牺牲层423沉积到与孔填塞的牺牲层302的顶部部分齐平的厚度，如以上关于图1g所描述的。

图4d是根据一个实施例的在将蚀刻停止层404沉积在牺牲层423上之后的类似于图4c的视图430。蚀刻停止层404与凹陷402的导电侧壁的顶部部分和牺牲层302上的蚀刻停止层303的部分齐平，如以上所描述的。在一个实施例中，蚀刻停止层404表示以上描述的蚀刻停止层之一。

图4e是根据一个实施例的在从牺牲层423的孔和从牺牲层302的部分419的孔移除孔填塞物之后的类似于图4d的视图440。如图4d中所示，部分419包括导电过孔311与312之间的部分405、牺牲层302的孔填塞的部分与导电过孔311之间的部分，以及牺牲层302的孔填塞的部分与导电过孔312之间的部分。通过蚀刻停止层404移除孔填塞物，如以上关于图3f所描述的。

图4f是根据一个实施例的在选择性地移除牺牲层423和牺牲层302的部分419以形成mems器件结构之后的类似于图4e的视图450。在一个实施例中，使用湿法蚀刻化学品通过多孔蚀刻停止层404完全移除已经从其去掉填塞物的牺牲层423和牺牲层302的部分419，如以上关于图3g所描述的。

如图4f中所示，mems器件结构包括衬底301之上的梁451，互连接触区452和互连接触区453在梁451上。间隙412在梁451与蚀刻停止层404之间。在梁451下方在导电过孔311与312之间形成间隙411，如图4f中所示。在mems结构的一端外部的蚀刻停止层303的部分、衬底301的部分、牺牲层302的经填塞的部分和mems器件结构的侧壁之间形成间隙415。在mems结构的另一端外部的蚀刻停止层303的部分、衬底301的部分、牺牲层302的经填塞的部分和mems结构的相对侧壁之间形成间隙414，如图4f中所示。在一个实施例中，间隙411、412、414和415中的每一个是空气间隙。

图4g是根据一个实施例的在填塞蚀刻停止层303的多孔材料以形成致密（经填塞的）蚀刻停止层413之后的类似于图4f的视图460。将多孔蚀刻停止层303转换成经填塞的蚀刻停止层413，如以上所描述的。在一个实施例中，经填塞的蚀刻停止层413表示经填塞的蚀刻停止层之一，如以上所描述的。

图4h是根据一个实施例的在形成下一互连层之后的类似于图4g的视图470。如图4h中所示，下一互连层包括沉积在经填塞的蚀刻停止层413和导电过孔314上的绝缘层416，如以上所描述的。分别通过绝缘层416在接触区452和453上形成互连417和419。在导电过孔313上形成互连419，如以上所描述的。

图5a是根据一个实施例的包括集成mems结构的电子器件的侧视图500。如图5a中所示，集成mems结构包括衬底501之上的单端固定梁504。衬底501表示以上描述的衬底之一。通过ild层508在邻近于梁504的一端的互连接触区上沉积互连505。在mems结构之上沉积经填塞的蚀刻停止层507，如以上所描述的。在一个实施例中，ild层508是高k电介质层。在替换实施例中，ild层508是氧化物层，例如氧化硅层、氮化物层，例如氮化硅层、氧化铝、氮氧化硅、其他氧化物/氮化物层、其任何组合，或由电子器件设计确定的其他电气绝缘层。

在蚀刻停止层507与梁504之间形成间隙512。在梁504与衬底501之间形成间隙511。在梁504的一端处在蚀刻停止层507的部分与衬底的部分之间形成间隙509，并且在梁504的另一端处在蚀刻停止层507的部分与衬底的部分之间形成间隙502，如以上所描述的。在一个实施例中，间隙511、512、509和502中的每一个是空气间隙。在梁504下方形成导电过孔503。在经填塞的蚀刻停止层507上形成电极506，如以上所描述的。

图5b是根据另一实施例的包括集成mems结构的电子器件的侧视图510。图5b与图5a的不同之处在于：在经填塞的蚀刻停止层507上形成电极512。在替换实施例中，电极512是控制电极、感测电极或二者，如以上所描述的。

图6a示出根据另一实施例的电子器件的部分的侧视图600。如图6a中所示，作为beol处理的一部分，在衬底602上的牺牲层602中形成沟槽606和612和过孔开口607、608、613和614，如以上所描述的。衬底602表示以上描述的衬底之一。在一个实施例中，牺牲层602表示牺牲层102。如图6a中所示，层间电介质（ild）层641填充过孔开口以形成ild柱604和605。在一个实施例中，ild层641是高k电介质层。在替换实施例中，ild层641是氧化物层，例如氧化硅层、氮化物层，例如氮化硅层、氧化铝、氮氧化硅、其他氧化物/氮化物层、其任何组合，或由电子器件设计确定的其他电气绝缘层。在一个实施例中，ild层641具有对牺牲层602的蚀刻选择性。在一个实施例中，ild层641是旋涂上的ild。在另一实施例中，ild层641是硬掩模层。可以使用电子器件制造领域中的普通技术人员已知的ild沉积技术之一来将ild层641沉积到过孔开口中。

图6b是根据一个实施例的在将导电层643沉积到沟槽606和612中之后的类似于图6a的视图610。如图6b中所示，导电层643填充沟槽606和612以形成导电沟槽609和612。导电层643填充开口607、608、613和614以分别形成导电过孔621、622、623和624。导电层643与牺牲层602上的蚀刻停止层603的部分齐平，如以上所描述的。在一个实施例中，导电层643表示以上描述的导电层之一。如图6b中所示，ild柱604和605充当用于互连结构611的支撑柱。

图6c是根据一个实施例的在将蚀刻停止层626沉积在导电沟槽609的凹陷中的牺牲层625上以形成mems结构之后的类似于图6b的视图620。在一个实施例中，蚀刻停止层626表示蚀刻停止层116，并且牺牲层625表示牺牲层115。使用以上描述的凹陷形成技术之一来形成导电沟槽609的凹陷。

图6d是根据一个实施例的在移除牺牲层625和牺牲层602之后的类似于图6c的视图630。如图6d中所示，通过多孔蚀刻停止层626和603完全移除牺牲层625和602，如以上关于图1i所描述的。如图6d中所示，mems结构包括衬底601之上的梁（或板）631，互连接触区645和互连接触区646在梁631上。间隙633在梁631与蚀刻停止层626之间。间隙636在梁631下方在导电过孔621与622之间。间隙647在mems结构外部的蚀刻停止层603的部分与衬底的部分之间。间隙648形成在mems结构651与互连结构609之间。间隙634形成在导电过孔623与ild柱604之间，间隙636形成在ild柱604与605之间，并且间隙635形成在ild柱650与导电过孔624之间，如图6d中所示。间隙649形成在蚀刻停止层603的部分与衬底601的部分之间。在一个实施例中，间隙632、633、634、635、636、647、648和649中的每一个是空气间隙，如以上所描述的。在一个实施例中，在形成mems结构651之后，填塞蚀刻停止层603，并且使用以上关于图1i、1j和1k描述的技术在经填塞的蚀刻停止层、mems结构651和互连结构611上形成下一互连层。

图7是根据另一实施例的包括集成mems结构的电子器件的侧视图700。集成mems结构711结构包括衬底701之上的双端固定梁705。在一个实施例中，衬底701表示以上描述的衬底之一。通过ild层714在邻近于梁705的一端的互连接触区712上沉积互连715，并且在邻近于梁705的另一端的互连接触区上沉积互连717，如图7中所示。在mems结构之上沉积经填塞的蚀刻停止层713，如以上所描述的。在蚀刻停止层713与梁705之间形成间隙707。在梁705与衬底701之间形成间隙706。在梁705的一端处在蚀刻停止层713的部分与衬底701的部分之间形成间隙709，并且在梁705的另一端处在蚀刻停止层713的部分与衬底701的部分之间形成间隙702，如以上所描述的。在一个实施例中，间隙702、706、707和709中的每一个是空气间隙。在梁705下方形成导电过孔704和705。在经填塞的蚀刻停止层713上形成电极716，如以上所描述的。在一个实施例中，电极716是感测电极、控制电极或二者，如以上所描述的。如图7中所示，mems结构711包括金属衬垫718，并且使用如以上关于图1e所描述的技术之一在金属衬垫718上沉积可填充材料层719。在一个实施例中，可填充材料层719是导电层，如以上关于图1e所描述的。在更具体的实施例中，金属衬垫718是钽衬垫，并且可填充材料层719是导电层，例如铜。在另一实施例中，可填充材料层719是具有显著高的刚度（例如杨氏模量）以增加梁705的谐振频率的绝缘层（例如氮化硅、碳化硅或其他高刚度绝缘层，或其任何组合）。在一个实施例中，使用衬垫和可填充材料沉积技术之一来沉积金属衬垫718和可填充材料层719，所述沉积技术诸如但不限于化学镀、电镀、溅射、化学气相沉积（cvd）、金属有机物化学气相沉积（mocvd）、原子层沉积（ald）或电子器件制造领域中的普通技术人员已知的任何其他已知的沉积技术。

使用beol材料和用于包括谐振器梁的mems结构的尺寸的仿真示出存在适用于mems谐振器应用的充足信号和谐振频率。仿真的示例为以下。

图8是图示根据一个实施例的用于mems谐振器应用的双端固定梁801的图800。图9是根据一个实施例的双端固定梁801的三维视图901。梁801具有长度l802、宽度w803和厚度t804。在一个实施例中，梁具有以下性质：长度l为大约200nm；宽度w为大约100nm；厚度t为大约20nm；杨氏模量e为大约128gpa（铜模量）；密度：rho为大约8960kg/m^3（铜密度）；质量m为大约3.584e^-18kg；并且第二转动惯量：l为大约1/12*w*t^3=6.66e^-32m^4。用于双端固定梁801的解析解和有限元模型提供大约1.9ghz的谐振频率。有效弹性常数k为大约530n/m。

图10示出根据一个实施例的针对双端固定梁801的振荡幅度（nm）对时间（ns）的曲线图1000。曲线1001示出最大振荡幅度为大约1.7nm。

图11示出根据一个实施例的针对双端固定梁801的具有大约100的q因子的振荡幅度（nm）对频率（ghz）的曲线图1100。曲线1101示出谐振频率为大约1.9ghz。

图12示出根据一个实施例的针对双端固定梁801的具有大约1000的q因子的振荡幅度（nm）对频率（ghz）的曲线图1200。曲线1201示出谐振频率为大约1.9ghz。在一个实施例中，对于具有大约200nm的长度l、大约100nm的宽度w和大约10nm的空气间隙g的梁801，估计电压偏置vdc为大约2.0v，最大ac电压vacmax为大约0.3v，并且力幅famp为大约1nn。针对谐振器梁801的电容电流为大约8e-9a，其有利地是在mems系统的本底噪声以上的幅度量级。

图13图示包括本发明的一个或多个实施例的插入器1300。插入器1300是用于将第一衬底1302桥接到第二衬底1304的居间衬底。第一衬底1302可以是例如集成电路管芯。第二衬底1304可以是例如存储器模块、计算机母板或另一集成电路管芯。一般地，插入器1300的目的是将连接扩展到更宽间距或将连接重新路由至不同的连接。例如，插入器1300可以将集成电路管芯耦合到球栅阵列（bga）1306，所述球栅阵列（bga）1306可以随后耦合到第二衬底1304。在一些实施例中，将第一和第二衬底1302/1304附接到插入器1300的相对侧。在其他实施例中，将第一和第二衬底1302/1304附接到插入器1300的相同侧。并且在另外的实施例中，三个或更多衬底通过插入器1300互连。

插入器1300可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺之类的聚合物材料形成。在另外的实现方式中，插入器可以由替换的刚性或柔性材料形成，所述材料可以包括以上描述用于使用在半导体衬底中的相同材料，诸如硅、锗和其他iii-v族和iv族材料。

插入器可以包括金属互连1308和过孔1310，包括但不限于硅通孔（tsv）1312。插入器1300还可以包括嵌入式器件1314，包括无源和有源器件。这样的器件包括但不限于如本文所描述的mems器件、电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、和静电放电（esd）器件。还可以在插入器1300上形成更加复杂的器件，诸如射频（rf）器件、功率放大器、功率管理器件、天线、阵列、传感器和mems器件。依照本发明的实施例，本文所公开的装置或过程可以使用在插入器1300的制作中。

图14图示依照本发明的一个实施例的计算设备1400。计算设备1400可以包括许多组件。在一个实施例中，这些组件附接到一个或多个母板。在替换实施例中，将这些组件制作到单个片上系统（soc）管芯而不是母板上。计算设备1400中的组件包括但不限于集成电路管芯1402和至少一个通信芯片1408。在一些实现方式中，将通信芯片1408制作为集成电路管芯1402的部分。集成电路管芯1402可以包括诸如中央处理单元（cpu）之类的处理器1404、管芯上存储器1406（通常被用作高速缓存存储器，其可以通过诸如嵌入式dram（edram）或自旋转移力矩存储器（sttm或sttm-ram）之类的技术提供）。

计算设备1400可以包括其他组件，其可以或可以不物理和电气耦合到母板或制作在soc管芯内。这些其他组件包括但不限于易失性存储器1410（例如dram）、非易失性存储器1412（例如rom或闪速存储器）、图形处理单元1414（gpu）、数字信号处理器1416（dsp）、密码处理器1442（执行硬件内的密码算法的专用处理器）、芯片集1420、天线1422、显示器或触摸屏显示器1424、触摸屏显示器控制器1426、电池1428或其他功率源、全球定位系统（gps）设备1444、功率放大器（pa）、罗盘、运动协处理器或传感器1432（其可以包括加速度计、陀螺仪和罗盘）、扬声器1434、相机1436、用户输入设备1438（诸如键盘、鼠标、触笔和触摸板）和大容量存储设备1440（诸如硬盘驱动器、致密盘（cd）、数字通用盘（dvd）等等）。

通信芯片1408使得能够实现无线通信以用于数据去往和来自计算设备1400的传送。术语“无线”及其派生物可以用于描述电路、设备、系统、方法、技术、通信信道等，其可以通过经由非固态介质的经调制的电磁辐射的使用来传送数据。该术语不暗示相关联的设备不包含任何线路，尽管在一些实施例中它们可能不包含。通信芯片1408可以实现许多无线标准或协议中的任何一个，所述无线标准或协议包括但不限于wi-fi（ieee802.11族）、wimax（ieee802.16族）、ieee802.20、长期演进（lte）、ev-do、hspa 、hsdpa 、hsupa 、edge、gsm、gprs、cdma、tdma、dect、蓝牙、其派生物，以及指定为3g、4g、5g及以上的任何其他无线协议。计算设备1400可以包括多个通信芯片1408。例如，第一通信芯片1408可以专用于诸如wi-fi和蓝牙之类的较短程无线通信，并且第二通信芯片1408可以专用于诸如gps、edge、gprs、cdma、wimax、lte、ev-do和其他之类的较长程无线通信。

术语“处理器”可以是指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。一个或多个组件，例如集成电路管芯1302、通信芯片1308、gpu1314、密码处理器1342、dsp1316、芯片集1320和其他组件，可以包括依照本发明的实施例形成的一个或多个mems器件。在另外的实施例中，容纳在计算设备1400内的另一组件可以包含依照本发明的实施例形成的一个或多个mems器件。

在各种实施例中，计算设备1400可以是膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板电脑、个人数字助理（pda）、超移动pc、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频记录器。在另外的实现方式中，计算设备1400可以是处理数据的任何其他电子设备。

本发明的所说明的实现方式的以上描述，包括在摘要中描述的内容，不意图是详尽的或将本发明限制到所公开的确切形式。虽然出于说明的目的而在本文中描述了本发明的具体实现方式及其示例，但是各种等同修改在本发明的范围内是可能的，如相关领域中的技术人员将认识到的。

可以鉴于以上详细描述而对本发明做出这些修改。在随附权利要求中使用的术语不应当被解释成将本发明限制到说明书和权利要求中公开的具体实现方式。而是，本发明的范围要完全由随附权利要求确定，所述随附权利要求要依照权利要求解释的已建立原则来解释。

以下示例关于另外的实施例。

在一个实施例中，一种制造电子器件的方法包括：将第一导电层沉积到衬底上的后端工艺（beol）区域中的第一牺牲层中的沟槽中；在第一导电层之上沉积蚀刻停止层；以及移除第一牺牲层以形成由一个或多个过孔固定的梁。

在一个实施例中，一种制造电子器件的方法包括：将第一导电层沉积到衬底上的beol区域中的第一牺牲层中的沟槽中；移除第一导电层的部分以形成凹陷；将第二牺牲层沉积到凹陷中，在第二牺牲层上沉积蚀刻停止层；

移除第一牺牲层以形成间隙并且移除第二牺牲层以形成间隙。

在一个实施例中，一种制造电子器件的方法包括：

将第一导电层沉积到衬底上的beol区域中的第一牺牲层中的沟槽中；在第一导电层上沉积绝缘层，在第一导电层之上沉积蚀刻停止层；以及移除第一牺牲层以形成间隙。

在一个实施例中，一种制造电子器件的方法包括：

将第一导电层沉积到衬底上的beol区域中的第一牺牲层中的沟槽中；在第一导电层上沉积第二导电层，在第一导电层之上沉积蚀刻停止层；以及移除第一牺牲层以形成间隙，其中第一导电层包括铜层、钽层、钨层、钌层或其任何组合。

在一个实施例中，一种制造电子器件的方法包括：

将第一导电层沉积到衬底上的beol区域中的第一牺牲层中的沟槽中；

在第一导电层之上沉积蚀刻停止层；以及移除第一牺牲层以形成间隙，其中第一牺牲层是氮化钛层。

在一个实施例中，一种制造电子器件的方法包括：

将第一导电层沉积到衬底上的第一牺牲层中的沟槽中；

在第一导电层之上沉积蚀刻停止层；以及移除第一牺牲层以形成间隙，并且从第一牺牲层移除孔填塞物。

在一个实施例中，一种制造电子器件的方法包括：

将第一导电层沉积到衬底上的beol区域中的第一牺牲层中的沟槽中；

在第一导电层之上沉积蚀刻停止层；以及移除第一牺牲层以形成间隙，其中蚀刻停止层是多孔层。

在一个实施例中，一种制造mems结构的方法包括：

将第一导电层沉积到衬底上的beol区域中的第一牺牲层中的沟槽中；

在第一导电层上沉积第二牺牲层；在第二牺牲层上沉积蚀刻停止层；以及移除第一牺牲层和第二牺牲层中的至少一个。

在一个实施例中，一种制造mems结构的方法包括：

将第一导电层沉积到衬底上的beol区域中的第一牺牲层中的沟槽中；移除第一导电层的部分以形成凹陷，将第二牺牲层沉积到第一导电层上的凹陷中；在第二牺牲层上沉积蚀刻停止层；以及移除第一牺牲层和第二牺牲层中的至少一个。

在一个实施例中，一种制造mems结构的方法包括：

将第一导电层沉积到衬底上的beol区域中的第一牺牲层中的沟槽中；

在第一导电层上沉积第二牺牲层；在第二牺牲层上沉积蚀刻停止层；移除第一牺牲层和第二牺牲层中的至少一个；以及填塞蚀刻停止层。

在一个实施例中，一种制造mems结构的方法包括：

形成衬底上的beol区域中的第一牺牲层中的沟槽；形成沟槽下方的一个或多个过孔；将第一导电层沉积到沟槽和所述一个或多个过孔中；在第一导电层上沉积第二牺牲层；在第二牺牲层上沉积蚀刻停止层；以及移除第一牺牲层和第二牺牲层中的至少一个。

在一个实施例中，一种制造mems结构的方法包括：

将第一导电层沉积到衬底上的第一牺牲层中的沟槽中；

在第一导电层上沉积第二牺牲层；在第二牺牲层上沉积蚀刻停止层；从第一牺牲层和第二牺牲层中的至少一个的部分移除孔填塞物；以及移除第一牺牲层和第二牺牲层中的至少一个的部分。

在一个实施例中，一种制造mems结构的方法包括：

将第一导电层沉积到衬底上的beol区域中的第一牺牲层中的沟槽中；

在第一导电层上沉积第二牺牲层；在第二牺牲层上沉积蚀刻停止层；移除第一牺牲层和第二牺牲层中的至少一个；在蚀刻停止层上沉积绝缘层；以及

形成穿过绝缘层的一个或多个互连。

在一个实施例中，一种电子器件包括（beol）结构，所述结构包括衬底之上的梁，其中梁由一个或多个过孔固定。

在一个实施例中，一种电子器件包括beol结构，所述beol结构包括：衬底之上的梁，其中梁由一个或多个过孔固定；梁之上的蚀刻停止层，以及梁与蚀刻停止层之间的间隙。

在一个实施例中，一种电子器件包括（beol）结构，所述结构包括：衬底之上的梁，其中梁由一个或多个过孔固定；以及梁下方的间隙。

在一个实施例中，一种电子器件包括（beol）结构，所述结构包括衬底之上的梁，其中梁由梁下方的一个或多个过孔固定。

在一个实施例中，一种电子器件包括（beol）结构，所述结构包括：衬底之上的梁，其中梁由一个或多个过孔固定；以及梁上方的电极。

在一个实施例中，一种电子器件包括（beol）结构，所述结构包括：衬底之上的梁，其中梁由一个或多个过孔固定；以及梁上的至少一个互连。

在一个实施例中，一种电子器件包括（beol）结构，所述结构包括：衬底之上的梁，其中梁由一个或多个过孔固定；衬底上的第二过孔；

第二过孔上的导电沟槽；以及邻近于第二过孔的沟槽下方的绝缘柱，邻近于第二过孔的沟槽下方的绝缘柱。

在一个实施例中，一种电子器件包括：衬底之上的梁；梁上的第一互连；梁下方的第一过孔；梁之上的蚀刻停止层，梁与蚀刻停止层之间的第一间隙，其中第二间隙邻近于第一过孔。

在一个实施例中，一种电子器件包括：衬底之上的梁；梁上的第一互连；梁之上的蚀刻停止层、梁与蚀刻停止层之间的第一间隙，以及蚀刻停止层上的电极。

在一个实施例中，一种电子器件包括：衬底之上的梁；梁上的第一互连和第二互连；梁之上的蚀刻停止层，以及梁与蚀刻停止层之间的第一间隙。

在一个实施例中，一种电子器件包括；衬底之上的梁；梁上的第一互连；梁之上的蚀刻停止层，以及梁与蚀刻停止层之间的第一间隙；衬底上的过孔；过孔上的导电沟槽；以及邻近于第二过孔的沟槽下方的绝缘柱。

在前述说明书中，已经参考其具体示例性实施例描述了方法和装置。将明显的是，可以对其做出各种修改而不脱离于如在随附权利要求中阐述的实施例的更宽精神和范围。说明书和附图相应地要以说明性含义而非约束性含义来看待。