半导体结构及其制造方法与流程

本发明一般地涉及半导体技术领域，更具体地，涉及半导体结构器件及其制造方法。

背景技术：

包括半导体器件的电子设备对于许多现代化的应用来说是必不可少的。半导体器件经历了快速增长。材料和设计的技术进步产生了多代半导体器件，其中，每一代都具有比先前一代更小且更复杂的电路。在进步和创新的过程中，功能密度(即，每芯片面积的互连器件的数量)通常增大，而几何尺寸(即，可以使用制造工艺创建的最小组件)减小。这些进步增加了处理和制造半导体器件的复杂程度。

目前已经开发了微机电系统(MEMS)器件，并且在电子设备中通常也包括该器件。MEMS器件是尺寸通常在小于1微米至几毫米的范围内的微米级器件。MEMS器件包括使用半导体材料的结构，以形成机械和电部件。MEMS器件可以包括用于实现机电功能的若干元件(如，固定或可移动的元件)。MEMS器件广泛用于各种应用。MEMS应用包括运动传感器、压力传感器、打印机喷嘴等。其他的MEMS应用包括惯性传感器，诸如用于测量线性加速度的加速计和用于测量角速度的陀螺仪。此外，MEMS应用延伸至诸如可移动平面镜的光学应用和诸如射频(RF)开关的RF应用等。

随着技术演进，鉴于电路较小的整体尺寸以及功能和数量的增加，器件的设计变得更加复杂。器件涉及许多复杂的步骤并且增加了制造的复杂程度。制造的复杂程度的增加可以导致诸如较高的产量损失、翘曲、低信噪比(SNR)等的缺陷。因此，需要不断修改电子设备中的器件的结构和制造方法，以提高器件性能以及降低制造成本和处理时间。

技术实现要素：

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体结构，包括：第一器件，包括：板，包括多个孔；隔膜，设置为与所述板相对，并且包括面向所述多个孔的多个波形件；和导电塞，从所述板延伸穿过所述隔膜；以及第二器件，包括：衬底；和接合焊盘，设置在所述衬底上方，其中，所述导电塞与所述接合焊盘接合，以将所述第一器件与所述第二器件集成，并且所述板是外延(EPI)硅层或绝缘体上硅(SOI)衬底。

根据本发明的另一方面，提供了一种单片传感器，包括：微机电系统(MEMS)器件，包括：板，包括多个孔；隔膜，设置为与所述板相对，并且包括面向所述多个孔的多个波形件；导电塞，从所述板延伸穿过所述隔膜；和第一腔体，由所述板和所述导电塞限定；互补金属氧化物半导体(CMOS)器件，包括：衬底；钝化层，设置在所述衬底上方；接合焊盘，被所述钝化层围绕并且与所述导电塞接合；以及第二腔体，设置在所述第一腔体上方并且穿过所述衬底和所述钝化层，其中，通过所述CMOS器件由从所述第二腔体进入的声压和所述声压撞击到所述隔膜上而引起的所述隔膜的位移被转换为电信号，并且所述板是外延(EPI)硅层或绝缘体上硅(SOI)衬底。

根据本发明的又一方面，提供了一种制造半导体结构的方法，包括：提供第一衬底；在所述第一衬底上方设置板；在所述板上方设置第一牺牲氧化物层；在所述第一牺牲氧化物层的表面上方形成多个凹槽；在所述第一牺牲氧化物层上方设置并且图案化隔膜；围绕所述隔膜并且在所述第一牺牲氧化物层上方设置第二牺牲氧化物层；形成穿过所述第一牺牲氧化物层或所述第二牺牲氧化物层的多个导电塞；去除所述第一衬底；图案化所述板；以及去除所述第一牺牲氧化物层和所述第二牺牲氧化物层，以形成第一腔体。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明 的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1是根据本发明的一些实施例的半导体结构的示意图。

图2是根据本发明的一些实施例的半导体结构的分解图。

图3是根据本发明的一些实施例的半导体结构的截面图。

图4是根据本发明的一些实施例的单片传感器的截面图。

图5是根据本发明的一些实施例的制造半导体结构的方法的流程图。

图5A是根据本发明的一些实施例的第一衬底的截面图。

图5B是根据本发明的一些实施例的包括外延(EPI)硅层的板的截面图。

图5C是根据本发明的一些实施例的包括绝缘体上硅(SOI)衬底或多晶硅-氧化物-硅衬底的板的截面图。

图5D是根据本发明的一些实施例的设置在第一衬底上方的第一牺牲氧化物层的截面图。

图5E是根据本发明的一些实施例的设置在第一牺牲氧化物层上方的多个凹槽的截面图。

图5F是根据本发明的一些实施例的设置在第一牺牲氧化物层上方的隔膜的截面图。

图5G是根据本发明的一些实施例的设置在隔膜和第一牺牲氧化物层上方的第二牺牲氧化物层的截面图。

图5H是根据本发明的一些实施例的穿过第一牺牲氧化物层和第二牺牲氧化物层的多个通孔的截面图。

图5I是根据本发明的一些实施例的穿过第一牺牲氧化物层和第二牺牲氧化物层的多个导电塞的截面图。

图5J是根据本发明的一些实施例的不具有第一衬底的半导体结构的截面图。

图5K是根据本发明的一些实施例的设置另一衬底上方的半导体结构的截面图。

图5L是根据本发明的一些实施例的图案化的板的截面图。

图5M是根据本发明的一些实施例的具有相对于板可移动的隔膜的半导体结构的截面图。

图6是根据本发明的一些实施例的制造半导体结构的方法的流程图。

图6A是根据本发明的一些实施例的第一衬底的截面图。

图6B是根据本发明的一些实施例的包括外延(EPI)硅层的板的截面图。

图6C是根据本发明的一些实施例的包括绝缘体上硅(SOI)衬底或多晶硅-氧化物-硅衬底的板的截面图。

图6D是根据本发明的一些实施例的设置在第一衬底上方的第一牺牲氧化物层的截面图。

图6E是根据本发明的一些实施例的设置在第一牺牲氧化物层上方的多个凹槽的截面图。

图6F是根据本发明的一些实施例的设置在第一牺牲氧化物层上方的隔膜的截面图。

图6G是根据本发明的一些实施例的设置在隔膜和第一牺牲氧化物层上方的第二牺牲氧化物层的截面图。

图6H是根据本发明的一些实施例的穿过第一牺牲氧化物层和第二牺牲氧化物层的多个通孔的截面图。

图6I是根据本发明的一些实施例的穿过第一牺牲氧化物层和第二牺牲氧化物层的多个导电塞的截面图。

图6J是根据本发明的一些实施例的第二器件的截面图。

图6K是根据本发明的一些实施例的部分被去除的钝化层的截面图。

图6L是根据本发明的一些实施例的设置在第二器件上方的保护层的截面图。

图6M是根据本发明的一些实施例的设置在保护层上方的附加的氧化物层的截面图。

图6N是根据本发明的一些实施例的从保护层和附加的氧化物层暴露的多个接合焊盘的截面图。

图6O是根据本发明的一些实施例的与第二器件接合的第一器件的截面图。

图6P是根据本发明的一些实施例的不具有第一衬底的半导体结构的截面图。

图6Q是根据本发明的一些实施例的图案化的板的截面图。

图6R是根据本发明的一些实施例的具有相对于板可移动的隔膜的半导体结构的截面图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。

麦克风是一种电子设备。麦克风是一种将诸如声压或声波的空气压力的变化转换为电信号的声传感器。麦克风可以包括MEMS器件。MEMS器件包括允许声压穿过的固定板和设置在板上面并且响应于声压的可移动隔膜。隔膜的移动或振动引起隔膜与板之间的电容量的改变。然后将改变的量相应地转变为电信号。由于板和隔膜具有较小的厚度，所以板与隔膜之间具有表面张力或所谓的“静摩擦力”。所以隔膜通过静摩擦力易于与板粘 贴，这会导致噪声、降低隔膜的SNR或甚至导致隔膜故障，并且因此降低隔膜的灵敏度。麦克风的性能将受到影响。

此外，根据MEMS器件的制造，隔膜最初悬浮在牺牲氧化物层中，然后通过部分去除牺牲氧化物层来释放该隔膜，以变得相对于板可移动。在制造期间，通过牺牲氧化物层会引发隔膜上的张应力。这种残余张应力会导致隔膜的不期望的挠曲，因此降低了隔膜的灵敏度。

另外，麦克风还可以涉及有源器件，诸如互补金属氧化物半导体(CMOS)器件。可以通过诸如引线接合的合适的操作将有源器件与MEMS器件集成。然而，该集成会感应出寄生电容，并且导致麦克风的高噪声、低SNR和较差的性能。

在本发明中，公开了具有改进的半导体结构的麦克风。半导体结构包括MEMS器件。MEMS器件包括板和隔膜。板是固定的，而隔膜响应于诸如撞击隔膜的声波的声压而相对于板可移动。MEMS器件的板包括外延(EPI)硅层、多晶硅-氧化物-硅衬底或绝缘体上硅(SOI)衬底。包括EPI硅层、多晶硅-氧化物-硅衬底或SOI衬底的板非常薄，同时具有足够的硬度，以抵抗在制造和声压撞击板期间引发的残余应力。同样地，板没有不期望的弯曲，并且可以在制造期间或在使用期间保持板的平直度。因此，减少噪声，增大SNR。改进麦克风的性能。

此外，在形成板和隔膜期间，由处理衬底(诸如硅衬底)来支撑板和隔膜。处理衬底的厚度比板和隔膜的厚度大得多。在形成板和隔膜并且将板和隔膜与诸如CMOS衬底的另一衬底接合之后，去除处理衬底。结果，减小了器件的整体厚度。还减小了麦克风的形状因子(form factor)。

图1是根据本发明的一些实施例的半导体结构100的示意透视图。半导体结构100包括板101、隔膜102和导电塞103。图2是半导体结构100的分解图，从而示出了板101和隔膜102。图3是半导体结构100的示意性截面图。

在一些实施例中，将半导体结构100配置为感测诸如声波的声压。在一些实施例中，半导体结构100是麦克风的一部分。半导体结构100接收声压，然后将该声压转换为电信号。在一些实施例中，半导体结构100是 包括机电元件的MEMS器件。在一些实施例中，半导体结构100是小型化的并且具有小形状因子。在一些实施例中，半导体结构100的厚度在大约100μm以下。在一些实施例中，半导体结构100的厚度在大约20μm以下。在一些实施例中，半导体结构100设置在另一衬底上方并且与该另一衬底接合。

在一些实施例中，半导体结构100包括板101、隔膜102和导电塞103。在一些实施例中，板101是固定的元件并且用作半导体结构100的背板。板101不会由于被半导体结构100所接收的声压而移动。在一些实施例中，板101是允许声压穿过的坚硬的有孔元件。

在一些实施例中，板101具有较小的厚度同时具有足够的硬度，以抵抗在制造和声压撞击板时而引发的残余应力。在一些实施例中，板101具有硬度，使得在半导体结构100接收声压并且该声压穿过板101时，板101不会弯曲。在一些实施例中，板101不会由于通过设置为与板101相对的隔膜102所导致的静摩擦力而弯曲。保持板101的平直度。

在一些实施例中，板101掺杂有合适的掺杂剂，以包括多个掺杂区域。在一些实施例中，板101掺杂有诸如硼的p型掺杂剂或诸如磷的n型掺杂剂。在一些实施例中，板101使用同一类型的掺杂剂，以防止出现p-n结并且具有更好的导电性。

在一些实施例中，板101包括设置在板101上方的抗静摩擦力涂层。在一些实施例中，抗静摩擦力涂层是可以防止或减小板101与隔膜102之间的静摩擦力的自组装单层(SAM)涂层。在一些实施例中，板101是圆形、矩形、四边形、三角形、六边形或任何其他合适的形状。

在一些实施例中，板101包括外延(EPI)硅层。在一些实施例中，板101的厚度为大约1μm至大约20μm。板101是薄的同时具有硬度，以在制造和声压撞击板时抵抗残余应力。在使用和制造期间防止板101挠曲。在一些实施例中，板101具有硬度，使得当通过半导体结构100接收声压并且声压穿过板101时，板101不会弯曲。在一些实施例中，板101不会因为由设置为与板101相对的隔膜102导致的静摩擦力而弯曲。保持板101的平直度。

在一些实施例中，板101包括绝缘体上硅(SOI)衬底。在一些实施例中，SOI衬底包括绝缘体上硅层，诸如氧化硅、玻璃等。在一些实施例中，板101的厚度为大约0.3μm至大约20μm。板101很薄，同时具有硬度，以在制造和声压撞击板时抵抗残余应力。在使用和制造期间防止板101挠曲。在一些实施例中，板101具有硬度，使得当通过半导体结构100接收声压并且声压穿过板101时，板101不会弯曲。在一些实施例中，板101不会因为由设置为与板101相对的隔膜102导致的静摩擦力而弯曲。保持板101的平直度。

在一些实施例中，板101包括多个孔101a。每一个孔101a都穿过板101。在一些实施例中，孔101a被配置为使半导体结构100接收的声压的穿过。孔101a可以减轻由声压所产生的板101上的应力，使得板101不会由于声压而弯曲。此外，将孔101a配置为防止由于声压以及板101和隔膜102之间的静摩擦力而引起的隔膜102与板101粘贴。

在一些实施例中，将板101上的孔101a布置为规则或不规则的阵列。在一些实施例中，将孔101a布置为任何合适的图案。在一些实施例中，孔101a是圆形、四边形、椭圆形、三角形、六边形或任何其他合适的形状。在一些实施例中，孔101a的宽度为大约0.5μm至大约5μm。在一些实施例中，相邻的孔101a之间的间距为大约1μm至大约100μm。在一些实施例中，孔101a的总数、相邻的孔101a之间的间距或每一个孔101a宽度是预定的并且是设计好的，使得板101不会由于所接收的声压和板101与隔膜102之间的静摩擦力而弯曲，并且可以保持板101的平直度。

在一些实施例中，隔膜102被设置为与板101相对。在一些实施例中，隔膜102设置在板101下方。在一些实施例中，隔膜102被设置为以大约0.5μm至大约5μm或大约0.3μm至大约5μm的距离远离板101。在一些实施例中，隔膜102是圆形、矩形、四边形、三角形、六边形或任何其他合适的形状。在一些实施例中，隔膜102包括多晶硅。在一些实施例中，隔膜102是导电的并且是电容性的。在一些实施例中，隔膜102提供有预定的电荷。在一些实施例中，隔膜102包括设置在隔膜102上方的抗静摩擦力涂层，以防止或减小板101与隔膜102之间的静摩擦力。在一些实施例 中，抗静摩擦力涂层是SAM涂层。在一些实施例中，隔膜102的厚度为大约0.1μm至大约5μm或大约0.3μm至大约5μm。

在一些实施例中，隔膜102是可移动或可振动的元件。隔膜相对于板101是可移动的并且用作隔膜片。在一些实施例中，隔膜102在腔体104内是可移动的。在一些实施例中，将隔膜102配置为感测由半导体结构100所接收的声压。隔膜102对声压敏感。当声压撞击在隔膜102上时，隔膜102与撞击在隔膜102上的声压的相对应地进行移动或振动。在一些实施例中，隔膜102的位移的大小和/或频率对应于撞击到隔膜102上的声压的音量和/或间距。

在一些实施例中，隔膜102相对于板101的位移会导致隔膜102与板101之间的电容改变。然后通过与板101和隔膜102连接的电路将电容改变转变为电信号。在一些实施例中，将撞击在隔膜102上的声压转换为表示撞击在隔膜102上的声压的电信号。在一些实施例中，生成的电信号会传输至用于进一步处理的另一器件、另一衬底或另一电路。

在一些实施例中，隔膜102包括多个波形件(corrugation)102a。波形件102a布置在隔膜102上方。在一些实施例中，波形件102a面对板101的孔101a并且与该板的孔相对。在一些实施例中，波形件102a与板101的孔101a基本对准或不对准。在一些实施例中，波形件102a从隔膜102的表面凸出或凹进。在一些实施例中，波形件102a是在隔膜102的整个表面上延伸的凹槽。在一些实施例中，波形件102a是隔膜102的表面的凸出部分或凹进部分。在一些实施例中，波形件102a是隔膜102上的凸块。

在一些实施例中，将波形件102a配置为减轻隔膜102上方的不期望的应力。在一些实施例中，波形件102a防止由于板101与隔膜102之间的静摩擦力而导致的隔膜102与板101的粘贴。在一些实施例中，波形件102a防止隔膜102的不期望的挠曲。在接收声压并且由声压引起弯曲之后，波形件102a可以有助于使隔膜102返回至其最初的平直配置。当隔膜102由于声压而移动时，隔膜102会弯曲。在接收到声压之后，期望隔膜102会返回最初的平直配置。

在一些实施例中，波形件102a是闭环、四边形环、环形形状、椭圆形 形状或任何其他合适的配置。在一些实施例中，波形件102a的宽度为大约0.1μm至大约10μm。在一些实施例中，相邻的波形件102a之间的间距为大约1μm至大约200μm。在一些实施例中，在隔膜102上设置有许多波形件102a。例如，如图2所示，有两个环形波形件102a。

在一些实施例中，波形件102a的形状、宽度、间距或数量是预定的和设计好的，使得隔膜102不会具有不期望的弯曲。在一些实施例中，选择波形件102a的形状、宽度或数量，以优化隔膜102的平直度和灵敏度。隔膜102可以精确地并且迅速地感测声压，并且可以在感测声压之后返回最初的平直配置。

在一些实施例中，隔膜102包括隔膜102上的多个洞(hole)102b。在一些实施例中，将洞102b配置为减轻隔膜102上方的不期望的应力。在一些实施例中，洞102b可以防止或最小化由于板101与隔膜102之间的静摩擦力而引起的隔膜102与板101的粘贴。在一些实施例中，洞102b与孔101a基本对准或不对准。在一些实施例中，选择洞102b的总数，使得隔膜102不会具有不期望的弯曲。在一些实施例中，洞102b的总数小于板101上方的孔101a的总数。在一些实施例中，选择洞102b的总数，以优化隔膜102的平直度和灵敏度。隔膜102可以精确地并且迅速地感测声压，并且可以在感测声压之后返回最初的平直配置。而且，隔膜102可以防止通过静摩擦力与板101的粘贴。

在一些实施例中，导电塞103从板101延伸。在一些实施例中，导电塞103从板101延伸并且穿过隔膜102。在一些实施例中，导电塞103支撑板101和/或隔膜102。在一些实施例中，导电塞103将板101和/或隔膜102与电路电连接。在一些实施例中，导电塞103包括多晶硅。在一些实施例中，导电塞103距离板101的高度为大约5μm至大约20μm。在一些实施例中，导电塞103距离隔膜102的高度为大约2μm至大约20μm。在一些实施例中，导电塞103和板101限定腔体104，使得隔膜102可以在腔体104内移动或振动。

在一些实施例中，导电塞103包括设置在导电塞103上方的支持焊盘(standing off pad)103a。在一些实施例中，支持焊盘103a是导电塞103 的凸出部分并且被配置为有助于导电塞103与另一衬底或外部电路的接合，使得半导体结构100与另一衬底或外部电路接合并且电连接。在一些实施例中，支持焊盘103a包括多晶硅。在一些实施例中，支持焊盘103a的高度为大约1μm至大约10μm。

在一些实施例中，导电塞103包括设置在导电塞103上方的半导体材料103b。在一些实施例中，半导体材料103b包括锗、金、锡、硅或其他合适的材料。在一些实施例中，半导体材料103b设置在支持焊盘103a上方。将半导体材料103b配置为有助于导电塞103与另一衬底上的接合焊盘的接合。

在一些实施例中，半导体结构100包括设置在导电塞103的周围和隔膜102的外围部分的周围的氧化物105。在一些实施例中，氧化物105围绕隔膜102。在一些实施例中，导电塞103、支持焊盘103a和板101保护并且围绕氧化物105。在一些实施例中，氧化物105围绕隔膜102的外围。在一些实施例中，通过围绕隔膜102的外围的保护环来配置氧化物105。在一些实施例中，氧化物105将板101、隔膜102和导电塞103彼此隔离。在一些实施例中，氧化物105为板101和/或隔膜102提供支撑。

图4是根据本发明的一些实施例的单片传感器300的截面图。在一些实施例中，单片传感器300被配置为感测声压。在一些实施例中，单片传感器300包括与另一器件集成的器件。在一些实施例中，在麦克风中包括单片传感器300。

在一些实施例中，单片传感器300包括第一器件100和第二器件200。在一些实施例中，第一器件100是如上所述的半导体结构100。在一些实施例中，第一器件100是MEMS器件。在一些实施例中，第一器件100包括板101、隔膜102、导电塞103、第一腔体104和氧化物105，这具有与以上所述和/或图1至图3所示的类似配置。

在一些实施例中，第二器件200是有源器件。在一些实施例中，第二器件是CMOS器件。在一些实施例中，第二器件200包括衬底201和接合焊盘202。在一些实施例中，衬底201是CMOS衬底。在一些实施例中，衬底201包括CMOS组件和电路。在一些实施例中，接合焊盘202设置在 衬底201上方。在一些实施例中，将接合焊盘202配置为接收外部互连结构，使得衬底201的电路可以与另一衬底或另一器件电连接。在一些实施例中，接合焊盘202包括铝、铜、锡或金。

在一些实施例中，第二器件200包括设置在衬底201上方的钝化层203。在一些实施例中，钝化层203包括介电材料、氧化硅、氮化硅等。在一些实施例中，钝化层203围绕接合焊盘202。从钝化层203部分地暴露接合焊盘202。在一些实施例中，接合焊盘202从钝化层203的顶面凹进。在一些实施例中，钝化层203被设置为以大约1μm至大约10μm、大约0.3μm至大约10μm、或大约0.3μm至大约5μm的距离远离第一器件100的隔膜102。

在一些实施例中，第一器件100与第二器件200集成。在一些实施例中，第一器件100被翻转，并且设置在第二器件200上方。具有面朝上的板101和面朝下的导电塞103的第一器件100与第二器件200集成。在一些实施例中，第一器件的导电塞103与第二器件200的接合焊盘202接合，以将第一器件100与第二器件200集成。在一些实施例中，第一器件100的支持焊盘103a或支持焊盘103a上的半导体材料103b设置在第二器件200的接合焊盘202上方并且与该第二器件的接合焊盘接合。在一些实施例中，在将第一器件100与第二器件200接合并且集成之后，单片传感器300的高度为大约300μm至大约500μm。

在一些实施例中，第二器件200包括保护层205，该保护层被设置为与钝化层203的面向第一器件100的顶面共形。在一些实施例中，将保护层205配置为保护设置在第二衬底201上方的钝化层203或其他组件以免被蚀刻掉。在一些实施例中，将保护层205配置为防止设置在第二衬底201上方的钝化层203或其他组件以免被氢氟(HF)酸蒸汽侵蚀。在一些实施例中，保护层205包括氧化铝(Al₂O₃)。在一些实施例中，从保护层205中暴露接合焊盘202。

在一些实施例中，第二器件200包括设置在第一器件100的第一腔体104上方并且穿过衬底201和钝化层203的第二腔体204。在一些实施例中，第二腔体204与第一腔体104耦合。在一些实施例中，第二腔体204与隔 膜102的波形件102a和/或板101的孔101a对准。在一些实施例中，第二腔体204具有被保护层205覆盖的侧壁204a。在一些实施例中，侧壁204a是钝化层203的顶面的倾斜部分。

在一些实施例中，将第二腔体204配置为接收声压。声压可以经过并且穿过第二腔体204，以撞击到隔膜102上。当声压撞击到隔膜102上时，隔膜102会在腔体104内移动或振动。隔膜102的移动会改变板101与隔膜102之间的电容，从而生成电信号。在一些实施例中，通过导电塞103和接合焊盘202将电容改变传输至CMOS器件200，然后通过CMOS器件200生成电信号。将由从第二腔体204进入并且撞击到隔膜102上的声压引起的隔膜102的位移通过CMOS器件200转换为电信号。在一些实施例中，在感测声压之后，声压可以穿过孔101a和洞102b，以减轻声压。

在本发明中，还公开了制造半导体结构的方法。在一些实施例中，通过方法500形成半导体结构。方法500包括许多步骤，而描述和说明不应该被视为限制步骤的顺序。

图5是制造半导体结构的方法500的实施例。方法500包括许多操作(501、502、503、504、505、506、507、508、509和510)。

在操作501中，如图5A所示，接收或提供第一衬底106。在一些实施例中，第一衬底106是处理衬底或处理晶圆。在一些实施例中，第一衬底106包括硅。在一些实施例中，第一衬底106有助于在其上形成MEMS器件。在一些实施例中，第一衬底106是硅衬底。在一些实施例中，第一衬底的厚度为大约400μm至大约1000μm。

在操作502中，如图5B和图5C所示，板101设置在第一衬底106上方。在一些实施例中，板101的厚度为大约0.3μm至大约20μm。在一些实施例中，板101通过原位掺杂、注入或热扩散掺杂有合适的掺杂剂，诸如p型掺杂剂或n型掺杂剂。在一些实施例中，板101使用同一类型的掺杂剂，以防止出现p-n结并且具有更好的导电性。

在一些实施例中，如图5B所示，板101是EPI硅层。在一些实施例中，如图5C所示，板101包括掩埋氧化物层101-1和设置在掩埋氧化物层101-1上方的SOI衬底101-2。在一些实施例中，掩埋氧化物层101-1包括氧化硅。 在一些实施例中，掩埋氧化物层101-1的厚度为0.5大约μm至大约5μm。在一些实施例中，SOI衬底101-2的厚度为大约0.3μm至大约20μm。在一些实施例中，板101包括多晶硅-氧化物-硅衬底101-2并且厚度为大约0.3μm至大约20μm。在一些实施例中，板101沉积有多晶硅并且厚度为大约0.3μm至大约20μm。

在操作503中，如图5D所示，第一牺牲氧化物层105a设置在板101上方。在一些实施例中，通过诸如化学汽相沉积(CVD)等的任何合适的沉积技术来设置第一牺牲氧化物层。在一些实施例中，第一牺牲氧化物层105a包括诸如氧化硅的介电材料。在一些实施例中，第一牺牲氧化物层105a的厚度为大约0.3μm至大约5μm。

在操作504中，如图5E所示，若干凹槽105c形成在第一牺牲氧化物层105a的表面上方。在一些实施例中，凹槽105c从第一牺牲氧化物层105a的表面向内缩进。在一些实施例中，从凹槽105c的表面去除第一牺牲氧化物层105a的一些部分以形成凹槽105c。在一些实施例中，通过光刻和湿蚀刻或干蚀刻操作来形成凹槽105c。

在操作505中，如图5F所示，隔膜102设置在第一牺牲氧化物层105a上方，然后图案化该隔膜。在一些实施例中，通过任何合适的沉积操作将隔膜102设置在第一牺牲氧化物层105a上方。在一些实施例中，隔膜102包括多晶硅。在一些实施例中，隔膜102掺杂有任何合适的掺杂剂。在一些实施例中，隔膜102的厚度为大约0.3μm至大约5μm。

在一些实施例中，在沉积操作之后，通过光刻和蚀刻操作来图案化隔膜102，使得若干个波形件102a和若干个洞102b形成在隔膜102上。在一些实施例中，去除隔膜102的一些部分，以形成洞102b。洞102b暴露第一牺牲氧化物层105a的一部分。

在操作506中，如图5G所示，第二牺牲氧化物层105b设置在第一牺牲氧化物层105a的一部分(通过洞102b暴露的)上方并且围绕隔膜102。在一些实施例中，通过任何合适的沉积操作将第二牺牲氧化物层105b设置在隔膜102和第一牺牲氧化物层105a上方。在一些实施例中，第二牺牲氧化物层105b包括与第一牺牲氧化物层105a相同或不同的材料。在一些实 施例中，第二牺牲氧化物层105b包括诸如氧化硅的介电材料。在一些实施例中，第二牺牲氧化物层105b的厚度为大约0.3μm至大约5μm。在一些实施例中，将第二牺牲氧化物层105b平坦化为比所沉积的高度低的高度。在一些实施例中，通过化学机械抛光(CMP)操作来抛光第二牺牲氧化物层105b。

在操作507中，如图5H和图5I所示，形成若干导电塞103。在一些实施例中，如图5H所示，形成穿过第一牺牲氧化物层105a或第二牺牲氧化物层105b的若干通孔105d。在一些实施例中，通过诸如光刻和蚀刻的任何合适的操作来形成通孔105d。在一些实施例中，去除第一牺牲氧化物层105a或第二牺牲氧化物层105b中的一些，并且在板101处停止，以形成通孔105d。

在一些实施例中，如图5I所示，利用诸如多晶硅的半导体材料来沉积并且填充通孔105d，以形成若干导电塞103。在一些实施例中，导电塞103穿过第一牺牲氧化物层105a或第二牺牲氧化物层105b。在一些实施例中，导电塞103从板101延伸穿过隔膜102。在一些实施例中，导电塞103从隔膜102延伸或延伸穿过该隔膜。

在一些实施例中，通过去除第一牺牲氧化物层105a或第二牺牲氧化物层105b的一些部分，然后沉积多晶硅来形成导电塞103。在一些实施例中，通过光刻和蚀刻操作来去除第一牺牲氧化物层105a或第二牺牲氧化物层105b的一些部分。在一些实施例中，通过任何合适的沉积操作来设置多晶硅。导电塞103包括多晶硅。在一些实施例中，导电塞103的高度为大约1μm至大约5μm。在形成导电塞103之后，通过诸如CMP操作的任何合适的抛光操作来平坦化导电塞103。

在一些实施例中，若干支持焊盘103a分别形成在导电塞103上方。在一些实施例中，附加的多晶硅设置在第二牺牲氧化物层105b和导电塞103上方，然后通过光刻和蚀刻操作去除附加的多晶硅的一些部分，以形成支持焊盘103a。在一些实施例中，支持焊盘103a的高度为大约1μm至大约10μm。

在一些实施例中，若干半导体材料103b分别设置在支持焊盘103a上 方。在一些实施例中，诸如锗的半导体材料103b设置在支持焊盘103a上方。在一些实施例中，通过诸如溅射的任何合适的操作来设置半导体材料103b。

在操作508中，如图5J和图5K所示，去除第一衬底106。在一些实施例中，通过诸如研磨、蚀刻等的任何合适的操作来去除第一衬底106。在一些实施例中，通过湿蚀刻或干蚀刻来去除第一衬底106。在一些实施例中，对第一衬底106进行若干次研磨，以减薄其厚度。在一些实施例中，对第一衬底106进行若干次蚀刻。在一些实施例中，对第一衬底106进行研磨或蚀刻，直到到达板101。在一些实施例中，在研磨或蚀刻操作之前将第一衬底106翻转。在一些实施例中，如图5K所示，在将第一衬底106与另一衬底接合之后，执行操作508。在一些实施例中，在将导电塞103与另一衬底接合之后，执行操作508。通过另一衬底来支撑第一衬底106，然后实施操作508并且减薄或去除第一衬底106。

在步骤509中，如图5L所示，图案化板101。在一些实施例中，图案化板101，以在板101上形成若干个孔101a。在一些实施例中，孔101a穿过板101，以暴露第一牺牲氧化物层105a。在一些实施例中，通过光刻和蚀刻操作来去除板101的一些部分，以形成孔101a。在一些实施例中，将孔101a形成为与隔膜102的波形件102a相对。

在操作510中，如图5M所示，去除第一牺牲氧化物层105a和第二牺牲氧化物层105b。在一些实施例中，通过诸如湿蚀刻的蚀刻操作来去除第一牺牲氧化物层105a和第二牺牲氧化物层105b。在一些实施例中，还与第一牺牲氧化物层105a和第二牺牲氧化物层105b一起去除掩埋氧化物层101-1。在一些实施例中，在去除第一牺牲氧化物层105a和第二牺牲氧化物层105b之后，形成第一腔体104。在一些实施例中，第一腔体104与隔膜102的波形件102a对准。

在一些实施例中，保留第一牺牲氧化物层105a和第二牺牲氧化物层105b的一些部分。保留的第一牺牲氧化物层105a和第二牺牲氧化物层105b用作氧化物105，以围绕导电塞103。在一些实施例中，通过导电塞103和氧化物105来支撑板101和隔膜102。在一些实施例中，形成半导体结构 100。半导体衬底100具有与图1至图4中任一附图所示的配置类似的配置。在一些实施例中，板101、隔膜102、导电塞103和氧化物105具有与图1至图4中任一附图所示的配置类似的配置。

在去除第一牺牲氧化物层105a和第二牺牲氧化物层105b之后，隔膜102相对于板101移动。在一些实施例中，将隔膜102配置为感测声压。当隔膜102由于声压而移动时，将隔膜102的相对于板101的位移转换为与位移的大小和频率相对应的电信号。

图6是制造单片传感器的方法600的实施例。方法600包括许多操作(601、602、603、604、605、606、607、608、609、610、611、612、613和614)。

在操作601中，如图6A所示，接收或提供第一衬底106。器件601与图5A的操作501类似。在操作602中，如图6B和图6C所示，设置板101。操作602与图5B和图5C的操作502类似。在操作603中，如图6D所示，设置第一牺牲氧化物层105a。操作603与图5D的操作503类似。在步骤604中，如图6E所示，形成若干个凹槽105c。操作604与图5E的操作504类似。在操作605中，如图6F所示，设置并且图案化隔膜102。操作605与图5F的操作505类似。在操作606中，如图6G所示，设置第二牺牲氧化物层105b。操作606与图5G的操作506类似。在操作607中，如图6H和图6I所示，形成若干导电塞103。操作607与图5H和图5I的操作507类似。在一些实施例中，若干支持焊盘103a和半导体材料103b设置在导电塞103上方。

在操作608中，如图6J所示，提供或接收第二衬底201。在一些实施例中，第二衬底201包括诸如CMOS器件的若干有源器件。在一些实施例中，第二衬底201是CMOS衬底。在一些实施例中，第二衬底201包括设置在第二衬底201上方的钝化层203和设置在钝化层203上方的若干接合焊盘202。在一些实施例中，接合焊盘202被钝化层203围绕。在一些实施例中，从钝化层203中暴露接合焊盘202的顶面。在一些实施例中，将接合焊盘202配置为接收外部互连结构，以将第二衬底201中的电路与另一衬底电连接。

在操作609中，如图6K所示，去除钝化层203的一些部分。在一些实施例中，通过诸如光刻和蚀刻的任何合适的操作来去除钝化层203的一些部分。

在操作610中，如图6L所示，保护层205设置在钝化层203、接合焊盘202和第二衬底201上方。在一些实施例中，将保护层205配置为保护第二衬底201、设置在第二衬底201上方的钝化层203、接合焊盘202或其他组件以免被蚀刻或去除。在一些实施例中，保护层205是蚀刻停止层，以保护第二衬底201和设置在第二衬底201上方的组件以免被氢氟(HF)酸蒸汽侵蚀。在一些实施例中，如图6M所示，附加的氧化物层206设置在保护层205上方。在一些实施例中，如图6N所示，去除设置在接合焊盘202上的保护层205和附加的氧化物层206。从钝化层203、保护层205和附加的氧化物层206暴露接合焊盘202。

在操作611中，如图6O所示，将导电塞103与接合焊盘202接合。在一些实施例中，第一衬底106被翻转，然后将导电塞103与接合焊盘202接合。通过导电塞103和接合焊盘202将第一衬底106与第二衬底201接合，使得第一衬底106、板101、隔膜102与第二衬底201电连接。在一些实施例中，支持焊盘103a或半导体材料103b与接合焊盘202接合。

在操作612中，如图6P所示，去除第一衬底106并且减薄第二衬底201。在一些实施例中，减薄第一衬底106和第二衬底201的厚度，并且去除第一衬底106。在一些实施例中，通过研磨操作来减薄第一衬底106和第二衬底201。在一些实施例中，通过研磨或蚀刻操作来去除第一衬底106。在一些实施例中，通过干蚀刻或湿蚀刻来减薄或去除第一衬底106。在一些实施例中，第一衬底106的干蚀刻或湿蚀刻停止在掩埋氧化物层101-1处。在一些实施例中，将第二衬底201的厚度从大约800μm减薄至大约200μm。

在步骤613中，如图6Q所示，图案化板101。图案化板101，以形成若干个孔101a。操作613与图5L的操作509类似。

在操作614中，如图6R所示，去除第一牺牲氧化物层105a、第二牺牲氧化物层105b以及第二衬底201的一些部分。在一些实施例中，通过去 除第一牺牲氧化物层105a、第二牺牲氧化物层105b来形成第一腔体104。在一些实施例中，通过去除第二衬底201的一些部分、保护层205和附加的氧化物层206的一些部分来形成第二腔体204。在一些实施例中，第二腔体204穿过第二衬底201和钝化层203。在一些实施例中，第二腔体204与第一腔体104对准。

在一些实施例中，保留第一牺牲氧化物层105a和第二牺牲氧化物层105b的一些部分。保留的第一牺牲氧化物层105a和第二牺牲氧化物层105b作为氧化物105围绕导电塞103。在一些实施例中，通过导电塞103和氧化物105来支撑板101和隔膜102。

在一些实施例中，形成单片传感器300。单片传感器300包括半导体结构100和半导体结构200。半导体结构100和半导体结构200具有与图4类似的配置。在一些实施例中，板101、隔膜102、导电塞103、氧化物105、第二衬底201、接合焊盘202、钝化层203和保护层205具有与图4类似的配置。

在去除第一牺牲氧化物层105a和第二牺牲氧化物层105b之后，隔膜102相对于板101移动。在一些实施例中，将隔膜102配置为感测声压。当隔膜102由于声压而移动时，将隔膜102的相对于板101的位移转换为与位移的大小和频率相对应的电信号。通过第二衬底201上方的有源器件和电路生成电信号。

在本发明中，公开了一种改进的半导体结构。半导体结构包括为外延(EPI)硅层或绝缘体上硅(SOI)衬底的板。包括EPI硅层或SOI衬底的板非常薄，同时具有足够的硬度，以抵抗在制造和声压撞击板期间引发的残余应力。因此，减少噪声，增大SNR。此外，最终去除处理衬底(诸如硅衬底)。同样地，减小了半导体结构的整体厚度。

在一些实施例中，半导体结构包括第一器件和第二器件。第一器件包括：板，包括多个孔；隔膜，设置为与板相对并且包括面向多个孔的多个波形件；以及导电塞，从板延伸穿过隔膜。第二器件包括衬底和设置在衬底上方的接合焊盘，其中导电塞与接合焊盘接合，以将第一器件与第二器件集成，并且板是外延(EPI)硅层或绝缘体上硅(SOI)衬底。

优选地，所述板的厚度为大约0.3μm至大约20μm。

优选地，所述板被设置为以大约0.3μm至大约5μm的距离远离所述隔膜。

优选地，所述隔膜对声压敏感并且相对于所述板可移动以及位于由所述板和所述导电塞限定的腔体内。

优选地，所述隔膜或所述导电塞包括多晶硅。

优选地，该半导体结构还包括：氧化物，设置在所述导电塞的周围并设置在所述隔膜的外围部分的周围。

优选地，该半导体结构还包括：抗静摩擦力涂层，设置在所述板或所述隔膜上方，以防止或减小所述板与所述隔膜之间的静摩擦力。

优选地，该半导体结构还包括：半导体材料，设置在所述导电塞上方。

在一些实施例中，板的厚度为大约0.3μm至大约20μm。在一些实施例中，第一器件被翻转，并且设置在第二器件上方。在一些实施例中，板被设置为以大约0.3μm至大约5μm的距离远离隔膜。在一些实施例中，隔膜对声压敏感并且相对于板移动以及位于由板和导电塞限定的腔体内。在一些实施例中，隔膜或导电塞包括多晶硅。在一些实施例中，半导体结构还包括设置在导电塞和隔膜的外围部分的周围的氧化物。在一些实施例中，半导体结构还包括设置在板或隔膜上方的抗静摩擦力涂层，以防止或减小板与隔膜之间的静摩擦力。在一些实施例中，半导体结构还包括设置在导电塞上方的半导体材料。

在一些实施例中，单片传感器包括微机电系统(MEMS)器件和互补金属氧化物半导体(CMOS)器件。MEMS器件包括：板，包括多个孔；隔膜，设置为与板相对并且包括面向多个孔的多个波形件；导电塞，从板延伸穿过隔膜；以及第一腔体，由板和导电塞限定。CMOS器件包括：衬底；钝化层，设置在衬底上方；接合焊盘，被钝化层围绕并且与导电塞接合；以及第二腔体，设置在第一腔体上方并且穿过衬底和钝化层，其中通过CMOS器件将由从第二腔体进入的声压和声压撞击到隔膜上而引起的隔膜的位移转换为电信号，并且板是外延(EPI)硅层或绝缘体上硅(SOI)衬底。

优选地，所述隔膜被设置为以大约0.3μm至大约10μm的距离远离所述钝化层。

优选地，所述隔膜的位移改变了所述板与所述隔膜之间的电容，从而通过所述CMOS器件生成所述电信号。

优选地，所述板是固定的。

优选地，所述板包括多晶硅-氧化物-硅衬底。在一些实施例中，隔膜被设置为以大约1μm至大约5μm的距离远离钝化层。在一些实施例中，隔膜的位移改变了板与隔膜之间的电容，从而通过CMOS器件生成电信号。在一些实施例中，板是固定的。在一些实施例中，板包括多晶硅-氧化物-硅衬底。

在一些实施例中，制造半导体结构的方法包括：提供第一衬底；在第一衬底上方设置板；在板上方设置第一牺牲氧化物层；在第一牺牲氧化物层的表面上形成多个凹槽；在第一牺牲氧化物层上方设置并且图案化隔膜；围绕隔膜并且在第一牺牲氧化物层上方设置第二牺牲氧化物层；形成穿过第一牺牲氧化物层或第二牺牲氧化物层的多个导电塞；去除第一衬底；图案化板；以及去除第一牺牲氧化物层和第二牺牲氧化物层，以形成第一腔体。

优选地，图案化所述板包括形成多个孔，所述多个孔穿过所述板并且与所述第一腔体对准。

优选地，设置并且图案化所述隔膜包括：形成与所述第一腔体对准的多个波形件。

优选地，在去除所述第一牺牲氧化物层和所述第二牺牲氧化物层之后，保留所述第一牺牲氧化物层的被所述多个导电塞围绕的一些部分和所述第二牺牲氧化物层的被所述多个导电塞围绕的一些部分。

优选地，制造半导体结构的方法还包括：将所述隔膜相对于所述板的位移转换为与所述位移的大小和频率相对应的电信号。

优选地，制造半导体结构的方法，还包括：提供第二衬底，所述第二衬底包括设置在其上的钝化层；以及去除所述第二衬底的一些部分和所述钝化层的一些部分，以形成穿过所述钝化层和所述第二衬底的第二腔体， 其中，所述第二腔体与所述第一腔体对准。

优选地，制造半导体结构的方法还包括：提供第二衬底，所述第二衬底包括被钝化层围绕的多个接合焊盘；翻转所述第一衬底；通过所述多个接合焊盘和所述多个导电塞将所述第一衬底与所述第二衬底接合；以及减薄所述第一衬底和所述第二衬底。

在一些实施例中，图案化板包括形成穿过板并且与第一腔体对准的多个孔。在一些实施例中，设置并且图案化隔膜包括形成与第一腔体对准的多个波形件。在一些实施例中，在去除第一牺牲氧化物层和第二牺牲氧化物层之后，保留第一牺牲氧化物层的被多个导电塞围绕的一些部分和第二牺牲氧化物层的被多个导电塞围绕的一些部分。在一些实施例中，方法还包括：将隔膜相对于板的位移转换为与位移的大小和频率相对应的电信号。在一些实施例中，方法还包括：提供第二衬底，包括设置在其上的钝化层；以及去除第二衬底的一些部分和钝化层的一些部分，以形成穿过钝化层和衬底的第二腔体，其中第二腔体与第一腔体对准。在一些实施例中，方法还包括：提供第二衬底，包括被钝化层围绕的多个接合焊盘；第一衬底被翻转；通过多个接合焊盘和多个导电塞将第一衬底与第二衬底接合；以及减薄第一衬底和第二衬底。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。