转置头阵列与微元件的转移方法与流程

本发明是涉及一种转置头阵列与一种微元件的转移方法。

背景技术：

封装阶段所面临的问题往往是半导体感应装置、半导体雷射阵列、微机电系统(Microelectromechanical System，MEMS)、发光二极管显示系统等微元件在量产时所遭遇的瓶颈之一。

传统转移微元件的方法为通过基板接合(Wafer Bonding)的方式将微元件自承载基板转移至接收基板。基板接合的其中一种实施方法为直接接合(Direct Bonding)，也就是直接将微元件阵列自承载基板接合至接收基板，之后再将承载基板移除。基板接合的另一种实施方法为间接接合(Indirect Bonding)，此方法包含两次接合/剥离的步骤。于间接转移的过程中，首先，转置头自承载基板提取微元件阵列，接着转置头再将微元件阵列接合至接收基板，最后再把转置头移除。

技术实现要素：

本发明的目的在于提供一种转置头阵列与一种微元件的转移方法，以提高相关的工艺合格率。

根据本发明一实施方式，一种转置头阵列，包含本体以及多个转置头。本体具有基底部与设置于基底部上的至少一墙垣部。墙垣部定义本体上的多个凹槽，墙垣部且具有顶面，墙垣部的顶面具有多个提取区域，凹槽中的至少两者被墙垣部隔开。转置头分别设置于提取区域上。

根据本发明另一实施方式，所述墙垣部的所述顶面为平面。

根据本发明另一实施方式，所述提取区域凸出于所述墙垣部的所述顶面 的其他区域。

根据本发明另一实施方式，所述提取区域的宽度大于所述墙垣部的所述顶面的其他区域的宽度。

根据本发明另一实施方式，所述提取区域的宽度小于所述墙垣部的所述顶面的其他区域的宽度。

根据本发明另一实施方式，所述凹槽的深度相同。

根据本发明另一实施方式，所述凹槽的深度不同。

根据本发明另一实施方式，所述凹槽的尺寸相同。

根据本发明另一实施方式，所述凹槽的尺寸不同。

根据本发明另一实施方式，所述墙垣部的所述顶面为长条状、方格状、锯齿状或其组合。

根据本发明另一实施方式，所述提取区域为互相对齐。

根据本发明另一实施方式，所述提取区域为交错设置。

根据本发明另一实施方式，所述转置头包含：电极，设置于所述提取区域上；以及介电层，至少覆盖所述电极。

根据本发明另一实施方式，所述介电层的材质为介电材料或铁电材料的纳米粒子与至少一个高分子材料的混合物。

根据本发明另一实施方式，所述转置头阵列还包含：电极引线，设置于所述墙垣部的所述顶面上，且电性连接于所述电极。

根据本发明另一实施方式，所述转置头阵列还包含：隔离层，至少覆盖所述墙垣部，其中所述转置头至少部分设置于所述隔离层上；以及屏蔽层，设置于所述隔离层中，其中屏蔽层在墙垣部的顶面上的正投影与互补于所述提取区域的区域至少部分重叠。

根据本发明另一实施方式，所述转置头具有图案化的黏着层。

根据本发明另一实施方式，所述基底部与所述墙垣部的材质相同。

根据本发明另一实施方式，所述基底部与所述墙垣部的材质不同。

根据本发明另一实施方式，一种微元件的转移方法包含以下步骤。首先，通过转置头阵列提取至少一个第一微元件，其中转置头阵列中具有至少一个 凹槽。然后，通过转置头阵列，将第一微元件放置于接收基板上，其中位于接收基板上的至少一个对象容置于转置头阵列的凹槽中。

根据本发明另一实施方式，所述第一微元件通过静电力、黏着力或其组合提取。

根据本发明另一实施方式，所述第一微元件具有高度A，所述对象具有高度B，所述凹槽具有深度C，且A C>B。

当第一微元件通过转置头阵列自承载基板转移至接收基板时，可能会有些对象，例如第二微元件、凸出结构、凸起结构或粒子，位于接收基板上。为了避免这些对象可能会造成的干扰，转置头阵列具有凹槽以在转置头上的第一微元件接触接收基板时容置这些对象。

附图说明

图1绘示依照本发明一实施方式的转置头阵列的仰视示意图。

图2绘示依照本发明一实施方式中的转置头阵列的剖面示意图，其中转置头阵列提取的第一微元件被放置于接收基板上。

图3绘示依照依照本发明另一实施方式中的转置头阵列的局部放大仰视示意图，其中转置头阵列提取的第一微元件被放置于接收基板上。

图4绘示依照本发明另一实施方式中的转置头阵列的剖面示意图，其中转置头阵列提取的第一微元件被放置于接收基板上。

图5绘示依照本发明一实施方式中的转置头阵列的局部放大仰视示意图，其中转置头阵列提取的第一微元件被放置于接收基板上。

图6绘示图1的局部放大示意图。

图7绘示图6的7-7线段的剖面示意图。

图8绘示图1的另一局部放大示意图。

图9绘示依照本发明另一实施方式的转置头阵列的剖面示意图。

图10绘示依照本发明另一实施方式的转置头阵列的仰视示意图。

图11绘示依照本发明另一实施方式的转置头阵列的剖面示意图。

图12绘示依照本发明另一实施方式的转置头阵列的剖面示意图。

图13绘示依照本发明另一实施方式的转置头阵列的仰视示意图。

图14绘示图13的14-14线段的剖面示意图。

图15绘示依照本发明另一实施方式的转置头阵列的仰视示意图。

图16绘示图15的16-16线段的剖面示意图。

图17绘示图15的17-17线段的剖面示意图。

图18绘示图15的18-18线段的剖面示意图。

图19绘示依照本发明另一实施方式的转置头阵列的仰视示意图。

图20绘示依照本发明另一实施方式的转置头阵列的仰视示意图。

图21绘示图19的21-21线段的剖面示意图。

图22绘示依据本发明一实施方式的转移方法的流程图。

具体实施方式

以下将以图式说明本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与组件在图式中将以简单示意的方式绘示之。

图1绘示依照本发明实施方式的转置头阵列100的仰视示意图。如图1所绘示，转置头阵列100包含本体110以及多个转置头120。本体110具有至少一墙垣部112。墙垣部112定义本体110上的多个凹槽111。墙垣部112具有顶面113，墙垣部112的顶面113具有多个提取区域114。凹槽111中的至 少两者被墙垣部112隔开。转置头120分别设置于提取区域114上(在图1中，转置头120与提取区域114的设置位置重叠)。

图2绘示依照本发明实施方式的转置头阵列100的剖面示意图，其中转置头阵列100提取的第一微元件400被放置于接收基板500。如图2所绘示，转置头120为用以从承载基板(未绘示)提取至少一第一微元件400，而凹槽111为用以在当转置头120上的第一微元件400接触接收基板500时，容置位于接收基板500上的至少一对象。

在本实施方式中，此对象为设置于接收基板500上的第二微元件300，但并不以此为限。在其他实施方式中，对象可以为设置于接收基板500上的一些组件或者凸起结构，对象亦可以为一些位于接收基板500上的粒子，而这些粒子可能会影响第一微元件400的接合。

因为第一微元件400与第二微元件300可能为不同类型的微元件，它们可能具有不同的高度。因此，当第一微元件400通过转置头阵列100从承载基板转移至接收基板500时，第二微元件300可能已经位于接收基板500上，且第二微元件300的高度可能会大于第一微元件400的高度。为了避免第二微元件300可能会造成的干扰，转置头阵列100具有凹槽111，以在转置头120上的第一微元件400接触接收基板500时容置第二微元件300。

在其他实施方式中，凹槽111除了用以容置第二微元件300，更可用以容置位于接收基板500上的其他对象，以避免可能的干扰。

具体而言，第一微元件400具有高度A，第二微元件300具有高度B，凹槽111中的至少一个具有深度C，而A C>B(在此处未考虑转置头120的厚度，因为转置头120的厚度可能很小因而可以忽略，或者转置头120可能没有凸出于顶面113)。

具体而言，凹槽111亦可用以容置至少一个第三微元件200，且第三微元件200的高度大于第二微元件300的高度。第一微元件400可为相对较薄的微元件，第二微元件300与第三微元件200可为相对较厚的微元件。

在本实施方式中，至少两个凹槽111的深度大致相同，但并不以此为限。在其他实施方式中，至少两个凹槽111的深度不同。

另外，至少两个凹槽111的尺寸大致相同，但并不以此为限。在其他的实施方式中，至少两个凹槽111的尺寸不同。

具体而言，凹槽111的至少一个具有底面111b与至少一个侧面111s，侧面111s大致垂直于底面111b，但并不以此为限。在其他实施方式中，凹槽111的至少一个可以具有底面111b，与大致倾斜地设置于底面111b与提取区域114(或是顶面113)之间的侧面111s，此细节将在后续实施方式中进一步描述。

第一微元件400、第二微元件300与第三微元件200的高度可为约0.5微米至约1毫米。

本体110还具有基底部115，且墙垣部112为设置于基底部115上。进一步来说，凹槽111为通过蚀刻本体110形成，因此基底部115与墙垣部112的材质可为相同，但并不以此为限。在其他实施方式中，凹槽111可通过其他方法形成。

如图1所绘示，提取区域114的宽度小于墙垣部112的顶面113的其他区域的宽度，但并不以此为限。在其他实施方式中，提取区域114的宽度可以大于墙垣部112的顶面113的其他区域的宽度，此细节将在后续实施方式中进一步描述。

另外，提取区域114为互相对齐，但并不以此为限。在其他实施方式中，提取区域114可为交错设置，此细节将在后续实施方式中进一步描述。

图3绘示图1的转置头阵列100的局部放大仰视示意图，其中转置头阵列100提取的第一微元件400被放置于接收基板500上。如图3所绘示，转置头阵列100提取的第一微元件400在顶面113上的正投影为位于提取区域114中(提取区域114与第一微元件400的设置位置重叠)，且第二微元件300与第三微元件200容置于凹槽111。因此，第二微元件300与第三微元件200的正投影为位于凹槽111的底面111b中。

图4绘示依照本发明另一实施方式的转置头阵列100的剖面示意图，其中转置头阵列100提取的第一微元件400被放置于接收基板500上。图5绘示依照本发明另一实施方式的转置头阵列100的局部放大仰视示意图，其中转置头阵列100提取的第一微元件400被放置于接收基板500上。图4与图5所绘示的实施方式与图2与图3的实施方式类似，两者的差异在于，在本实施方式中，仅有第二微元件300’被容置于凹槽111中，且第二微元件300’的横截面面积大于图2与图3的第二微元件300的横截面面积。换句话说，凹槽111的形状可以依照第二微元件300’的形状设计，以使在转置头阵列100提取的第一微元件400被放置于接收基板500上时，第二微元件300’可以容置于凹槽111中。

另外，墙垣部112的顶面113大致为平面，但并不以此为限。在其他实施方式中，提取区域114凸出于墙垣部112的顶面113之其他区域。

本体110的材质可为石英、硅、玻璃、塑料、金属、陶瓷或其组合，但并不以此为限。在其他实施方式中，本体110的材质可为其他材料。

图6绘示图1的局部放大示意图。图7绘示图6的7-7线段的剖面示意图。如图6与图7所绘示，转置头120的至少一个包含有静电吸盘，且静电吸盘包含至少一电极121与介电层129。电极121设置于提取区域114上。介电层129至少覆盖电极121。换句话说，第一微元件400为通过静电力提取。

转置头阵列100还包含至少一个电极引线130，电极引线130电性连接于电极121。电极引线130可设置于顶面113上，或者更具体地说，设置于互补(Complementary)于顶面113的提取区域114的一个区域上。如此一来，电极引线130可以与电极121设置于同一高度上，进而使形成电极121与电极引线130的工艺变得较为容易，并使电极121与电极引线130之间的连接结构变得更坚固。此外，为了使电极121与电极引线130之间的连接结构变得更坚固，电极121与电极引线130可以在同一工艺中形成。

电极121的底面可为八角形，但并不以此为限。在其他实施方式，电极 121的底面可为其他形状。

介电层129的厚度可为约0.05微米至1毫米。应了解到，以上所举的介电层129的厚度仅为例示，并非用以限制本发明，本发明所属技术领域中普通技术人员，应视实际需要，弹性选择介电层129的厚度。

电极121的材质为导电材料，更具体地说，电极121的材质为金属，如铝、钛或银。应了解到，以上所举的电极121之材质仅为例示，并非用以限制本发明，本发明所属技术领域中的普通技术人员，应视实际需要，弹性选择电极121的材质。

电极引线130的材质为导电材料，更具体地说，电极引线130的材质为金属，如铝、钛或银。应了解到，以上所举的电极引线130的材质仅为例示，并非用以限制本发明，本发明所属技术领域中的普通技术人员，应视实际需要，弹性选择电极引线130的材质。

介电层129的材质为介电材料，更具体地说，例如二氧化铪(HfO₂)、二氧化硅(SiO₂)、五氧化二钽(Ta₂O₅)、二氧化钛(TiO₂)、二氧化锆(ZrO₂)或氧化铝(Al₂O₃)。或者，介电层129的材质可为介电材料或铁电材料的纳米粒子与至少一个高分子材料(例如聚甲基丙烯酸甲酯)的混合物，其中纳米粒子为散布在高分子材料中。换句话说，介电层129的材质为复合聚合物(Composite Polymer)。

转置头120通过静电力提取第一微元件400。具体而言，转置头120通过库伦力、约翰森-拉别克效应(Johnsen-Rahbek effect)或其组合提取第一微元件400。库伦力、约翰森-拉别克效应皆可以作为提取力的主要部分，端视介电层129的电阻和转置头120与第一微元件400之间的间隙的电阻而定。转置头120所产生之静电力满足下列关系式：

在上述关系式中，P代表每单位面积的静电力，ε₀代表真空的介电常数，V₀代表电极121与承载基板之间的电位差，K代表相对介电常数，t_D代表介电层129的厚度，δ代表介电层129与第一微元件400之间的间距，t_CL代表介电层129的接触部位的厚度，α代表转置头120的接口的非均匀电荷分布的经验系数，R_V代表介电层129的体电阻率，R_CL代表介电层129的接触部位的电阻。

当介电层129的材质为介电材料或铁电材料的纳米粒子与至少一高分子材料的混合物时，纳米粒子的崩溃电压将会增加。因此，若提取第一微元件400需要极大的吸引力，可以对于电极121施加大电压，同时不必担心会达到纳米粒子的崩溃电压。

两相邻的转置头120的介电层129为互相分离，但并不以此为限。在其他实施方式中，两相邻的转置头120的介电层129可为互相接触，此细节将在后续实施方式中进一步描述。

图8绘示图1的另一局部放大示意图。如图8所绘示，电极121的底面面积大于第一微元件400在电极121的底面上的正投影面积，于是在电极121的底面边缘与第一微元件400在电极121的底面上的正投影边缘之间将具有间隔。

图9绘示依照本发明另一实施方式的转置头阵列100的剖面示意图。如图9所绘示，本实施方式与前述的实施方式类似，而两者的差异在于，在本实施方式中，聚合物层，如光阻，形成于基底部115，并且聚合物层被图案化而形成墙垣部112。因此，基底部115与墙垣部112的材质不同。

具体而言，聚合物层与墙垣部112的材质为例如SU-8的光阻材质。应了解到，以上所举的聚合物层与墙垣部112的材质仅为例示，并非用以限制本发明，本发明所属技术领域中的普通技术人员，应视实际需要，弹性选择聚合物层与墙垣部112的材质。

图10绘示依照本发明另一实施方式的转置头阵列100的仰视示意图。如 图10所绘示，本实施方式与图1的实施方式类似，而两者的差异在于，在本实施方式中，提取区域114为交错设置。

图11绘示依照本发明另一实施方式的转置头阵列100的剖面示意图。如图11所绘示，本实施方式与图1的实施方式类似，而两者的差异在于，在本实施方式中，凹槽111的至少一个具有底面111b与大致倾斜设置于底面111b与提取区域114(或是顶面113)之间的侧面111s。

图12绘示依照本发明另一实施方式的转置头阵列100的剖面示意图。如图12所绘示，本实施方式与图7的实施方式类似，而两者的差异在于，在本实施方式中，两相邻的转置头120的介电层129为互相接触，且介电层129更覆盖凹槽111的侧面111s与底面111b。

图13绘示依照本发明另一实施方式的转置头阵列100的仰视示意图。图14绘示图13的14-14线段的剖面示意图。本实施方式的转置头阵列100类似于前述实施方式的转置头阵列100，而本实施方式与前述实施方式的差异在于，在本实施方式中，每一个凹槽111是在转置头120上的第一微元件400(见图2)接触接收基板500(见图2)时，用以容置位于接收基板500上的至少一个对象，且转置头120的至少一个具有图案化的黏着层123。换句话说，第一微元件400为通过黏着力提取。另外，在其他实施方式中，第一微元件400亦可通过静电力与黏着力的组合而被提取。

类似地，接收基板500(见图2)上的对象可为第二微元件300(见图2)或第三微元件200(见图2)，但并不以此为限。在其他实施方式中，对象可以为设置于接收基板500上的一些组件或者凸起结构，对象亦可以为一些位于接收基板500上的粒子，而这些粒子可能会影响第一微元件400的接合(见图2)。

图15绘示依照本发明另一实施方式的转置头阵列100的仰视示意图。如图15所绘示，本实施方式的转置头阵列100类似于前述实施方式的转置头阵列100，而本实施方式与前述实施方式的差异描述如下。

如图15所绘示，提取区域114的宽度大于墙垣部112的顶面113的其他 区域的宽度。电极引线130大致填满互补于墙垣部112的顶面113的提取区域114的区域。

墙垣部112的顶面113为长条状。应了解到，以上所举的墙垣部112的具体实施方式仅为例示，并非用以限制本发明，本发明所属技术领域中普通技术人员，应视实际需要，弹性选择墙垣部112的具体实施方式。

图16绘示图15的16-16线段的剖面示意图。如图16所绘示，提取区域114凸出于墙垣部112的顶面113的其他区域。换句话说，提取区域114具有高度h1，互补于墙垣部112的顶面113的提取区域114的区域具有高度h2，高度h1大于高度h2。

图17绘示图15的17-17线段的剖面示意图。图18绘示图15的18-18线段的剖面示意图。如图17与图18所绘示，凹槽111在互补于顶面113的提取区域114的区域之间的部分的宽度大于凹槽111在提取区域114之间的部分的宽度。

图19绘示依照本发明另一实施方式的转置头阵列100的仰视示意图。如图19所绘示，本实施方式的转置头阵列100类似于图15的转置头阵列100，而其差异在于，墙垣部112的顶面113为方格状，其他可能的差异将在后续实施方式中进一步描述。

图20绘示依照本发明另一实施方式的转置头阵列100的仰视示意图。如图20所绘示，本实施方式的转置头阵列100类似于图15的转置头阵列100，而其差异在于，墙垣部112的顶面113为锯齿状，但并不以此为限。在其他实施方式中，墙垣部112的顶面113可为其他形状，例如方格状与长条状的组合。

图21绘示图19的21-21线段的剖面示意图。如图21所绘示，转置头阵列100还包含隔离层180与屏蔽层190。隔离层180至少覆盖墙垣部112，其中转置头120至少部分设置于隔离层180上。屏蔽层190设置于隔离层180中，其中屏蔽层190在墙垣部112的顶面113上的正投影与互补于提取区域 114的一个区域至少部分重叠(转置头120在顶面113上的正投影为位于提取区域114中)。

通过前述配置，屏蔽层190将可提供电性屏蔽，因而避免在转置头120以外的区域产生不必要的吸引力。举例来说，在本实施方式中，屏蔽层190提供电性屏蔽，因而避免设置于屏蔽层190之后的电极引线130产生吸引力。

图22绘示依据本发明一实施方式的转移方法的流程图。在步骤700中，通过转置头阵列100，提取至少一个第一微元件400，其中转置头阵列100具有至少一个凹槽111于其中。在步骤800中，通过转置头阵列100，将第一微元件400放置于接收基板500上，其中位于接收基板500上的至少一个对象容置于转置头阵列100的凹槽111中。

由于当第一微元件400通过转置头阵列100自承载基板转移至接收基板500时，可能会有些对象，例如第二微元件300、凸出结构、凸起结构或粒子，位于接收基板500上。为了避免这些对象可能会造成的干扰，转置头阵列100具有凹槽111，以在转置头120上的第一微元件400接触接收基板500时容置这些对象。

虽然本发明已以实施方式说明如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与润色，因此本发明的保护范围当视权利要求所界定的为准。