纳米线阵列制备方法、纳米线阵列集成器件及其制备方法
【专利摘要】本发明公开了一种纳米线阵列制备方法、纳米线阵列集成器件及其制备方法，本发明的纳米线阵列的制备方法，包括：在衬底上刻蚀出呈矩阵排列的方形凸台；在刻蚀后的衬底上表面及方形凸台上表面蒸镀掩膜层；在方形凸台上刻蚀出等间距的梯形槽；在梯形槽侧壁上生长异质结纳米线；在相邻的异质结纳米线的间隙中填充绝缘介质。该制备方法制备的纳米线阵列和纳米线阵列集成器件可批量生长，且具有方向性，有序性；并且生长的微纳材料具有可控性。
【专利说明】
纳米线阵列制备方法、纳米线阵列集成器件及其制备方法
技术领域
[0001]本发明涉及半导体纳米器件技术领域，特别是涉及一种纳米线阵列制备方法、纳米线阵列集成器件及其制备方法。
【背景技术】
[0002]通常所说的纳米阵列是指纳米线、纳米棒及纳米管等一维纳米材料或纳米片、纳米带等二维纳米结构及纳米花、纳米树等三维纳米结构在一定的空间范围内有序排列形成的阵列。它们具有比无序的纳米材料更加突出的表面效应、量子效应等优异性能。通过控制阵列中的纳米结构单元的排列方式，可以组装成具有特定形貌和尺寸的纳米结构，从而实现对其光、电、磁等特性的改进。因此，制备高度有序的纳米阵列对于研究纳米超微型结构的性能和开发新型实用的光电器件具有重大意义。
[0003]基于半导体纳米线的阵列器件，因其构造基元、制备、结构、功能的独特性，吸引了广泛的关注。场效应晶体管、光电探测器、太阳能电池、发光二极管、激光器等原型器件被陆续研制。纳米线基元的生长结合器件的制备，突破传统工艺的限制，拓展微纳器件的实现途径;新颖的器件结构及其包含特征的物理尺寸，如亚波长尺寸的纳米线直径，展现许多新效应和新功能。纳米线和半导体器件学两个领域的前沿交叉，具有重要的研究价值。
[0004]氮化镓(GaN)基高电子迀移率晶体管(HEMT)具有大的禁带宽度、高电子饱和速度、异质结界面的高二维电子气浓度、高击穿电压以及高的热导率，这一系列特性使它在高频、高功率、高温等领域得到了广泛的认可。由于纳米线几乎不存在位错，大幅度减少了界面散射，有效提升了晶体表面平整度，提高了界面质量。因此纳米线阵列对于HEMT器件的性能研究及应用具有广泛前景。
[0005]但目前高质量的纳米线阵列有序生长还不成熟，且操作难度大，具有不可控性，成功率低的特点，严重限制了纳米线器件优异的性能。现有的纳米线器件通过剥离转移到新衬底上，排列具有分布不均性，无序性，随机性，大大降低了成品率，从而影响了纳米线器件的测试及性能研究。况且纳米线阵列器件的设计工艺复杂，步骤繁琐，给器件制备带来困难。
【发明内容】
[0006]本发明的目的是提供一种纳米线阵列制备方法、纳米线阵列集成器件及其制备方法，该制备方法制备的纳米线阵列和纳米线阵列集成器件可批量生长，且具有方向性，有序性;并且生长的微纳材料具有可控性。
[0007]为实现上述目的，本发明提供了一种纳米线阵列的制备方法，包括如下步骤:
[0008]在衬底上刻蚀出呈矩阵排列的方形凸台；
[0009]在刻蚀后的衬底上表面及所述方形凸台上表面蒸镀掩膜层；
[0010]在所述方形凸台上刻蚀出等间距的梯形槽；
[0011 ]在所述梯形槽侧壁上生长异质结纳米线；
[0012]在相邻的所述异质结纳米线的间隙中填充绝缘介质。
[0013]可选的，所述在衬底上刻蚀呈矩阵排列的若干方形凸台，具体包括如下步骤:
[0014]在所述衬底上旋涂光刻正胶；
[0015]利用曝光在所述衬底上表面形成呈矩阵排列的方形图形；
[0016]利用显影液显影所述方形图形；
[0017]采用电感耦合等离子体干法刻蚀未被光刻正胶掩盖部分，刻蚀深度4?Sum。
[0018]可选的，所述在所述方形凸台上刻蚀出等间距的梯形槽，具体包括如下步骤:
[0019]在所述方形凸台上旋涂光刻正胶；
[0020]利用等间距条纹光刻板曝光，在所述方形凸台上表面形成等间距条纹图形；
[0021]利用显影液显影所述等间距条纹图形；
[0022]采用刻蚀溶液刻蚀未被光刻正胶覆盖的所述方形凸台上的掩膜层，刻蚀深度等于所述掩膜层的厚度；
[0023]对刻蚀后的方形凸台去胶；
[0024]根据设定的梯形槽刻蚀深度，采用刻蚀液湿法刻蚀去胶后的方形凸台，形成等间距的梯形槽。
[0025]可选的，所述在所述梯形槽侧壁上生长异质结纳米线，具体包括如下步骤:
[0026]在所述梯形槽侧壁向槽内延伸方向依次生长缓冲层、核层、插入层和壳层，形成异质结纳米线。
[0027]本发明还提供了一种纳米线阵列集成器件的制备方法，包括如下步骤:
[0028]按照上述的纳米线阵列的制备方法制备纳米线阵列；
[0029]在所述方向凸台上的位于所述异质结纳米线的两端分别蒸镀垂直于所述异质结纳米线的源极和漏极；
[0030]在所述源极与所述漏极中间蒸镀平行于所述源极与所述漏极的栅极。
[0031]可选的，所述在所述方向凸台上的位于所述异质结纳米线的两端分别蒸镀垂直于所述异质结纳米线的源极和漏极，具体包括如下步骤:
[0032]在所述方向凸台上的位于所述异质结纳米线的两端分别光刻出源极图形和漏极图形；
[0033]采用电子束蒸镀方法在所述源极图形处蒸镀源极；
[0034]采用电子束蒸镀方法在所述漏极图形处蒸镀漏极；
[0035]剥离金属。
[0036]可选的，所述在所述源极与所述漏极中间蒸镀平行于所述源极与所述漏极的栅极，具体包括如下步骤:
[0037]在所述源极与所述漏极中间的所述方形凸台上光刻出栅极图形；
[0038]采用电子束蒸镀方法在所述栅极图形处蒸镀栅极；
[0039]剥离金属。
[0040]本发明根据上述制备方法制备的一种纳米线阵列集成器件，包括:
[0041]衬底，所述衬底为单晶娃；
[0042]方形凸台，所述方形凸台设于所述衬底上，且呈矩阵排列;所述方形凸台上表面设有等间距的梯形槽，所述梯形槽的侧壁设有异质结纳米线，相邻所述异质结纳米线之间填充有绝缘介质；
[0043]掩膜层，所述掩膜层为二氧化硅掩膜层，分别设于所述衬底上表面和所述方形凸台上表面；
[0044]漏极和源极，所述漏极和所述源极分别设于所述每一所述方形凸台上的所述异质结纳米线的两端;所述漏极与所述源极之间设有栅极。
[0045]可选的，所述异质结纳米线为三棱柱型，所述异质结纳米线包括缓冲层、核层、插入层和壳层，所述缓冲层与所述梯形槽侧壁贴合设置，所述缓冲层与所述壳层构成三棱柱空心壳体，所述核层为三棱柱并设于所述三棱柱空心壳体的空腔内且与所述缓冲层贴合，所述插入层设于所述核层与所述壳层之间。
[0046]可选的，所述缓冲层为AlN层，所述核层为GaN层，所述插入层为AlN层，所述壳层为未掺杂AlGaN层;或所述壳层由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层;或所述壳层由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层，所述壳层上表面还设有未掺杂GaN帽层。
[0047]根据本发明提供的具体实施例，本发明公开了以下技术效果:本发明提供的纳米线阵列的制备方法采用ICP(电感耦合等离子体刻蚀)技术预先在衬底上刻蚀出呈矩阵排列的方向凸台，该方形凸台作为纳米线阵列的生长凸台，使得纳米线阵列可批量生长，且具有方向性，有序性。本发明的制备方法中还在方形凸台上刻蚀等间距的梯形槽，本发明可通过梯形槽的深度、长度以及生长时间有效的控制纳米线阵列的宽度、长度、厚度，从而有效提高图形衬底上外延生长的微纳材料可控性。而且本发明利用绝缘介质材料隔离了纳米线与衬底，纳米线与纳米线，克服了短路，漏电难题，将纳米线的外延生长与器件制备有机结合在一起，大大简化制作工艺，提供成品率，更适用于实际应用及研究。
【附图说明】
[0048]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0049]图1为本发明提供的纳米线阵列的制备方法的总体流程图；
[0050]图2为本发明提供的纳米线阵列的制备方法中在衬底上刻蚀出呈矩阵排列的方形凸台的流程图；
[0051]图3为本发明提供的纳米线阵列的制备方法中在方形凸台上刻蚀出等间距的梯形槽的流程图；
[0052]图4为本发明提供的纳米线阵列集成器件的制备方法的总体流程图；
[0053]图5是本发明提供的纳米线阵列集成器件的结构示意图；
[0054]图6是本发明提供的纳米线阵列集成器件的方形凸台的示意图；
[0055]图7是本发明提供的纳米线阵列集成器件的梯形槽侧壁上异质结纳米线结构示意图；
[0056]图8是本发明提供的纳米线阵列集成器件的单个生长凸台上纳米线绝缘隔离处理结构示意图；
[0057]图9是本发明提供的纳米线阵列集成器件的单个生长凸台上蒸镀电极的结构示意图。
【具体实施方式】
[0058]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0059]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0060]本发明提供的一种纳米线阵列的制备方法的实施例如下:
[0061 ] 实施例1:
[0062]图1为本发明提供的一种纳米线阵列的制备方法的总体流程图；如图1所示，本发明提供的一种纳米线阵列的制备方法，包括:
[0063]步骤101:在衬底上刻蚀出呈矩阵排列的方形凸台；该衬底为单晶硅衬底；
[0064]步骤102:在刻蚀后的衬底上表面及所述方形凸台上表面蒸镀掩膜层;该掩膜层为100?200]11]1厚的二氧化娃层；
[0065]步骤103:在所述方形凸台上刻蚀出等间距的梯形槽；
[0066]步骤104:在所述梯形槽侧壁上生长异质结纳米线；
[0067]具体的，先将刻蚀好梯形槽的衬底放入金属有机化学气象沉积系统反映腔中，在梯形槽的侧壁上首先生长AlN缓冲层，以减少外延GaN核层的应力;再在AlN缓冲层上依次生长GaN核层、AlN插入层和AlGaN壳层，以形成由GaN核层、AlN插入层和AlGaN壳层构成的GaN/AlN/AlGaN异质结纳米线;可选的，在AlGaN壳层外生长GaN帽层，以形成由GaN核层、AlN插入层、AlGaN壳层和GaN帽层构成的GaN/AlN/AlGaN/GaN异质结纳米线；当然也可以是其他物质成构成的异质结纳米线。
[0068]由于外延异质结纳米线材料采用金属有机化学气相沉积技术，通过调节有机源、生长温度、反应腔体气压、生长时间等参数。可以制备出GaN、GaN/AlN/AlGaN、GaN/AlN/AlGaN/GaN等异质结微纳阵列结构。
[0069]步骤105:在相邻的所述异质结纳米线的间隙中填充绝缘介质；其中绝缘介质为SOG(硅-玻璃键合结构材料)，绝缘介质将衬底与纳米线、纳米线与纳米线隔离，克服了短路和漏电的难题;填充绝限介质的方法可以是旋涂、蒸镀或溅射等。
[0070]在上述实施例中，图2为在衬底上刻蚀出呈矩阵排列的方形凸台的流程图，如图2所示，步骤101具体可以包括:
[0071]步骤1011:在所述衬底上旋涂光刻正胶；该光刻正胶的型号为RFJ-220;旋涂之后热台上烘烤3?5分钟，使光刻正胶更牢固的粘合于衬底上；
[0072]步骤1012:利用曝光在所述衬底上表面形成呈矩阵排列的方形图形;本步骤中，先安装设置好的凸台光刻板，通过紫外线曝光；
[0073 ] 步骤1013:利用显影液显影所述方形图形;该显影液的型号为RZX-3038 ；
[0074]步骤1014:采用电感耦合等离子体干法刻蚀未被光刻正胶掩盖部分，刻蚀深度4?8um0
[0075]其中，刻蚀出方形凸台后还包括依次采用丙酮、异丙醇和去离子水清洗刻蚀后的衬底，以保证衬底和方形凸台的清洁，避免后续生长的纳米线存在杂质，提高了纳米线的质量;通过光刻技术，可以控制刻蚀方形凸台的大小、高度以及排列方式，实现了可批量生长纳米线阵列，使得纳米线阵列的生长具有方向性和有序性。
[0076]在本实施例中，图3为在方形凸台上刻蚀出等间距的梯形槽的流程图，如图3所示，步骤103具体可以包括:
[0077]步骤1031:在所述方形凸台上旋涂光刻正胶；该光刻正胶的型号为RFJ-220;旋涂之后热台上烘烤3?5分钟，使光刻正胶更牢固的粘合于衬底上；
[0078]步骤1032:利用等间距条纹光刻板曝光，在所述方形凸台上表面形成等间距条纹图形;在曝光前需要将等间距条纹光刻板与方形凸台对位，对位准确后在进行曝光，以保证曝光等间距条形图形的准确性；
[0079]步骤1033:利用显影液显影所述等间距条纹图形；
[0080]步骤1034:采用刻蚀溶液BOE(二氧化硅刻蚀液)刻蚀未被光刻正胶覆盖的所述方形凸台上的掩膜层，刻蚀深度等于所述掩膜层的厚度;其中，Β0Ε溶液中NH4F、H20和HF的体积比为I?3:1?5:1;掩膜层的厚度为100?200nm，因此，梯形槽的刻蚀深度为100?200nm;[0081 ]步骤1035:采用丙酮对刻蚀后的方形凸台去胶；
[0082]步骤1036:根据设定的梯形槽刻蚀深度，采用氢氧化钾(KOH)刻蚀液湿法刻蚀去胶后的方形凸台，形成等间距的梯形槽。
[0083]在步骤1031之前还包括依次采用丙酮和异丙醇对二氧化硅掩膜层表面进行超声波清洗并烘干，以保证旋涂的光刻正胶能够与二氧化硅掩膜层牢粘合。
[0084]由于刻蚀了梯形槽，那么通过方形凸台上梯形槽的长度和深度即可控制异质结纳米线的长度、宽度，实现了有效提高图形衬底上外延生长的微纳材料可控性。
[0085]本发明提供的一种纳米线阵列集成器件的制备方法的实施例如下:
[0086]实施例1:
[0087]本发明还提供了一种纳米线阵列集成器件的制备方法，如图4所示，图4为纳米线阵列集成器件的制备方法的流程图，包括:
[0088]步骤201:按照上述实施例中的纳米线阵列的制备方法制备纳米线阵列；
[0089]步骤202:在所述方向凸台上的位于所述异质结纳米线的两端分别蒸镀垂直于所述异质结纳米线的源极和漏极；
[0090]具体的，先在所述方向凸台上的位于所述异质结纳米线的两端分别光刻出源极图形和漏极图形;再采用电子束蒸镀方法在所述源极图形处蒸镀源极；以及采用电子束蒸镀方法在所述漏极图形处蒸镀漏极;最后剥离金属。
[0091]步骤203:在所述源极与所述漏极中间蒸镀平行于所述源极与所述漏极的栅极;具体的，先在所述源极与所述漏极中间的所述方形凸台上光刻出栅极图形;再采用电子束蒸镀方法在所述栅极图形处蒸镀栅极;最后剥离金属。
[0092]本制备方法充分利用图形衬底生长纳米线阵列，既发挥了外延生长的优势，又将器件制备紧密结合，解决了纳米线器件集成的无序性和不可控性，有效简化工艺步骤，降低阵列器件制备难度，提供成品率，本制备方法可广泛应用于半导体纳米器件领域中，更适用于实际应用及研究。
[0093]实施例2:结合参考图5-9，利用光刻胶做掩膜，结合光刻技术和ICP技术制备出方形凸台2，方形凸台2高度4?8um。
[0094]在衬底I表面蒸镀100?200nm厚的二氧化硅掩膜层3，采用丙酮和异丙醇对二氧化硅掩膜层3表面进行超声清洗并烘干，在掩膜层3上旋涂光刻正胶;然后采用设定间距的等间距条纹光刻板进行曝光，条纹间距3?6um;随后进行显影，去除被曝光的光刻正胶，剩下的光刻胶构成条纹图形；用BOE溶液刻蚀未被光刻胶覆盖的二氧化硅掩膜层3，刻蚀深度恰好是掩膜层3的厚度100?200nm;随后KOH溶液湿法刻蚀没有掩膜层3覆盖的部位，刻蚀深度为I?I.5um，使侧面露出Si面，最终形成梯形槽21，相邻梯形槽21的间距约3?6um。
[0095]将制备好的图形衬底I放置于金属有机化学气相沉积系统(MOCVD)反应腔中，首先在梯形槽21侧壁上生长20nm AlN缓冲层221;接着在缓冲层221上生长GaN/AlN/AlGaN异质结纳米线，其中包括1.5um厚的GaN核层222，1.8nm后的AlN插入层223，25nm厚的未掺杂AlGaN壳层224。异质结纳米线每一层的厚度可根据具体器件的工艺参数的要求进行设置，不局限于本实施例中所记载的厚度数值。
[0096]依次通过丙酮、异丙醇、去离子水清洗外延片，采用等离子体处理衬底I表面;采用匀胶机旋涂绝缘介质4于外延片上，匀胶机转速2000r/min;观察旋涂厚度，使用HF(氢氟酸)溶液刻蚀一定厚度，使刚露出纳米线顶层，而绝缘电介质4填充纳米线间隙，将Si衬底I隔离。
[0097]通过光刻做出电极图形，随后使用电子束蒸镀方法在异质结纳米线阵列上端蒸镀由Ti/Al/Ni/Au构成的条形电极，各成分的厚度分别为20?25nm、80?100nm、20?25nm和25?50nm，并且和纳米线阵列方向垂直，构成器件的漏极5和源极6。在漏极5和源极6之间蒸镀由Ni/Au构成的条形电极，各成分的厚度分别为80?10nm和25?50nm，作为栅极7 ο
[0098]实施例3，结合参考图5-9，利用光刻胶做掩膜，结合光刻技术和ICP技术制备出方形凸台2，方形凸台2高度4?8um。
[0099]在衬底I表面蒸镀100?200nm厚的二氧化硅掩膜层3，采用丙酮和异丙醇对二氧化硅掩膜层3表面进行超声清洗并烘干，在掩膜层3上旋涂光刻正胶;然后采用设定间距的等间距条纹光刻板进行曝光，条纹间距3?6um;随后进行显影，去除被曝光的光刻正胶，剩下的光刻胶构成条纹图形；用BOE溶液刻蚀未被光刻胶覆盖的二氧化硅掩膜层3，刻蚀深度恰好是掩膜层3的厚度100?200nm;随后KOH溶液湿法刻蚀没有掩膜层3覆盖的部位，刻蚀深度为I?I.5um，使侧面露出Si面，最终形成梯形槽21，相邻梯形槽21的间距约5?6um。
[0100]将制备好的图形衬底I放置于金属有机化学气相沉积系统(MOCVD)反应腔中，首先在梯形槽21侧壁上生长20nm AlN缓冲层221;接着在缓冲层221上生长GaN/AlN/AlGaN异质结纳米线，其中包括1.5um厚的GaN核层222，1.8nm后的AlN插入层223，25nm厚的AlGaN壳层224其中包括8nm厚的未掺杂AlGaN和17nm厚的掺Si的n-AlGaN，掺杂AlGaN—方面提供二维电子气浓度，另一方面有利于接触，而未掺杂的AlGaN隔离掺杂的Si，减少其散射影响迀移率。
[0101]依次通过丙酮、异丙醇、去离子水清洗外延片，采用等离子体处理衬底I表面;采用匀胶机旋涂绝缘介质4于外延片上，匀胶机转速2000r/min;观察旋涂厚度，使用HF(氢氟酸)溶液刻蚀一定厚度，使刚露出纳米线顶层，而绝缘电介质4填充纳米线间隙，将Si衬底I隔离。
[0102]通过光刻做出电极图形，随后使用电子束蒸镀方法在异质结纳米线阵列上端蒸镀由Ti/Al/Ni/Au构成的条形电极，各成分的厚度分别为20?25nm、80?100nm、20?25nm和25?50nm，并且和纳米线阵列方向垂直，构成器件的漏极5和源极6。在漏极5和源极6之间蒸镀由Ni/Au构成的条形电极，各成分的厚度分别为80?10nm和25?50nm，作为栅极7 ο
[0103]实施例4，结合参考图5-9，利用光刻胶做掩膜，结合光刻技术和ICP技术制备出方形凸台2，方形凸台2高度4?8um。
[0104]在衬底I表面蒸镀150nm厚的二氧化硅掩膜层3，采用丙酮和异丙醇对二氧化硅掩膜层3表面进行超声清洗并烘干，在掩膜层3上旋涂光刻正胶;然后采用设定间距的等间距条纹光刻板进行曝光，条纹间距3?6um;随后进行显影，去除被曝光的光刻正胶，剩下的光刻胶构成条纹图形；用BOE溶液刻蚀未被光刻胶覆盖的二氧化硅掩膜层3，刻蚀深度恰好是掩膜层3的厚度100?200nm;随后KOH溶液湿法刻蚀没有掩膜层3覆盖的部位，刻蚀深度为I?1.5um，使侧面露出Si面，最终形成梯形槽21，相邻梯形槽21的间距约3?6um。
[0105]将制备好的图形衬底I放置于金属有机化学气相沉积系统(MOCVD)反应腔中，首先在梯形槽21侧壁上生长20nm AlN缓冲层221;接着在缓冲层221上生长GaN/AlN/AlGaN异质结纳米线，其中包括1.5um厚的GaN核层222，1.8nm后的AlN插入层223，25nm厚的AlGaN壳层224其中包括8nm厚的未掺杂AlGaN和17nm厚的掺Si的n-AlGaN，掺杂AlGaN—方面提供二维电子气浓度，另一方面有利于接触，而未掺杂的AlGaN隔离掺杂的Si，减少其散射影响迀移率。帽层为未掺杂的GaN(5nm)，用来减少漏电流，抑制电流崩塌。
[0106]依次通过丙酮、异丙醇、去离子水清洗外延片，采用等离子体处理衬底I表面;采用匀胶机旋涂绝缘介质4于外延片上，匀胶机转速2000r/min;观察旋涂厚度，使用HF(氢氟酸)溶液刻蚀一定厚度，使刚露出纳米线顶层，而绝缘电介质4填充纳米线间隙，将Si衬底I隔离。
[0107]通过光刻做出电极图形，随后使用电子束蒸镀方法在异质结纳米线阵列上端蒸镀由Ti/Al/Ni/Au构成的条形电极，各成分的厚度分别为20?25nm、80?100nm、20?25nm和25?50nm，并且和纳米线阵列方向垂直，构成器件的漏极5和源极6。在漏极5和源极6之间蒸镀由Ni/Au构成的条形电极，各成分的厚度分别为80?10nm和25?50nm，作为栅极7 ο
[0108]本发明提供的纳米线阵列集成器件的实施例如下:
[0109]实施例1:
[0110]如图5-9所示，本发明还提供了一种根据上述制备方法制备的纳米线阵列集成器件，包括:
[0111]衬底I，所述衬底I为单晶娃；
[0112]方形凸台2，所述方形凸台2设于所述衬底I上，且呈矩阵排列;所述方形凸台2上表面设有等间距的梯形槽21，所述梯形槽21的侧壁设有异质结纳米线22，相邻所述异质结纳米线22之间填充有绝缘介质4;
[0113]掩膜层3，所述掩膜层3为二氧化硅掩膜层，分别设于所述衬底I上表面和所述方形凸台2上表面；
[0114]漏极5和源极6，所述漏极5和所述源极6分别设于所述每一所述方形凸台2上的所述异质结纳米线22的两端;所述漏极5与所述源极6之间设有栅极7。
[0115]其中，所述异质结纳米线22为三棱柱型，所述异质结纳米线22包括缓冲层221、核层222、插入层223和壳层224，所述缓冲层221与所述梯形槽21侧壁贴合设置，所述缓冲层221与所述壳层224构成三棱柱空心壳体，所述核层222为三棱柱并设于所述三棱柱空心壳体的空腔内且与所述缓冲层221贴合，所述插入层223设于所述核层222与所述壳层224之间。
[0116]其中，所述缓冲层221为AlN层，所述核层222为GaN层，所述插入层223为AlN层，所述壳层224为未掺杂AlGaN层;构成GaN/AlN/AlGaN异质结纳米线。
[0117]可选的，所述缓冲层221为AlN层，所述核层222为GaN层，所述插入层223为AlN层，所述壳层224由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层;构成GaN/AlN/AlGaN异质结纳米线。掺杂AlGaN—方面提供二维电子气浓度，另一方面有利于接触，而未掺杂的AlGaN隔离掺杂的Si，减少其散射影响迀移率。
[0118]可选的，所述缓冲层221为AlN层，所述核层222为GaN层，所述插入层223为AlN层，所述壳层224由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层，所述壳层224上表面还设有未掺杂GaN帽层(图中未示出)；构成GaN/AlN/AlGaN/GaN异质结纳米线。掺杂AlGaN—方面提供二维电子气浓度，另一方面有利于接触，而未掺杂的AlGaN隔离掺杂的Si，减少其散射影响迀移率;帽层为未掺杂的5nm厚的GaN，用来减少漏电流，抑制电流崩塌。
[0119]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0120]本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
【主权项】
1.一种纳米线阵列的制备方法，其特征在于，包括如下步骤: 在衬底上刻蚀出呈矩阵排列的方形凸台； 在刻蚀后的衬底上表面及所述方形凸台上表面蒸镀掩膜层； 在所述方形凸台上刻蚀出等间距的梯形槽； 在所述梯形槽侧壁上生长异质结纳米线； 在相邻的所述异质结纳米线的间隙中填充绝缘介质。2.根据权利要求1所述的纳米线阵列的制备方法，其特征在于，所述在衬底上刻蚀呈矩阵排列的若干方形凸台，具体包括如下步骤: 在所述衬底上旋涂光刻正胶； 利用曝光在所述衬底上表面形成呈矩阵排列的方形图形； 利用显影液显影所述方形图形； 采用电感耦合等离子体干法刻蚀未被光刻正胶掩盖部分，刻蚀深度4?Sum。3.根据权利要求1所述的纳米线阵列的制备方法，其特征在于，所述在所述方形凸台上刻蚀出等间距的梯形槽，具体包括如下步骤: 在所述方形凸台上旋涂光刻正胶； 利用等间距条纹光刻板曝光，在所述方形凸台上表面形成等间距条纹图形； 利用显影液显影所述等间距条纹图形； 采用刻蚀溶液刻蚀未被光刻正胶覆盖的所述方形凸台上的掩膜层，刻蚀深度等于所述掩膜层的厚度； 对刻蚀后的方形凸台去胶； 根据设定的梯形槽刻蚀深度，采用刻蚀液湿法刻蚀去胶后的方形凸台，形成等间距的梯形槽。4.根据权利要求1所述的纳米线阵列的制备方法，其特征在于，所述在所述梯形槽侧壁上生长异质结纳米线，具体包括如下步骤: 在所述梯形槽侧壁向槽内延伸方向依次生长缓冲层、核层、插入层和壳层，形成异质结纳米线。5.—种纳米线阵列集成器件的制备方法，其特征在于，包括如下步骤: 按照如权利要求1所述的纳米线阵列的制备方法制备纳米线阵列； 在所述方向凸台上的位于所述异质结纳米线的两端分别蒸镀垂直于所述异质结纳米线的源极和漏极； 在所述源极与所述漏极中间蒸镀平行于所述源极与所述漏极的栅极。6.根据权利要求5所述的纳米线阵列集成器件的制备方法，其特征在于，所述在所述方向凸台上的位于所述异质结纳米线的两端分别蒸镀垂直于所述异质结纳米线的源极和漏极，具体包括如下步骤: 在所述方向凸台上的位于所述异质结纳米线的两端分别光刻出源极图形和漏极图形； 采用电子束蒸镀方法在所述源极图形处蒸镀源极； 采用电子束蒸镀方法在所述漏极图形处蒸镀漏极； 剥离金属。7.根据权利要求5所述的纳米线阵列集成器件的制备方法，其特征在于，所述在所述源极与所述漏极中间蒸镀平行于所述源极与所述漏极的栅极，具体包括如下步骤: 在所述源极与所述漏极中间的所述方形凸台上光刻出栅极图形； 采用电子束蒸镀方法在所述栅极图形处蒸镀栅极； 剥离金属。8.—种纳米线阵列集成器件，其特征在于，采用如权利要求5所述的纳米线阵列集成器件的制备方法制备，所述纳米线阵列集成器件包括: 衬底，所述衬底为单晶娃； 方形凸台，所述方形凸台设于所述衬底上，且呈矩阵排列;所述方形凸台上表面设有等间距的梯形槽，所述梯形槽的侧壁设有异质结纳米线，相邻所述异质结纳米线之间填充有绝缘介质； 掩膜层，所述掩膜层为二氧化硅掩膜层，分别设于所述衬底上表面和所述方形凸台上表面； 漏极和源极，所述漏极和所述源极分别设于所述每一所述方形凸台上的所述异质结纳米线的两端;所述漏极与所述源极之间设有栅极。9.根据权利要求8所述的纳米线阵列集成器件，其特征在于，所述异质结纳米线为三棱柱型，所述异质结纳米线包括缓冲层、核层、插入层和壳层，所述缓冲层与所述梯形槽侧壁贴合设置，所述缓冲层与所述壳层构成三棱柱空心壳体，所述核层为三棱柱并设于所述三棱柱空心壳体的空腔内且与所述缓冲层贴合，所述插入层设于所述核层与所述壳层之间。10.根据权利要求8所述的纳米线阵列集成器件，其特征在于，所述缓冲层为AlN层，所述核层为GaN层，所述插入层为AlN层，所述壳层为未掺杂AlGaN层；或所述壳层由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层;或所述壳层由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层，所述壳层上表面还设有未掺杂GaN帽层。
【文档编号】H01L21/77GK106082121SQ201610438607
【公开日】2016年11月9日
【申请日】2016年6月16日
【发明人】李述体, 王汝鹏, 宋伟东, 郭德霄, 陈航, 李凯
【申请人】华南师范大学
【专利摘要】本发明公开了一种纳米线阵列制备方法、纳米线阵列集成器件及其制备方法，本发明的纳米线阵列的制备方法，包括：在衬底上刻蚀出呈矩阵排列的方形凸台；在刻蚀后的衬底上表面及方形凸台上表面蒸镀掩膜层；在方形凸台上刻蚀出等间距的梯形槽；在梯形槽侧壁上生长异质结纳米线；在相邻的异质结纳米线的间隙中填充绝缘介质。该制备方法制备的纳米线阵列和纳米线阵列集成器件可批量生长，且具有方向性，有序性；并且生长的微纳材料具有可控性。
【专利说明】
纳米线阵列制备方法、纳米线阵列集成器件及其制备方法
技术领域
[0001]本发明涉及半导体纳米器件技术领域，特别是涉及一种纳米线阵列制备方法、纳米线阵列集成器件及其制备方法。
【背景技术】
[0002]通常所说的纳米阵列是指纳米线、纳米棒及纳米管等一维纳米材料或纳米片、纳米带等二维纳米结构及纳米花、纳米树等三维纳米结构在一定的空间范围内有序排列形成的阵列。它们具有比无序的纳米材料更加突出的表面效应、量子效应等优异性能。通过控制阵列中的纳米结构单元的排列方式，可以组装成具有特定形貌和尺寸的纳米结构，从而实现对其光、电、磁等特性的改进。因此，制备高度有序的纳米阵列对于研究纳米超微型结构的性能和开发新型实用的光电器件具有重大意义。
[0003]基于半导体纳米线的阵列器件，因其构造基元、制备、结构、功能的独特性，吸引了广泛的关注。场效应晶体管、光电探测器、太阳能电池、发光二极管、激光器等原型器件被陆续研制。纳米线基元的生长结合器件的制备，突破传统工艺的限制，拓展微纳器件的实现途径;新颖的器件结构及其包含特征的物理尺寸，如亚波长尺寸的纳米线直径，展现许多新效应和新功能。纳米线和半导体器件学两个领域的前沿交叉，具有重要的研究价值。
[0004]氮化镓(GaN)基高电子迀移率晶体管(HEMT)具有大的禁带宽度、高电子饱和速度、异质结界面的高二维电子气浓度、高击穿电压以及高的热导率，这一系列特性使它在高频、高功率、高温等领域得到了广泛的认可。由于纳米线几乎不存在位错，大幅度减少了界面散射，有效提升了晶体表面平整度，提高了界面质量。因此纳米线阵列对于HEMT器件的性能研究及应用具有广泛前景。
[0005]但目前高质量的纳米线阵列有序生长还不成熟，且操作难度大，具有不可控性，成功率低的特点，严重限制了纳米线器件优异的性能。现有的纳米线器件通过剥离转移到新衬底上，排列具有分布不均性，无序性，随机性，大大降低了成品率，从而影响了纳米线器件的测试及性能研究。况且纳米线阵列器件的设计工艺复杂，步骤繁琐，给器件制备带来困难。
【发明内容】
[0006]本发明的目的是提供一种纳米线阵列制备方法、纳米线阵列集成器件及其制备方法，该制备方法制备的纳米线阵列和纳米线阵列集成器件可批量生长，且具有方向性，有序性;并且生长的微纳材料具有可控性。
[0007]为实现上述目的，本发明提供了一种纳米线阵列的制备方法，包括如下步骤:
[0008]在衬底上刻蚀出呈矩阵排列的方形凸台；
[0009]在刻蚀后的衬底上表面及所述方形凸台上表面蒸镀掩膜层；
[0010]在所述方形凸台上刻蚀出等间距的梯形槽；
[0011 ]在所述梯形槽侧壁上生长异质结纳米线；
[0012]在相邻的所述异质结纳米线的间隙中填充绝缘介质。
[0013]可选的，所述在衬底上刻蚀呈矩阵排列的若干方形凸台，具体包括如下步骤:
[0014]在所述衬底上旋涂光刻正胶；
[0015]利用曝光在所述衬底上表面形成呈矩阵排列的方形图形；
[0016]利用显影液显影所述方形图形；
[0017]采用电感耦合等离子体干法刻蚀未被光刻正胶掩盖部分，刻蚀深度4?Sum。
[0018]可选的，所述在所述方形凸台上刻蚀出等间距的梯形槽，具体包括如下步骤:
[0019]在所述方形凸台上旋涂光刻正胶；
[0020]利用等间距条纹光刻板曝光，在所述方形凸台上表面形成等间距条纹图形；
[0021]利用显影液显影所述等间距条纹图形；
[0022]采用刻蚀溶液刻蚀未被光刻正胶覆盖的所述方形凸台上的掩膜层，刻蚀深度等于所述掩膜层的厚度；
[0023]对刻蚀后的方形凸台去胶；
[0024]根据设定的梯形槽刻蚀深度，采用刻蚀液湿法刻蚀去胶后的方形凸台，形成等间距的梯形槽。
[0025]可选的，所述在所述梯形槽侧壁上生长异质结纳米线，具体包括如下步骤:
[0026]在所述梯形槽侧壁向槽内延伸方向依次生长缓冲层、核层、插入层和壳层，形成异质结纳米线。
[0027]本发明还提供了一种纳米线阵列集成器件的制备方法，包括如下步骤:
[0028]按照上述的纳米线阵列的制备方法制备纳米线阵列；
[0029]在所述方向凸台上的位于所述异质结纳米线的两端分别蒸镀垂直于所述异质结纳米线的源极和漏极；
[0030]在所述源极与所述漏极中间蒸镀平行于所述源极与所述漏极的栅极。
[0031]可选的，所述在所述方向凸台上的位于所述异质结纳米线的两端分别蒸镀垂直于所述异质结纳米线的源极和漏极，具体包括如下步骤:
[0032]在所述方向凸台上的位于所述异质结纳米线的两端分别光刻出源极图形和漏极图形；
[0033]采用电子束蒸镀方法在所述源极图形处蒸镀源极；
[0034]采用电子束蒸镀方法在所述漏极图形处蒸镀漏极；
[0035]剥离金属。
[0036]可选的，所述在所述源极与所述漏极中间蒸镀平行于所述源极与所述漏极的栅极，具体包括如下步骤:
[0037]在所述源极与所述漏极中间的所述方形凸台上光刻出栅极图形；
[0038]采用电子束蒸镀方法在所述栅极图形处蒸镀栅极；
[0039]剥离金属。
[0040]本发明根据上述制备方法制备的一种纳米线阵列集成器件，包括:
[0041]衬底，所述衬底为单晶娃；
[0042]方形凸台，所述方形凸台设于所述衬底上，且呈矩阵排列;所述方形凸台上表面设有等间距的梯形槽，所述梯形槽的侧壁设有异质结纳米线，相邻所述异质结纳米线之间填充有绝缘介质；
[0043]掩膜层，所述掩膜层为二氧化硅掩膜层，分别设于所述衬底上表面和所述方形凸台上表面；
[0044]漏极和源极，所述漏极和所述源极分别设于所述每一所述方形凸台上的所述异质结纳米线的两端;所述漏极与所述源极之间设有栅极。
[0045]可选的，所述异质结纳米线为三棱柱型，所述异质结纳米线包括缓冲层、核层、插入层和壳层，所述缓冲层与所述梯形槽侧壁贴合设置，所述缓冲层与所述壳层构成三棱柱空心壳体，所述核层为三棱柱并设于所述三棱柱空心壳体的空腔内且与所述缓冲层贴合，所述插入层设于所述核层与所述壳层之间。
[0046]可选的，所述缓冲层为AlN层，所述核层为GaN层，所述插入层为AlN层，所述壳层为未掺杂AlGaN层;或所述壳层由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层;或所述壳层由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层，所述壳层上表面还设有未掺杂GaN帽层。
[0047]根据本发明提供的具体实施例，本发明公开了以下技术效果:本发明提供的纳米线阵列的制备方法采用ICP(电感耦合等离子体刻蚀)技术预先在衬底上刻蚀出呈矩阵排列的方向凸台，该方形凸台作为纳米线阵列的生长凸台，使得纳米线阵列可批量生长，且具有方向性，有序性。本发明的制备方法中还在方形凸台上刻蚀等间距的梯形槽，本发明可通过梯形槽的深度、长度以及生长时间有效的控制纳米线阵列的宽度、长度、厚度，从而有效提高图形衬底上外延生长的微纳材料可控性。而且本发明利用绝缘介质材料隔离了纳米线与衬底，纳米线与纳米线，克服了短路，漏电难题，将纳米线的外延生长与器件制备有机结合在一起，大大简化制作工艺，提供成品率，更适用于实际应用及研究。
【附图说明】
[0048]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0049]图1为本发明提供的纳米线阵列的制备方法的总体流程图；
[0050]图2为本发明提供的纳米线阵列的制备方法中在衬底上刻蚀出呈矩阵排列的方形凸台的流程图；
[0051]图3为本发明提供的纳米线阵列的制备方法中在方形凸台上刻蚀出等间距的梯形槽的流程图；
[0052]图4为本发明提供的纳米线阵列集成器件的制备方法的总体流程图；
[0053]图5是本发明提供的纳米线阵列集成器件的结构示意图；
[0054]图6是本发明提供的纳米线阵列集成器件的方形凸台的示意图；
[0055]图7是本发明提供的纳米线阵列集成器件的梯形槽侧壁上异质结纳米线结构示意图；
[0056]图8是本发明提供的纳米线阵列集成器件的单个生长凸台上纳米线绝缘隔离处理结构示意图；
[0057]图9是本发明提供的纳米线阵列集成器件的单个生长凸台上蒸镀电极的结构示意图。
【具体实施方式】
[0058]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0059]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0060]本发明提供的一种纳米线阵列的制备方法的实施例如下:
[0061 ] 实施例1:
[0062]图1为本发明提供的一种纳米线阵列的制备方法的总体流程图；如图1所示，本发明提供的一种纳米线阵列的制备方法，包括:
[0063]步骤101:在衬底上刻蚀出呈矩阵排列的方形凸台；该衬底为单晶硅衬底；
[0064]步骤102:在刻蚀后的衬底上表面及所述方形凸台上表面蒸镀掩膜层;该掩膜层为100?200]11]1厚的二氧化娃层；
[0065]步骤103:在所述方形凸台上刻蚀出等间距的梯形槽；
[0066]步骤104:在所述梯形槽侧壁上生长异质结纳米线；
[0067]具体的，先将刻蚀好梯形槽的衬底放入金属有机化学气象沉积系统反映腔中，在梯形槽的侧壁上首先生长AlN缓冲层，以减少外延GaN核层的应力;再在AlN缓冲层上依次生长GaN核层、AlN插入层和AlGaN壳层，以形成由GaN核层、AlN插入层和AlGaN壳层构成的GaN/AlN/AlGaN异质结纳米线;可选的，在AlGaN壳层外生长GaN帽层，以形成由GaN核层、AlN插入层、AlGaN壳层和GaN帽层构成的GaN/AlN/AlGaN/GaN异质结纳米线；当然也可以是其他物质成构成的异质结纳米线。
[0068]由于外延异质结纳米线材料采用金属有机化学气相沉积技术，通过调节有机源、生长温度、反应腔体气压、生长时间等参数。可以制备出GaN、GaN/AlN/AlGaN、GaN/AlN/AlGaN/GaN等异质结微纳阵列结构。
[0069]步骤105:在相邻的所述异质结纳米线的间隙中填充绝缘介质；其中绝缘介质为SOG(硅-玻璃键合结构材料)，绝缘介质将衬底与纳米线、纳米线与纳米线隔离，克服了短路和漏电的难题;填充绝限介质的方法可以是旋涂、蒸镀或溅射等。
[0070]在上述实施例中，图2为在衬底上刻蚀出呈矩阵排列的方形凸台的流程图，如图2所示，步骤101具体可以包括:
[0071]步骤1011:在所述衬底上旋涂光刻正胶；该光刻正胶的型号为RFJ-220;旋涂之后热台上烘烤3?5分钟，使光刻正胶更牢固的粘合于衬底上；
[0072]步骤1012:利用曝光在所述衬底上表面形成呈矩阵排列的方形图形;本步骤中，先安装设置好的凸台光刻板，通过紫外线曝光；
[0073 ] 步骤1013:利用显影液显影所述方形图形;该显影液的型号为RZX-3038 ；
[0074]步骤1014:采用电感耦合等离子体干法刻蚀未被光刻正胶掩盖部分，刻蚀深度4?8um0
[0075]其中，刻蚀出方形凸台后还包括依次采用丙酮、异丙醇和去离子水清洗刻蚀后的衬底，以保证衬底和方形凸台的清洁，避免后续生长的纳米线存在杂质，提高了纳米线的质量;通过光刻技术，可以控制刻蚀方形凸台的大小、高度以及排列方式，实现了可批量生长纳米线阵列，使得纳米线阵列的生长具有方向性和有序性。
[0076]在本实施例中，图3为在方形凸台上刻蚀出等间距的梯形槽的流程图，如图3所示，步骤103具体可以包括:
[0077]步骤1031:在所述方形凸台上旋涂光刻正胶；该光刻正胶的型号为RFJ-220;旋涂之后热台上烘烤3?5分钟，使光刻正胶更牢固的粘合于衬底上；
[0078]步骤1032:利用等间距条纹光刻板曝光，在所述方形凸台上表面形成等间距条纹图形;在曝光前需要将等间距条纹光刻板与方形凸台对位，对位准确后在进行曝光，以保证曝光等间距条形图形的准确性；
[0079]步骤1033:利用显影液显影所述等间距条纹图形；
[0080]步骤1034:采用刻蚀溶液BOE(二氧化硅刻蚀液)刻蚀未被光刻正胶覆盖的所述方形凸台上的掩膜层，刻蚀深度等于所述掩膜层的厚度;其中，Β0Ε溶液中NH4F、H20和HF的体积比为I?3:1?5:1;掩膜层的厚度为100?200nm，因此，梯形槽的刻蚀深度为100?200nm;[0081 ]步骤1035:采用丙酮对刻蚀后的方形凸台去胶；
[0082]步骤1036:根据设定的梯形槽刻蚀深度，采用氢氧化钾(KOH)刻蚀液湿法刻蚀去胶后的方形凸台，形成等间距的梯形槽。
[0083]在步骤1031之前还包括依次采用丙酮和异丙醇对二氧化硅掩膜层表面进行超声波清洗并烘干，以保证旋涂的光刻正胶能够与二氧化硅掩膜层牢粘合。
[0084]由于刻蚀了梯形槽，那么通过方形凸台上梯形槽的长度和深度即可控制异质结纳米线的长度、宽度，实现了有效提高图形衬底上外延生长的微纳材料可控性。
[0085]本发明提供的一种纳米线阵列集成器件的制备方法的实施例如下:
[0086]实施例1:
[0087]本发明还提供了一种纳米线阵列集成器件的制备方法，如图4所示，图4为纳米线阵列集成器件的制备方法的流程图，包括:
[0088]步骤201:按照上述实施例中的纳米线阵列的制备方法制备纳米线阵列；
[0089]步骤202:在所述方向凸台上的位于所述异质结纳米线的两端分别蒸镀垂直于所述异质结纳米线的源极和漏极；
[0090]具体的，先在所述方向凸台上的位于所述异质结纳米线的两端分别光刻出源极图形和漏极图形;再采用电子束蒸镀方法在所述源极图形处蒸镀源极；以及采用电子束蒸镀方法在所述漏极图形处蒸镀漏极;最后剥离金属。
[0091]步骤203:在所述源极与所述漏极中间蒸镀平行于所述源极与所述漏极的栅极;具体的，先在所述源极与所述漏极中间的所述方形凸台上光刻出栅极图形;再采用电子束蒸镀方法在所述栅极图形处蒸镀栅极;最后剥离金属。
[0092]本制备方法充分利用图形衬底生长纳米线阵列，既发挥了外延生长的优势，又将器件制备紧密结合，解决了纳米线器件集成的无序性和不可控性，有效简化工艺步骤，降低阵列器件制备难度，提供成品率，本制备方法可广泛应用于半导体纳米器件领域中，更适用于实际应用及研究。
[0093]实施例2:结合参考图5-9，利用光刻胶做掩膜，结合光刻技术和ICP技术制备出方形凸台2，方形凸台2高度4?8um。
[0094]在衬底I表面蒸镀100?200nm厚的二氧化硅掩膜层3，采用丙酮和异丙醇对二氧化硅掩膜层3表面进行超声清洗并烘干，在掩膜层3上旋涂光刻正胶;然后采用设定间距的等间距条纹光刻板进行曝光，条纹间距3?6um;随后进行显影，去除被曝光的光刻正胶，剩下的光刻胶构成条纹图形；用BOE溶液刻蚀未被光刻胶覆盖的二氧化硅掩膜层3，刻蚀深度恰好是掩膜层3的厚度100?200nm;随后KOH溶液湿法刻蚀没有掩膜层3覆盖的部位，刻蚀深度为I?I.5um，使侧面露出Si面，最终形成梯形槽21，相邻梯形槽21的间距约3?6um。
[0095]将制备好的图形衬底I放置于金属有机化学气相沉积系统(MOCVD)反应腔中，首先在梯形槽21侧壁上生长20nm AlN缓冲层221;接着在缓冲层221上生长GaN/AlN/AlGaN异质结纳米线，其中包括1.5um厚的GaN核层222，1.8nm后的AlN插入层223，25nm厚的未掺杂AlGaN壳层224。异质结纳米线每一层的厚度可根据具体器件的工艺参数的要求进行设置，不局限于本实施例中所记载的厚度数值。
[0096]依次通过丙酮、异丙醇、去离子水清洗外延片，采用等离子体处理衬底I表面;采用匀胶机旋涂绝缘介质4于外延片上，匀胶机转速2000r/min;观察旋涂厚度，使用HF(氢氟酸)溶液刻蚀一定厚度，使刚露出纳米线顶层，而绝缘电介质4填充纳米线间隙，将Si衬底I隔离。
[0097]通过光刻做出电极图形，随后使用电子束蒸镀方法在异质结纳米线阵列上端蒸镀由Ti/Al/Ni/Au构成的条形电极，各成分的厚度分别为20?25nm、80?100nm、20?25nm和25?50nm，并且和纳米线阵列方向垂直，构成器件的漏极5和源极6。在漏极5和源极6之间蒸镀由Ni/Au构成的条形电极，各成分的厚度分别为80?10nm和25?50nm，作为栅极7 ο
[0098]实施例3，结合参考图5-9，利用光刻胶做掩膜，结合光刻技术和ICP技术制备出方形凸台2，方形凸台2高度4?8um。
[0099]在衬底I表面蒸镀100?200nm厚的二氧化硅掩膜层3，采用丙酮和异丙醇对二氧化硅掩膜层3表面进行超声清洗并烘干，在掩膜层3上旋涂光刻正胶;然后采用设定间距的等间距条纹光刻板进行曝光，条纹间距3?6um;随后进行显影，去除被曝光的光刻正胶，剩下的光刻胶构成条纹图形；用BOE溶液刻蚀未被光刻胶覆盖的二氧化硅掩膜层3，刻蚀深度恰好是掩膜层3的厚度100?200nm;随后KOH溶液湿法刻蚀没有掩膜层3覆盖的部位，刻蚀深度为I?I.5um，使侧面露出Si面，最终形成梯形槽21，相邻梯形槽21的间距约5?6um。
[0100]将制备好的图形衬底I放置于金属有机化学气相沉积系统(MOCVD)反应腔中，首先在梯形槽21侧壁上生长20nm AlN缓冲层221;接着在缓冲层221上生长GaN/AlN/AlGaN异质结纳米线，其中包括1.5um厚的GaN核层222，1.8nm后的AlN插入层223，25nm厚的AlGaN壳层224其中包括8nm厚的未掺杂AlGaN和17nm厚的掺Si的n-AlGaN，掺杂AlGaN—方面提供二维电子气浓度，另一方面有利于接触，而未掺杂的AlGaN隔离掺杂的Si，减少其散射影响迀移率。
[0101]依次通过丙酮、异丙醇、去离子水清洗外延片，采用等离子体处理衬底I表面;采用匀胶机旋涂绝缘介质4于外延片上，匀胶机转速2000r/min;观察旋涂厚度，使用HF(氢氟酸)溶液刻蚀一定厚度，使刚露出纳米线顶层，而绝缘电介质4填充纳米线间隙，将Si衬底I隔离。
[0102]通过光刻做出电极图形，随后使用电子束蒸镀方法在异质结纳米线阵列上端蒸镀由Ti/Al/Ni/Au构成的条形电极，各成分的厚度分别为20?25nm、80?100nm、20?25nm和25?50nm，并且和纳米线阵列方向垂直，构成器件的漏极5和源极6。在漏极5和源极6之间蒸镀由Ni/Au构成的条形电极，各成分的厚度分别为80?10nm和25?50nm，作为栅极7 ο
[0103]实施例4，结合参考图5-9，利用光刻胶做掩膜，结合光刻技术和ICP技术制备出方形凸台2，方形凸台2高度4?8um。
[0104]在衬底I表面蒸镀150nm厚的二氧化硅掩膜层3，采用丙酮和异丙醇对二氧化硅掩膜层3表面进行超声清洗并烘干，在掩膜层3上旋涂光刻正胶;然后采用设定间距的等间距条纹光刻板进行曝光，条纹间距3?6um;随后进行显影，去除被曝光的光刻正胶，剩下的光刻胶构成条纹图形；用BOE溶液刻蚀未被光刻胶覆盖的二氧化硅掩膜层3，刻蚀深度恰好是掩膜层3的厚度100?200nm;随后KOH溶液湿法刻蚀没有掩膜层3覆盖的部位，刻蚀深度为I?1.5um，使侧面露出Si面，最终形成梯形槽21，相邻梯形槽21的间距约3?6um。
[0105]将制备好的图形衬底I放置于金属有机化学气相沉积系统(MOCVD)反应腔中，首先在梯形槽21侧壁上生长20nm AlN缓冲层221;接着在缓冲层221上生长GaN/AlN/AlGaN异质结纳米线，其中包括1.5um厚的GaN核层222，1.8nm后的AlN插入层223，25nm厚的AlGaN壳层224其中包括8nm厚的未掺杂AlGaN和17nm厚的掺Si的n-AlGaN，掺杂AlGaN—方面提供二维电子气浓度，另一方面有利于接触，而未掺杂的AlGaN隔离掺杂的Si，减少其散射影响迀移率。帽层为未掺杂的GaN(5nm)，用来减少漏电流，抑制电流崩塌。
[0106]依次通过丙酮、异丙醇、去离子水清洗外延片，采用等离子体处理衬底I表面;采用匀胶机旋涂绝缘介质4于外延片上，匀胶机转速2000r/min;观察旋涂厚度，使用HF(氢氟酸)溶液刻蚀一定厚度，使刚露出纳米线顶层，而绝缘电介质4填充纳米线间隙，将Si衬底I隔离。
[0107]通过光刻做出电极图形，随后使用电子束蒸镀方法在异质结纳米线阵列上端蒸镀由Ti/Al/Ni/Au构成的条形电极，各成分的厚度分别为20?25nm、80?100nm、20?25nm和25?50nm，并且和纳米线阵列方向垂直，构成器件的漏极5和源极6。在漏极5和源极6之间蒸镀由Ni/Au构成的条形电极，各成分的厚度分别为80?10nm和25?50nm，作为栅极7 ο
[0108]本发明提供的纳米线阵列集成器件的实施例如下:
[0109]实施例1:
[0110]如图5-9所示，本发明还提供了一种根据上述制备方法制备的纳米线阵列集成器件，包括:
[0111]衬底I，所述衬底I为单晶娃；
[0112]方形凸台2，所述方形凸台2设于所述衬底I上，且呈矩阵排列;所述方形凸台2上表面设有等间距的梯形槽21，所述梯形槽21的侧壁设有异质结纳米线22，相邻所述异质结纳米线22之间填充有绝缘介质4;
[0113]掩膜层3，所述掩膜层3为二氧化硅掩膜层，分别设于所述衬底I上表面和所述方形凸台2上表面；
[0114]漏极5和源极6，所述漏极5和所述源极6分别设于所述每一所述方形凸台2上的所述异质结纳米线22的两端;所述漏极5与所述源极6之间设有栅极7。
[0115]其中，所述异质结纳米线22为三棱柱型，所述异质结纳米线22包括缓冲层221、核层222、插入层223和壳层224，所述缓冲层221与所述梯形槽21侧壁贴合设置，所述缓冲层221与所述壳层224构成三棱柱空心壳体，所述核层222为三棱柱并设于所述三棱柱空心壳体的空腔内且与所述缓冲层221贴合，所述插入层223设于所述核层222与所述壳层224之间。
[0116]其中，所述缓冲层221为AlN层，所述核层222为GaN层，所述插入层223为AlN层，所述壳层224为未掺杂AlGaN层;构成GaN/AlN/AlGaN异质结纳米线。
[0117]可选的，所述缓冲层221为AlN层，所述核层222为GaN层，所述插入层223为AlN层，所述壳层224由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层;构成GaN/AlN/AlGaN异质结纳米线。掺杂AlGaN—方面提供二维电子气浓度，另一方面有利于接触，而未掺杂的AlGaN隔离掺杂的Si，减少其散射影响迀移率。
[0118]可选的，所述缓冲层221为AlN层，所述核层222为GaN层，所述插入层223为AlN层，所述壳层224由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层，所述壳层224上表面还设有未掺杂GaN帽层(图中未示出)；构成GaN/AlN/AlGaN/GaN异质结纳米线。掺杂AlGaN—方面提供二维电子气浓度，另一方面有利于接触，而未掺杂的AlGaN隔离掺杂的Si，减少其散射影响迀移率;帽层为未掺杂的5nm厚的GaN，用来减少漏电流，抑制电流崩塌。
[0119]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0120]本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
【主权项】
1.一种纳米线阵列的制备方法，其特征在于，包括如下步骤: 在衬底上刻蚀出呈矩阵排列的方形凸台； 在刻蚀后的衬底上表面及所述方形凸台上表面蒸镀掩膜层； 在所述方形凸台上刻蚀出等间距的梯形槽； 在所述梯形槽侧壁上生长异质结纳米线； 在相邻的所述异质结纳米线的间隙中填充绝缘介质。2.根据权利要求1所述的纳米线阵列的制备方法，其特征在于，所述在衬底上刻蚀呈矩阵排列的若干方形凸台，具体包括如下步骤: 在所述衬底上旋涂光刻正胶； 利用曝光在所述衬底上表面形成呈矩阵排列的方形图形； 利用显影液显影所述方形图形； 采用电感耦合等离子体干法刻蚀未被光刻正胶掩盖部分，刻蚀深度4?Sum。3.根据权利要求1所述的纳米线阵列的制备方法，其特征在于，所述在所述方形凸台上刻蚀出等间距的梯形槽，具体包括如下步骤: 在所述方形凸台上旋涂光刻正胶； 利用等间距条纹光刻板曝光，在所述方形凸台上表面形成等间距条纹图形； 利用显影液显影所述等间距条纹图形； 采用刻蚀溶液刻蚀未被光刻正胶覆盖的所述方形凸台上的掩膜层，刻蚀深度等于所述掩膜层的厚度； 对刻蚀后的方形凸台去胶； 根据设定的梯形槽刻蚀深度，采用刻蚀液湿法刻蚀去胶后的方形凸台，形成等间距的梯形槽。4.根据权利要求1所述的纳米线阵列的制备方法，其特征在于，所述在所述梯形槽侧壁上生长异质结纳米线，具体包括如下步骤: 在所述梯形槽侧壁向槽内延伸方向依次生长缓冲层、核层、插入层和壳层，形成异质结纳米线。5.—种纳米线阵列集成器件的制备方法，其特征在于，包括如下步骤: 按照如权利要求1所述的纳米线阵列的制备方法制备纳米线阵列； 在所述方向凸台上的位于所述异质结纳米线的两端分别蒸镀垂直于所述异质结纳米线的源极和漏极； 在所述源极与所述漏极中间蒸镀平行于所述源极与所述漏极的栅极。6.根据权利要求5所述的纳米线阵列集成器件的制备方法，其特征在于，所述在所述方向凸台上的位于所述异质结纳米线的两端分别蒸镀垂直于所述异质结纳米线的源极和漏极，具体包括如下步骤: 在所述方向凸台上的位于所述异质结纳米线的两端分别光刻出源极图形和漏极图形； 采用电子束蒸镀方法在所述源极图形处蒸镀源极； 采用电子束蒸镀方法在所述漏极图形处蒸镀漏极； 剥离金属。7.根据权利要求5所述的纳米线阵列集成器件的制备方法，其特征在于，所述在所述源极与所述漏极中间蒸镀平行于所述源极与所述漏极的栅极，具体包括如下步骤: 在所述源极与所述漏极中间的所述方形凸台上光刻出栅极图形； 采用电子束蒸镀方法在所述栅极图形处蒸镀栅极； 剥离金属。8.—种纳米线阵列集成器件，其特征在于，采用如权利要求5所述的纳米线阵列集成器件的制备方法制备，所述纳米线阵列集成器件包括: 衬底，所述衬底为单晶娃； 方形凸台，所述方形凸台设于所述衬底上，且呈矩阵排列;所述方形凸台上表面设有等间距的梯形槽，所述梯形槽的侧壁设有异质结纳米线，相邻所述异质结纳米线之间填充有绝缘介质； 掩膜层，所述掩膜层为二氧化硅掩膜层，分别设于所述衬底上表面和所述方形凸台上表面； 漏极和源极，所述漏极和所述源极分别设于所述每一所述方形凸台上的所述异质结纳米线的两端;所述漏极与所述源极之间设有栅极。9.根据权利要求8所述的纳米线阵列集成器件，其特征在于，所述异质结纳米线为三棱柱型，所述异质结纳米线包括缓冲层、核层、插入层和壳层，所述缓冲层与所述梯形槽侧壁贴合设置，所述缓冲层与所述壳层构成三棱柱空心壳体，所述核层为三棱柱并设于所述三棱柱空心壳体的空腔内且与所述缓冲层贴合，所述插入层设于所述核层与所述壳层之间。10.根据权利要求8所述的纳米线阵列集成器件，其特征在于，所述缓冲层为AlN层，所述核层为GaN层，所述插入层为AlN层，所述壳层为未掺杂AlGaN层；或所述壳层由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层;或所述壳层由未掺杂AlGaN层与掺Si的n-AlGaN层构成的壳层，所述壳层上表面还设有未掺杂GaN帽层。
【文档编号】H01L21/77GK106082121SQ201610438607
【公开日】2016年11月9日
【申请日】2016年6月16日
【发明人】李述体, 王汝鹏, 宋伟东, 郭德霄, 陈航, 李凯
【申请人】华南师范大学
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
