像素电路、发光芯片、显示基板及显示装置的制作方法

1.本发明涉及电子技术领域，特别是涉及像素电路、发光芯片、显示基板及显示装置。


背景技术：

2.pwm(pulse width modulation，脉冲宽度调制)是一种模拟控制方式，根据相应载荷的变化来调制晶体管基极或mos管(metal
‑
oxide
‑
semiconductor field
‑
effect transistor，金属
‑
氧化物半导体场效应晶体管)栅极的偏置，来实现晶体管或mos管导通时间的改变，从而实现开关稳压电源输出的改变。这种方式能使电源的输出电压在工作条件变化时保持恒定，是利用微处理器的数字信号对模拟电路进行控制的一种非常有效的技术。
3.相关技术中，在对显示器中的像素进行pwm扫描时，均是针对一行像素或一列像素整体进行pwm扫描，如何实现针对单个像素的独立pwm扫描，成为亟待解决的问题。


技术实现要素：

4.本发明实施例的目的在于提供一种像素电路、发光芯片、显示基板及显示装置，以实现针对单个像素的独立pwm扫描。具体技术方案如下：
5.第一方面，本技术实施例提供了一种像素电路，包括：
6.第一数据输入子电路、第一驱动子电路、发光时间控制子电路、第一输出子电路；
7.所述第一数据输入子电路用于提供数据信号；
8.所述第一驱动子电路用于为所述第一输出子电路提供驱动电压；
9.所述发光时间控制子电路与斜坡电压端连接，其中，所述斜坡电压端在像素发光阶段输入斜坡电压，从而利用斜坡电压来控制所述第一输出子电路输出或停止输出数据信号；
10.所述第一输出子电路用于响应于所述发光时间控制子电路的控制，输出或停止输出数据信号。
11.在一种可能的实施方式中，所述像素电路还包括：
12.第一复位子电路、第一补偿子电路；所述第一输出子电路分别与所述第一复位子电路、所述第一补偿子电路连接；
13.所述第一复位子电路用于对所述第一输出子电路进行复位；
14.所述第一补偿子电路用于对所述第一输出子电路进行电压补偿。
15.在一种可能的实施方式中，所述发光时间控制子电路包括第一mos管，所述第一数据输入子电路包括第二mos管，所述第一驱动子电路包括第四mos管，所述第一输出子电路包括第七mos管，所述第一复位子电路包括第三mos管、第六mos管、第一电容，所述第一补偿子电路包括第五mos管；
16.所述第一mos管的第一端与斜坡电压端连接，所述第一mos管的栅极与发光总控信
号电压端连接，所述第一mos管的第二端分别与所述第二mos管的第二端、第三mos管的第一端、所述第一电容的第一端连接；
17.所述第二mos管的第一端与数据信号输入端连接，所述第二mos管的栅极与栅极扫描电压端连接；
18.所述第三mos管的第二端与第三驱动工作电压正电压端连接，所述第三mos管的栅极与复位电压端连接；
19.所述第四mos管的第一端与第二驱动工作电压正电压端连接，所述第四mos管的栅极分别与所述第一电容的第二端、所述第五mos管的第一端、所述第六mos管的第一端连接，所述第四mos管的第二端分别与所述第五mos管的第二端、所述第七mos管的第一端连接；
20.所述第五mos管的栅极与栅极扫描电压端连接；
21.所述第六mos管的栅极与复位电压端连接，所述第六mos管的第二端与常低电压端连接；
22.所述第七mos管的栅极与发光总控信号电压端连接，所述第七mos管的第二端用于输出数据信号。
23.在一种可能的实施方式中，所述像素电路还包括：
24.第二数据输入子电路、第二驱动子电路、第二输出子电路、发光控制子电路、第二补偿子电路；
25.所述第二数据输入子电路用于提供数据补偿信号；
26.所述第二驱动子电路用于为所述第二输出子电路提供驱动电压；
27.所述第二补偿子电路用于对所述第一输出子电路输出的数据信号进行补偿；
28.所述发光控制子电路用于控制所述第二输出子电路输出或停止输出补偿后的数据信号；
29.所述第二输出子电路用于响应于所述发光控制子电路的控制，输出或停止输出补偿后的数据信号。
30.在一种可能的实施方式中，所述像素电路还包括：第二复位子电路；
31.所述第二复位子电路用于对所述二输出子电路进行复位。
32.在一种可能的实施方式中，所述发光控制子电路包括第八mos管，所述第二数据输入子电路包括第十mos管，所述第二驱动子电路包括第十一mos管，所述第二输出子电路包括第十四mos管，所述第二复位子电路包括第九mos管、第十三mos管、第二电容，所述第二补偿子电路包括第十二mos管；
33.所述第八mos管的栅极与发光总控信号电压端连接，所述第八mos管的第一端与第三驱动工作电压正电压端连接，所述第八mos管的第二端分别与所述第九mos管的第二端、第十mos管的第二端、所述第二电容的第一端连接；
34.所述第九mos管的第一端与第三驱动工作电压正电压端连接，所述第九mos管的栅极与复位电压端连接；
35.所述第十mos管的第一端与数据信号输入端连接，所述第十mos管的栅极与全局电压端连接；
36.所述第十一mos管的第一端与第一驱动工作电压正电压端连接，所述第十一mos管的栅极分别与所述第二电容的第二端、所述第十二mos管的第一端、所述第十三mos管的第
一端连接，所述第十一mos管的第二端分别与所述第十二mos管的第二端、所述第十四mos管的第一端连接；
37.所述第十二mos管的栅极与全局电压端连接；
38.所述第十三mos管的栅极与复位电压端连接，所述第十三mos管的第二端与常低电压端连接；
39.所述第十四mos管的栅极与发光总控信号电压端连接，所述第十四mos管的第二端用于输出补偿后的数据信号。
40.在一种可能的实施方式中，所述像素电路还包括：
41.阳极复位模块，用于对发光器件进行阳极复位。
42.在一种可能的实施方式中，所述阳极复位模块包括第十五mos管；
43.所述第十五mos管的第一端与所述发光器件的第一端连接，所述第十五mos管的第二端与所述发光器件的第二端连接，所述第十五mos管的栅极与阳极复位电压端连接。
44.在一种可能的实施方式中，所述阳极复位模块包括第十五mos管；所述第十五mos管的第一端与常低电压端连接，所述第十五mos管的第二端与所述发光器件的阳极连接，所述第十五mos管的栅极与复位电压端连接。
45.第二方面，本技术实施例提供了一种显示基板，包括：多个本技术中任一所述的像素电路，以及每个所述像素电路各自电连接的发光器件。
46.在一种可能的实施方式中，所述发光器件为微无机发光二极管。
47.第三方面，本技术实施例提供了一种显示装置，包括：本技术中任一所述的显示基板。
48.第四方面，本技术实施例提供了一种像素电路的驱动方法，应用于本技术中的像素电路，所述驱动方法包括：
49.在脉冲宽度调制数据电压补偿阶段，通过栅极扫描电压端控制所述第一数据输入子电路开启，所述第一数据输入子电路输入数据信号输入端的数据信号；所述第一驱动子电路打开输入第二驱动工作电压正电压端的电压，将栅极电压充电至预设第一电压并断开；
50.在全局信号电压补偿阶段，通过全局电压端控制所述第二数据输入子电路、所述第二补偿子电路开启，所述第二数据输入子电路输入数据信号输入端的数据信号，所述第二补偿子电路利用第二数据输入子电路输入的数据信号对所述第一输出子电路输出的数据信号进行补偿；所述第二驱动子电路打开输入第一驱动工作电压正电压端的电压，将栅极电压充电至预设第二电压并断开；
51.在发光阶段，通过发光总控信号电压端控制所述发光时间控制子电路、所述第一输出子电路、所述第二输出子电路开启，所述发光时间控制子电路输入斜坡电压端的斜坡电压，在所述斜坡电压的值达到预设电压阈值前，所述第二输出子电路输出补偿后的数据信号；在所述斜坡电压的值达到预设电压阈值后，所述第一驱动子电路打开，所述第二驱动子电路关闭，所述第二输出子电路停止输出补偿后的数据信号。
52.在一种可能的实施方式中，在所述像素电路包括第一复位子电路、第一补偿子电路、第二复位子电路的情况下，所述驱动方法还包括：
53.在初始化阶段，通过复位电压端控制所述第一复位子电路、所述第二复位子电路
开启，分别对所述第一驱动子电路、所述第二驱动子电路的栅极电压进行复位；
54.在脉冲宽度调制数据电压补偿阶段，通过栅极扫描电压端控制所述第一补偿子电路开启，对所述第一输出子电路进行补偿。
55.在一种可能的实施方式中，所述像素电路还包括：阳极复位模块；在器件放电和空白区阶段，阳极复位电压端控制所述阳极复位模块开启对发光器件的阳极进行复位。
56.本发明实施例有益效果：
57.本发明实施例提供的像素电路、发光芯片、显示基板及显示装置，像素电路包括发光时间控制模块及输出电流控制模块；发光时间控制模块包括第一数据输入子电路、第一驱动子电路、发光时间控制子电路、第一输出子电路；输出电流控制模块包括第二数据输入子电路、第二驱动子电路、第二输出子电路、发光控制子电路；第一数据输入子电路及第二数据输入子电路用于提供数据信号；第一驱动子电路用于为第一输出子电路提供驱动电压；发光时间控制子电路与斜坡电压端连接，其中，斜坡电压端在像素发光阶段输入斜坡电压，从而利用斜坡电压来控制第一输出子电路输出或停止输出控制电压信号；第一输出子电路用于响应于发光时间控制子电路的控制，输出或停止输出控制电压信号；第二驱动子电路用于为第二输出子电路提供驱动电压；发光控制子电路用于控制第二输出子电路输出或停止输出数据信号；第二输出子电路用于响应于发光控制子电路的控制以及第一输出子电路的控制电压信号的控制，输出或停止输出数据信号。第一数据输入子电路及第二数据输入子电路提供pwm的数据信号，并利用发光时间控制子电路控制第一输出子电路输出或停止输出控制电压信号，从而第二输出子电路响应于控制电压信号的控制，输出或停止输出pwm的数据信号，实现了针对单个像素的独立pwm扫描。当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
58.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
59.图1为本技术实施例的像素电路的第一种示意图；
60.图2为本技术实施例的像素电路中发光时间控制模块的一种示意图；
61.图3为本技术实施例的像素电路中输出电流控制模块的一种示意图；
62.图4为本技术实施例的像素电路的第二种示意图；
63.图5为本技术实施例的像素电路的第三种示意图；
64.图6a为本技术实施例的像素电路的第四种示意图；
65.图6b为本技术实施例的像素电路的第五种示意图；
66.图7为本技术实施例的图6a所示的像素电路的电压时序的一种示意图；
67.图8为本技术实施例的像素电路的各阶段n1
‑
n4点的电压值的一种示意图；
68.图9本技术实施例的图6b所示的像素电路的电压时序的一种示意图。
具体实施方式
69.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员基于本技术所获得的所有其他实施例，都属于本发明保护的范围。
70.为了实现针对单个像素的独立pwm扫描，本技术实施例提供了一种像素电路，参见图1，包括：
71.发光时间控制模块1及输出电流控制模块2；
72.所述发光时间控制模块1包括：第一数据输入子电路11、第一驱动子电路12、发光时间控制子电路13、第一输出子电路14；
73.所述第一数据输入子电路11用于提供数据信号；
74.所述第一驱动子电路12用于为所述第一输出子电路14提供驱动电压；
75.所述发光时间控制子电路13与斜坡电压端连接，其中，所述斜坡电压端在像素发光阶段输入斜坡电压，从而利用斜坡电压来控制所述第一输出子电路输出或停止输出控制电压信号；
76.所述第一输出子电路14用于响应于所述发光时间控制子电路的控制，输出或停止输出控制电压信号；
77.所述输出电流控制模块2包括：第二数据输入子电路21、第二驱动子电路22、第二输出子电路23、发光控制子电路24；
78.所述第二数据输入子电路21用于提供数据信号；
79.所述第二驱动子电路22用于为所述第二输出子电路提供驱动电压；
80.所述发光控制子电路24用于控制所述第二输出子电路23输出或停止输出数据信号；
81.所述第二输出子电路23用于响应于所述发光控制子电路24的控制以及所述第一输出子电路14的控制电压信号的控制，输出或停止输出数据信号。
82.第一数据输入子电路及第二数据输入子电路与pwm date端(数据信号输入端)连接，pwm date端用于向像素电路输入数据信号，pwm date端的数据信号具体为pwm数据信号，用于控制像素的灰阶，像素的灰阶由实际显示的图像决定。第一数据输入子电路及第二数据输入子电路将pwm date端的数据信号提供给第二输出子电路进行输出，第二输出子电路将数据信号输出至发光器件，例如发光二极管等，从而实现单个发光器件的pwm扫描，即单个像素的pwm扫描。
83.第一驱动子电路用于提供第一输出子电路的驱动电压，发光时间控制子电路与斜坡电压端连接，利用斜坡电压来控制第一输出子电路输出或停止输出控制电压信号。可以利用发光时间控制子电路直接控制第一数据输入子电路的输出，也可以利用发光时间控制子电路间接控制第一数据输入子电路的输出；一个例子中，在像素的发光阶段，发光时间控制子电路打开斜坡电压端在像素发光阶段输入斜坡电压，从而利用斜坡电压来控制第一驱动子电路打开或关闭，以实现对第一数据输出子电路的输出控制，其中，第一驱动子电路打开时控制第一输出子电路输出控制电压信号，第一驱动子电路关闭时控制第一输出子电路停止输出控制电压信号。
84.针对图1所示的像素电路，本技术实施例还提供了一种像素电路的驱动方法，该驱动方法包括：
85.在脉冲宽度调制数据电压补偿阶段，通过栅极扫描电压端控制所述第一数据输入子电路开启，所述第一数据输入子电路输入数据信号输入端的数据信号；所述第一驱动子电路打开输入第二驱动工作电压正电压端的电压，将栅极电压充电至预设第一电压并断开；
86.在全局信号电压补偿阶段，通过全局电压端控制所述第二数据输入子电路开启，所述第二数据输入子电路输入数据信号输入端的数据信号；所述第二驱动子电路打开输入第一驱动工作电压正电压端的电压，将栅极电压充电至预设第二电压并断开；
87.在发光阶段，通过发光总控信号电压端控制所述发光时间控制子电路、所述第一输出子电路、所述第二输出子电路开启，所述发光时间控制子电路输入斜坡电压端的斜坡电压，在所述斜坡电压的值达到预设电压阈值前，所述第二输出子电路输出数据信号；在所述斜坡电压的值达到预设电压阈值后，所述第一驱动子电路打开，所述第二驱动子电路关闭，所述第二输出子电路停止输出数据信号。
88.一个例子中，在发光阶段，斜坡电压的值降低到预设电压阈值前，第一驱动子电路关闭，没有第一驱动子电路提供的驱动电压第一输出子电路不输出控制电压信号，此时第二驱动子电路打开，为第二输出子电路提供驱动电压，因此第二输出子电路可以输出pwm的数据信号，从而使发光器件进行发光。在斜坡电压的值降低到预设电压阈值后，第一驱动子电路打开，为第一输出子电路提供驱动电压，第一输出子电路输出控制电压信号；在控制电压信号的控制下，第二驱动子电路断开，没有第二驱动子电路提供的驱动电压第二输出子电路不输出pwm的数据信号，发光器件不发光。
89.在本技术实施例中，第一数据输入子电路及第二数据输入子电路提供pwm的数据信号，并利用发光时间控制子电路控制第一输出子电路输出或停止输出控制电压信号，从而第二输出子电路响应于控制电压信号的控制，输出或停止输出pwm的数据信号，实现了针对单个像素的独立pwm扫描。
90.在一种可能的实施方式中，参见图2，所述发光时间控制模块1还包括：
91.第一复位子电路15、第一补偿子电路16；所述第一输出子电路14分别与所述第一复位子电路15、所述第一补偿子电路连接16；
92.所述第一复位子电路15用于对所述第一输出子电路进行复位；
93.所述第一补偿子电路16用于对所述第一输出子电路进行电压补偿。
94.在本技术实施例中，通过第一补偿子电路实现对第一输出子电路进行电压补偿，通过第一复位子电路实现对第一输出子电路进行复位，完善了像素电路的功能，能够增加第一输出子电路的控制电压信号的准确性。
95.在一种可能的实现方式中，参见图3，所述输出电流控制模块2还包括：第二补偿子电路25、第二复位子电路26；
96.所述第二补偿子电路25用于对所述第二输出子电路23的数据信号进行补偿；
97.所述第二复位子电路26用于对所述二输出子电路23进行复位。
98.在本技术实施例中，通过第二复位子电路实现对第二输出子电路进行复位，完善了像素电路的功能，实现了第二输出子电路的快速放电，能够提高显示效果。并且对第二输
出子电路输出的数据信号进行补偿，提高了输出的数据信号的稳定性及准确性，能够改善发光器件低亮度下电流不稳定的问题。
99.下面对各子电路的构成进行介绍，在一种可能的实施方式中，参见图4，所述第一数据输入子电路包括第二mos管t2，所述第一驱动子电路包括第四mos管t4，所述第一输出子电路包括第七mos管t7，所述第一复位子电路包括第三mos管t3、第六mos管t6、第一电容c1，所述第一补偿子电路包括第五mos管t5；
100.所述第一mos管t1的栅极与发光总控信号电压端(em端)连接，所述第一mos管t1的第二端分别与所述第二mos管t2的第二端、第三mos管t3的第一端、所述第一电容c1的第一端连接；
101.所述第二mos管t2的第一端与数据信号输入端(pwm date端)连接，所述第二mos管t2的栅极与栅极扫描电压端(gate pwm端)连接；
102.所述第三mos管t3的第二端与第三驱动工作电压正电压端(vdd3端)连接，所述第三mos管t3的栅极与复位电压端(reset端)连接；
103.所述第四mos管t4的第一端与第二驱动工作电压正电压端(vdd2端)连接，所述第四mos管t4的栅极分别与所述第一电容c1的第二端、所述第五mos管t5的第一端、所述第六mos管t6的第一端连接，所述第四mos管t4的第二端分别与所述第五mos管t5的第二端、所述第七mos管t7的第一端连接；
104.所述第五mos管t5的栅极与栅极扫描电压端(gate pwm端)连接；
105.所述第六mos管t6的栅极与复位电压端(reset端)连接，所述第六mos管t6的第二端与常低电压端(initial端)连接；
106.所述第七mos管t7的栅极与发光总控信号电压端(em端)连接，所述第七mos管t7的第二端用于输出数据信号。
107.一个例子中，各mos管均可以为tft(thin film transistor，薄膜晶体管)。一个例子中，针对本技术的像素电路中的任一mos管，该mos管可以为n型mos管，也可以为p型mos管，具体可以根据实际情况自行选择；该mos管的第一端为源极或漏极，该mos管的第二端为与第一端对应的漏极或源极。
108.在一种可能的实现方式中，参见图4，所述发光控制子电路包括第八mos管t8，所述第二数据输入子电路包括第十mos管t10，所述第二驱动子电路包括第十一mos管t11，所述第二输出子电路包括第十四mos管t14，所述第二复位子电路包括第九mos管t9、第十三mos管t13、第二电容c2，所述第二补偿子电路包括第十二mos管t12；
109.所述第八mos管t8的栅极与发光总控信号电压端(em端)连接，所述第八mos管t8的第一端与第三驱动工作电压正电压端(vdd3端)连接，所述第八mos管t8的第二端分别与所述第九mos管t9的第二端、第十mos管t10的第二端、所述第二电容c2的第一端连接；
110.所述第九mos管t9的第一端与第三驱动工作电压正电压端(vdd3端)连接，所述第九mos管t9的栅极与复位电压端(reset端)连接；
111.所述第十mos管t10的第一端与数据信号输入端(date端)连接，所述第十mos管t10的栅极与全局电压端(gate ccg端)连接；
112.所述第十一mos管t11的第一端与第一驱动工作电压正电压端(vdd1端)连接，所述第十一mos管t11的栅极分别与所述第二电容c2的第二端、所述第十二mos管t12的第一端、
所述第十三mos管t13的第一端连接，所述第十一mos管t11的第二端分别与所述第十二mos管t12的第二端、所述第十四mos管t14的第一端连接；
113.所述第十二mos管t12的栅极与全局电压端(gate ccg端)连接；
114.所述第十三mos管t13的栅极与复位电压端(reset端)连接，所述第十三mos管t13的第二端与常低电压端(initial端)连接；
115.所述第十四mos管t14的栅极与发光总控信号电压端(em端)连接，所述第十四mos管t14的第二端用于输出补偿后的数据信号。
116.一个例子中，各mos管均可以为tft(thin film transistor，薄膜晶体管)。一个例子中，针对本技术的像素电路中的任一mos管，该mos管可以为n型mos管，也可以为p型mos管，具体可以根据实际情况自行选择；该mos管的第一端为源极或漏极，该mos管的第二端为与第一端对应的漏极或源极。
117.一个例子中，以像素电路中的各mos管均为p型mos管，各端电压的时序图例如图7所示为例，对图4所示的像素电路的驱动过程进行说明。像素电路中vdd1、vdd2、vdd3电压为常高电平，initial电压为常低电平，sweep为斜坡电压。gate pwm为栅极扫描信号，由外围的移位寄存器生成，gate ccg为全局信号，pwm data为数据信号，每个像素的数据信号由预显示的灰阶决定，cct data为全局数据信号，由预设的最大亮度决定。其中vdd2
‑
t11vth>vdd1，vth表示开启电压，t11vth即t11的开启电压。可以理解的是p型mos管也可以替换为n型mos管，但是需要相应的调整各端电压的时序，其替换方案仍在本技术的保护范围内。
118.初始化阶段：reset为低电平，t3、t6、t9、t13打开，vdd3通过t3对c1的第一端进行充电，n1点的电压为vdd3，initial通过t6对c1的第二端写入initial电压，n2点的电压为initial电压，从而实现c1两端的电压复位。vdd3通过t9对c2的第一端进行充电，n3点的电压为vdd3，initial通过t13对c2的第二端写入initial电压，n4点的电压为initial电压，从而实现c2两端的电压复位。
119.pwm data vth补偿阶段(即脉冲宽度调制数据电压补偿阶段)：reset变为高电平，t3、t6、t9、t13关闭。gate pwm为低电平，t2、t5打开，pwm data通过t2对c1的第一端写入pwm data电压，n1点的电压为pwm data电压。vdd2为常高电平，c1的第二端开始时为initial电压(低电平)，因此t4打开形成二极管连接；vdd2通过t4及t5向c1的第二端充电，直至c1的第二端的电压充至vdd2 t4vth时截止，t4关闭，n2点的电压为vdd2 t4vth。
120.cct data vth补偿阶段(全局信号电压补偿阶段)：gate ccg为低电平，t10、t12打开，pwm data通过t10对c2的第一端写入pwm data电压(此时pwm data电压具体为cct data电压)，n3点的电压为cct data电压。vdd1为常高电平，c2的第二端开始时为initial电压(低电平)，因此t11打开形成二极管连接，vdd1通过t11及t12向c2的第二端充电，直至c2的第二端的电压充至vdd1 t11vth时截止，t11关闭，n4点的电压为vdd1 t11vth。
121.发光阶段：em为低电平，t1、t7、t8、t14打开，vdd3通过t8对c2的第一端写入vdd3电压，n3点的电压为vdd3，由于c2的coupling(耦合)作用，c2的第二端即n4点的电位为(vdd3
‑
cct data) (vdd1 t11vth)，此时t11打开，vdd1的驱动电压通过t11、t14输出至发光器件，发光器件发光，其发光电流正比于(vdd3
‑
cct data)2。同时sweep端通过t1向c1的第一端写入sweep电压，n1点的电压为sweep，由于c1的coupling作用，c1的第二端即n2点的电压为(sweep
‑
pwm data) (vdd2 t4vth)，sweep为斜坡电压逐渐降低，当n2点电压与vdd2压差降
至小于t4vth时，t4打开，vdd2端通过t4、t7将vdd2电压写入n4点，此时t11的栅极电压为vdd2单元，由于vdd2
‑
t11vth>vdd1，此时t11关闭，发光器件失去驱动电压，发光器件不发光。
122.在本技术实施例中，给出了像素电路的一种可能的电路图，实现了针对单个像素的独立pwm扫描；对第二输出子电路输出的数据信号进行补偿，第十四mos管将补偿后的数据信号输出至发光器件，提高了输出的数据信号的稳定性及准确性，能够改善发光器件低亮度下电流不稳定的问题。
123.在一种可能的实施方式中，参见图5，所述像素电路还包括：
124.阳极复位模块3，用于对发光器件进行阳极复位。
125.在一种可能的实施方式中，参见图6a，所述阳极复位模块包括第十五mos管t15；所述第十五mos管t15的第一端与所述发光二极管的第一端连接，所述第十五mos管t15的第二端与所述发光二极管的第二端连接，所述第十五mos管t15的栅极与阳极复位电压端(array test端)连接。其中，图中的vss端为驱动工作电压负电压端，n1及n2分别表示第一电容c1的第一端及第二端，n3及n4分别表示第二电容c2的第一端及第二端。
126.在一种可能的实施方式中，参见图6b，所述阳极复位模块包括第十五mos管t15；所述第十五mos管t15的第一端与常低电压端(initial端)连接，所述第十五mos管t15的第二端与所述发光二极管的阳极连接，所述第十五mos管t15的栅极与复位电压端(reset端)连接。其中，图中的vss端为驱动工作电压负电压端，n1及n2分别表示第一电容c1的第一端及第二端，n3及n4分别表示第二电容c2的第一端及第二端。
127.在本技术实施例中，利用阳极复位模块实现了发光二极管的阳极复位完善了像素电路的功能，实现了像素发光二极管的快速放电，提高显示效果。
128.下面以图6a为例，对本技术实施例中的像素电路的工作流程进行介绍，像素电路主要由两部分组成，一部分实现pwm功能，由t1～t7，c1组成。一部分实现恒流作用，由t8～t14，c2组成。t15为实现发光二极管器件的阳极复位和array test(阵列测试)。
129.一个例子中，像素电路中的各mos管均为p型mos管，各端电压的时序图例如图7所示，像素电路中vdd1、vdd2、vdd3电压为常高电平，initial电压为常低电平，sweep为斜坡电压。gate pwm为栅极扫描信号，由外围的移位寄存器生成，gate ccg为全局信号，pwm data为数据信号，每个像素的数据信号由预显示的灰阶决定，cct data为全局数据信号，由预设的最大亮度决定。其中vdd2
‑
t11vth>vdd1，vth表示开启电压，t11vth即t11的开启电压。可以理解的是p型mos管也可以替换为n型mos管，但是需要相应的调整各端电压的时序，其替换方案仍在本技术的保护范围内。其中，n1、n2、n3、n4点在各阶段的电压如图8所示。
130.初始化阶段：reset为低电平，t3、t6、t9、t13打开，vdd3通过t3对c1的第一端进行充电，n1点的电压为vdd3，initial通过t6对c1的第二端写入initial电压，n2点的电压为initial电压，从而实现c1两端的电压复位。vdd3通过t9对c2的第一端进行充电，n3点的电压为vdd3，initial通过t13对c2的第二端写入initial电压，n4点的电压为initial电压，从而实现c2两端的电压复位。
131.pwm data vth补偿阶段(即脉冲宽度调制数据电压补偿阶段)：reset变为高电平，t3、t6、t9、t13关闭。gate pwm为低电平，t2、t5打开，pwm data通过t2对c1的第一端写入pwm data电压，n1点的电压为pwm data电压。vdd2为常高电平，c1的第二端开始时为initial电
压(低电平)，因此t4打开形成二极管连接；vdd2通过t4及t5向c1的第二端充电，直至c1的第二端的电压充至vdd2 t4vth时截止，t4关闭，n2点的电压为vdd2 t4vth。
132.cct data vth补偿阶段(全局信号电压补偿阶段)：gate ccg为低电平，t10、t12打开，pwm data通过t10对c2的第一端写入pwm data电压(此时pwm data电压具体为cct data电压)，n3点的电压为cct data电压。vdd1为常高电平，c2的第二端开始时为initial电压(低电平)，因此t11打开形成二极管连接，vdd1通过t11及t12向c2的第二端充电，直至c2的第二端的电压充至vdd1 t11vth时截止，t11关闭，n4点的电压为vdd1 t11vth。
133.发光阶段：em为低电平，t1、t7、t8、t14打开，vdd3通过t8对c2的第一端写入vdd3电压，n3点的电压为vdd3，由于c2的coupling(耦合)作用，c2的第二端即n4点的电位为(vdd3
‑
cct data) (vdd1 t11vth)，此时t11打开，vdd1的驱动电压通过t11、t14输出至发光器件，发光器件发光，其发光电流正比于(vdd3
‑
cct data)2。同时sweep端通过t1向c1的第一端写入sweep电压，n1点的电压为sweep，由于c1的coupling作用，c1的第二端即n2点的电压为(sweep
‑
pwm data) (vdd2 t4vth)，sweep为斜坡电压逐渐降低，当n2点电压与vdd2压差降至小于t4vth时，t4打开，vdd2端通过t4、t7将vdd2电压写入n4点，此时t11的栅极电压为vdd2单元，由于vdd2
‑
t11vth>vdd1，此时t11关闭，发光器件失去驱动电压，发光器件不发光。
134.器件放电和blanking阶段(空白区阶段)：test信号低电平，t15打开，将发光器件的阳极与vss端导通，从而实现对发光器件阳极进行复位。
135.一个例子中，在像素电路如图6b所示，在各mos管均为p型mos管的情况下，其各端电压的时序图例如图9所示，初始化阶段、pwm data vth补偿阶段、cct data vth补偿阶段及发光阶段各mos管的通断状态可以参见上述实施例。器件放电和空白区阶段：reset为低电平，initial为低电平，且reset电压
‑
initial电压＜t15vth，t15打开，将发光器件阳极与initial端导通，从而实现对发光器件阳极进行复位。
136.本技术实施例中的像素电路采用15t2c(15个mos管2个电容)结构，一部分实现pwm功能，一部分实现恒流作用，可以实现每个像素的pwm调制功能，并且能够改善了发光二极管器件低亮度下电流不稳定的问题。
137.本技术实施例还提供了一种显示基板，包括：多个上述任一所述的像素电路及每个所述像素电路各自电连接的发光器件。所述发光器件具体可以为电流驱动型器件，例如可以为电流型发光二极管，如微型发光二极管(micro light emitting diode，)、迷你发光二极管(mini light emitting diode)、有机电致发光二极管(organic light emitting diode)或者量子点发光二极管(quantum light emitting diode)等，均在本技术的保护范围内。一个例子中，所述显示基板还包括外围电路，外围电路用于提供各端的电压等，例如vdd1、vdd2、vdd3、em等端的电压，外围电路的具体结构可以参见相关显示基板中外围电路的结构，本技术中不做具体限定。
138.本技术实施例还提供了一种显示装置，包括：保护外壳及上述任一显示基板。保护外壳的具体结构可以参见相关显示装置中保护外壳的结构，本技术中不做具体限定。
139.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖
非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
140.本说明书中的各个实施例均采用相关的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
141.以上所述仅为本发明的较佳实施例，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。