用于无线通信系统的并行序列噪声消除（PSiC）接收器架构的制作方法

用于无线通信系统的并行序列噪声消除(psic)接收器架构
1.相关申请案交叉引用
2.本技术要求于2019年3月1日递交的发明名称为“一种用于无线通信系统的并行序列噪声消除(psic)接收器架构”的第16290146号美国专利申请案的在先申请优先权，该专利申请案的内容以引入的方式并入本文。
技术领域
3.本发明大体涉及无线通信领域，尤其涉及一种采用并行序列噪声消除(parallelized successive interference cancellation，psic)技术来优化码分复用(code division multiplexed，cdm)信号解码的无线通信接收器架构。


背景技术：

4.通常，无线通信接收器系统接收多个已经过编码和调制的模拟数据信号。这些模拟数据信号可以使用码分复用(code division multiplexing，cdm)技术在接收器中进行组合，该技术采用具有比调制模拟数据信号更高的频率的代码集。这种组合产生的输出信号分布在很宽的带宽上。使用高码率来扩展数据信号，这样能够在通过模数转换器(analog
‑
to
‑
digital convertor，adc)采样之前将多个输入信号组合为单个信号，从而共用接收器硬件资源。
5.然而，应当理解，这些高码率信号的解码操作会给无线接收器系统带来一些挑战。即，接收器系统需要采用能够以更高速度运行的硬件、软件和固件元件来正确处理高码率信号。此外，此类解码操作可能会影响矢量幅度误差(error vector magnitude，evm)性能。
6.对现有无线通信系统提出的某些增强以及下一代无线通信设计可能会加剧这些挑战。此类增强和设计包括部署高采样率adc以对高码率宽带信号进行采样。此类增强和设计可能会导致接收器硬件和软件处理资源紧张。


技术实现要素：

7.本发明的一个目的是提供一种用于处理无线模拟信号的无线接收器架构。本发明所公开的无线接收器架构包括：信号编码模块，用于通过正交码集对多个接收的模拟信号进行编码，并将所述编码模拟信号组合成单个编码模拟复合信号；模数转换单元，用于将所述单个编码模拟复合信号转换为包含组成的数字信号的单个编码数字复合信号。本发明所公开的所述架构还包括：一组多个连续干扰消除(successive interference cancellation，sic)模块，用于顺序地从所述单个编码数字复合信号中去除所述组成的数字信号，直到剩余单个组成的数字信号；以及解码模块，用于从所述单个编码数字复合信号中解码所述剩余的组成的数字信号。
8.根据本发明的其它方面，提供了一种用于处理无线信号的方法。本发明所公开的无线信号处理方法包括：通过正交码集对多个接收的模拟信号进行编码，并将所述编码模拟信号组合成单个编码模拟复合信号；以及将所述单个编码模拟复合信号转换为包含组成
的数字信号的单个编码数字复合信号。本发明所公开的所述方法还包括：通过一组多个连续干扰消除(successive interference cancellation，sic)模块顺序地从所述单个编码数字复合信号中去除所述组成的数字信号，直到剩余单个组成的数字信号；以及解码所述单个编码数字复合信号中的所述剩余的组成的数字信号。
附图说明
9.进一步地，通过阅读以下结合附图所作的详细描述将容易了解本技术的特征和优势，附图中：
10.图1a示出了一种传统cdm接收器架构的高层级功能框图；
11.图1b示出了传统cdm编码技术的代表性示例；
12.图1c示出了传统cdm解码技术的代表性示例；
13.图2a示出了本发明各实施例提供的并行序列噪声消除(parallelized successive interference cancellation，psic)接收器解码架构的功能框图；
14.图2b示出了本发明各实施例提供的psic接收器解码架构包含的基本解码和干扰消除模块；
15.图3示出了本发明各实施例提供的基于psic的接收器解码处理的功能流程图；
16.图4a示出了标准码率下传统cdm解码器处理的代表性模拟试验性能结果；
17.图4b示出了本发明各实施例提供的标准码率下psic解码器处理的代表性模拟试验性能结果；
18.图4c示出了本发明各实施例提供的降低码率下psic解码器处理的模拟试验性能结果的代表性性能。
19.应当理解，在所有附图和相应的描述中，相同的特征用相同的参考标记标识。此外，还应理解，附图和随后的描述仅用于说明目的，并且本发明所公开的内容并非为了限制所述权利要求的范围。
具体实施方式
20.本文所使用的术语“约”或“大约”是指与标称值相差 /
–
10％的变化。需要理解的是，这种变化总是包括在本文提供的给定值中，无论是否具体提及。
21.除非另有定义，否则本文所用的所有技术和科学术语都具有与本发明普通技术人员公知的含义相同的含义。
22.图1a示出了用于处理接收的模拟信号的传统接收器100的架构的功能框图。所述传统接收器100包括码分复用器编码器模块110、抗混叠滤波器116、模数转换器(analog
‑
to
‑
digital converter，adc)118和cdm解码器模块120。cdm编码器模块110依次包括模拟混频元件112
‑1……
112
‑
m和合路器单元114。cdm解码器模块120包括相干器元件122
‑1……
122
‑
m和积分器元件124
‑1……
124
‑
m。可以有其它元件，但为了简明起见未示出。
23.如图1a所示，传统接收器100接收m个模拟信号x1(t)、x2(t)
……
x
m
(t)，这些模拟信号可以通过一个或多个合适的结构接收，例如多输入多输出(multiple
‑
input
‑
multiple
‑
output，mimo)/大规模mimo(massive mimo，m
‑
mimo)天线(未示出)。此外，所接收的m个模拟信号中的每一个都可以具有不同的调制/编码特性。
24.如图所示，cdm编码器模块110用于接收、编码所接收的m个模拟信号x1(t)、x2(t)
……
x
m
(t)并将其转换为单个复合编码模拟信号y(t)。特别地，信号x1(t)、x2(t)
……
x
m
(t)分别通过相应的模拟混频元件112
‑1……
112
‑
m与包括代码c1、c2……
c
m
的代码集混合。然后通过合路器单元114组合编码后的m个模拟信号以生成单个编码模拟信号y(t)。
25.应当理解，所述代码集c1、c2……
c
m
可以基于任何正交或伪随机噪声(pseudo
‑
random noise，pn)代码，例如walsh、哈达马、gold、barker代码等。这些代码具有所需的编码特性，并且可以在显著高于接收的模拟信号x1(t)、x2(t)
……
x
m
(t)的采样率f
s
的编码率f
c
下实现。在各种实现方式中，编码率f
c
至少比信号采样率f
s
大一个数量级。这样，cdm编码器模块110会输出在宽频宽上有效分布的单个高速率编码模拟信号y(t)。
26.作为非限制性的说明性示例，可以考虑有两个接收的模拟信号流：x
a
(t)，包括数据符号a1、a2、a3；x
b
(t)，包括数据符号b1、b2、b3，以及两个正交码：c
a
，包括[1,
–
1,1,
–
1]；c
b
，包括[1,
–
1,
–
1,1]，如图1b所示。如上所述，cdm编码器模块110分别将模拟符号x
a
(t)、x
b
(t)与正交码c
a
、c
b
混合以生成图1b所示的编码流。然后将所述编码流提供给合路器单元114以输出单个编码宽带模拟信号y(t)，如下所示。
[0027][0028]
如图1a所示，然后可以将所述单个编码模拟信号y(t)提供给抗混叠滤波器(anti
‑
aliasing filter，aaf)116。aaf 116用于限制感兴趣的带宽并减轻可能导致混叠效应的信号分量。然后可以将经滤波的编码模拟信号(aaf 116的输出)提供给模数转换器adc 118。adc 118将所述经滤波的编码模拟信号y(t)转换为编码宽带数字复合信号y
i
(t)。
[0029]
在经过数字转换之后，可以将所述编码宽带数字信号y
i
(t)向下游传输以供进一步处理，例如由cdm解码器模块120执行的解码操作。cdm解码器模块120处理编码数字复合信号y
i
(t)，以将y
i
(t)信号解码并分离成数字信号x'1、x'2……
x'
m
，这些数字信号包含接收到的m个模拟信号x1(t)、x2(t)
……
x
m
(t)的信息内容。
[0030]
在图1a所示的具体实施例中，将编码数字复合信号y
i
(t)转发到cdm解码器模块120的相应相干器元件122
‑1……
122
‑
m。为所述相干器元件122
‑1……
122
‑
m中的每一个提供来自所述代码集c1、c2……
c
m
的相应代码，该代码与信号y
i
(t)混合以生成相干混合数字样本。所述相干混合数字样本随后由相应的积分元件124
‑1……
124
‑
m处理，以对所述数字样本进行积分(即，平均)以生成呈现所接收的m个模拟信号x1(t)、x2(t)
……
x
m
(t)的信息内容的信号x'1、x'2……
x'
m
。
[0031]
图1c示出了可与图1b的cdm编码示例结合使用的cdm解码操作的示例。图1c示出了将y
i
(t)分解为呈现所接收的模拟信号x
a
(t)的信息内容的数字信号x'
a
。如图所示，cdm解码器模块120将编码数字复合信号y
i
(t)与正交码c
a
进行混合和相干处理，以生成图1c所示的相干数字符号。然后对所述相干数字符号进行组合和积分处理，以输出包括数字符号a'1、a'2、a'3的数字信号x'
a
，如图1c所示。以这种方式，当通过其它正交码调制时，组合和积分过程可抵消其它组成信号，以生成呈现所接收的模拟数据符号a1、a2、a3的信息内容的数字符号a'1、a'2、a'3。
[0032]
应当理解，上述在理论上在解码操作期间有效地消除不相干信号分量的相干操作在实践中难以实现。一个促成因素是编码操作发生在模拟域中，而解码操作发生在数字域中。还需要假设所述模拟符号在码长周期内不改变。然而，在实践中，所述模拟符号可能会
在码长周期内发生变化，这在数字代码相干和积分处理过程中会引入来自其它符号的残余，从而导致干扰误差。
[0033]
可以通过增加码率以增加码长周期内的符号变化来减少这些干扰误差。然而，从硬件和实现的角度来看，这种码率的增加可能导致成本过高。此外，码率的增加还可能进一步增加传统接收器100的组成模块和组件(例如，模拟混频器、adc等)的负担。
[0034]
图2a示出了本发明各实施例提供的并行序列噪声消除(parallelized successive interference cancellation，psic)接收器200的功能框图。psic接收器200通过以并行连续方式去除嵌入宽带数字信号y
i
(t)中的其它数字信号的干扰，来以数字方式从编码宽带数字信号y
i
(t)中提取和解码感兴趣的数字信号。
[0035]
换言之，psic接收器200的每个并行路径会将除一个感兴趣的数字信号之外的所有信号都视为干扰信号。在操作中，这会导致连续去除每个干扰信号，直到仅剩感兴趣的数字信号。这样，随着每个干扰信号被顺序地解码和去除，最后一个要解码的数字信号(即感兴趣的数字信号)的矢量幅度误差(error vector magnitude，evm)将表现出来自其它先前解码信号的最小干扰。
[0036]
如图2a所示，psic接收器200具有多个并行路径，每个路径包含多个连续干扰消除(successive interference cancellation，sic)模块220。所述sic模块220中的每一个都基于所应用的正交码从其它数字信号中去除干扰。通过沿着每条并行路径顺序地实现sic模块220，psic接收器200在解码操作期间连续进行处理以消除每一个干扰信号，直到剩下感兴趣的数字信号。
[0037]
图2b示出了本发明各实施例提供的基本sic模块220。在所描述的实施例中，sic模块220从宽带数字信号y
i
(t)中去除信号rx 2。sic模块220包括第一混频元件222、积分器单元224、上采样单元226、第二混频元件228、减法元件230和延迟元件232。
[0038]
如图所示，第一混频元件222接收编码宽带数字信号y
i
(t)，并用于将信号y
i
(t)与最初用来编码所述信号rx 2的相同正交码(在此示例中是正交码2)混合。这样，第一混频元件222便可去除除信号rx 2之外的所有信号。所述混合信号y
i
(t)提供给积分器单元224，所述积分器单元对多个样本的混合信号进行有效的平均处理。因此，积分器单元224的输出是信号rx2的有效下采样解码版本。然后，由上采样单元226以与平均样本数相等的倍数对平均后的信号进行上采样，以补偿积分器单元224的下采样效应。
[0039]
上采样信号随后由第二混频元件228再次与正交码2混合以生成编码信号rx 2。然后将所述编码信号rx 2转发到减法元件230。
[0040]
sic模块220进一步向延迟元件232提供宽带数字信号y
i
(t)的副本。延迟元件232引入的延迟与第一混频元件222、积分器单元224、上采样单元226、第二混频元件228所需的处理时间相当。宽带数字信号y
i
(t)的延迟版本用作减法元件230的输入，所述减法元件从宽带数字信号y
i
(t)中减去编码信号rx 2。因此，sic模块220的输出是y
i
(t)，信号rx 2基本上被去除，即y
i
(t)
–
rx 2。
[0041]
假设有上述基本sic模块220，对于m个编码信号，psic接收器200沿着m个并行路径中的每一个顺序地合并m
–
1个sic模块220以连续地去除m
–
1个信号的干扰，直到剩下要解码的最后一个数字信号(即，感兴趣的数字信号)。该系统化过程通过psic接收器200的m个路径以并行方式执行以解码全部的m个数字信号。
[0042]
鉴于此，图2a提供了psic接收器200的一个示例性场景，所述接收器合并了sic模块220
‑
1至220
‑
4以解码来自编码宽带数字信号y
i
(t)的四个信号x'1(rx1)、x'2(rx2)、x'3(rx3)和x'4(rx4)。特别地，对于第一并行路径，psic接收器200采用第一组250
‑
1按顺序实现的sic模块220
‑
2、220
‑
3和220
‑
4，这些模块分别并连续地去除来自编码宽带数字信号y
i
(t)的信号x'2(rx2)、x'3(rx3)和x'4(rx4)的干扰。这可有效地从宽带数字信号y
i
(t)中提取/解码第一个感兴趣的信号x'1(rx1)。
[0043]
特别地，第一组250
‑
1的sic模块220
‑
2接收并处理宽带数字信号y
i
(t)以有效地去除来自信号x'2(rx2)的干扰。sic模块220
‑
2生成的信号，即[y
i
(t)
–
x'2(rx2)]提供给sic模块220
‑
3，该模块以类似的方式去除信号x'3(rx3)中的干扰以生成结果信号[y
i
(t)
–
x'2(rx2)
–
x'3(rx3)]。依次地，sic模块220
‑
3生成的信号提供给sic模块220
‑
4，同样，该模块也以类似的方式去除信号x'4(rx4)中的干扰以生成结果信号[y
i
(t)
–
x'2(rx2)
–
x'3(rx3)
–
x'4(rx4)]。在此阶段，在去除信号x'2(rx2)、x'3(rx3)和x'4(rx4)的干扰后，只有感兴趣的信号，即x'1(rx1)留在信号y
i
(t)中。
[0044]
然后psic接收器200将仅包含剩余x'1(rx1)的信号y
i
(t)提供给解码器模块255
‑
1，其会解码和提取x'1(rx1)。特别地，解码器模块255
‑
1将信号y
i
(t)与最初用来编码x1(t)信号的相同正交码(即，正交码1)混合以生成相干数字信号。然后对相干数字信号进行积分以生成x'1，呈现了所接收的模拟信号x1(t)的所需数字信息内容。
[0045]
以类似的方式，如图2a所示，psic接收器200以并行方式实现第二、第三和第四组250
‑
2、250
‑
3、250
‑
4，以系统地去除对于每个相应并行路径而言不是感兴趣的信号的信号干扰。在经过相应组250
‑
2、250
‑
3、250
‑
4处理之后留在信号y
i
(t)中的感兴趣的信号随后由相应的解码器模块255
‑
2、255
‑
3、255
‑
4进行解码和提取。
[0046]
以这种方式，psic接收器200通过去除来自嵌入在宽带数字信号中的其它数字信号的干扰，来以并行连续方式有效地提取和解码感兴趣的特定数字信号。应当理解，psic接收器200可以通过软件构造来实现，以促进与现有接收器架构(例如，传统接收器100的架构)的集成。还应理解，虽然为了简明起见，本文将psic接收器200的模块和组件描述和描绘为分立元件，但是在不脱离所公开的实施例的情况下可以共用、组合和/或集成这些模块和组件。
[0047]
图3示出了本发明各实施例提供的针对基于psic的接收器的操作的过程300的功能流程图。如图所示，过程300从任务块310开始，其中，psic接收器200接收包含所需信息内容的多个模拟信号。如上所述，所接收的无线模拟信号中的每一个都可以具有不同的调制/编码属性。
[0048]
过程300继续执行任务块312，其中，通过模拟混频元件将接收的信号与正交码混合来对多个接收的信号进行编码。随后，所述编码模拟信号由合路器单元组合以生成单个模拟复合信号。
[0049]
在任务块314，过程300对所述单个模拟复合信号进行滤波并生成单个数字复合信号。如上所述，抗混叠滤波器执行滤波操作以限制感兴趣的带宽并减轻可能导致混叠的信号分量。然后，将滤波后的编码模拟信号提供给模数转换器adc，模数转换器adc将滤波后的编码模拟信号y(t)转换为编码宽带数字复合信号y
i
(t)。
[0050]
过程300前进到任务块316，其中，psic接收器200以顺序方式连续解码和去除数字
复合信号y
i
(t)中的数字信号，直到数字复合信号y
i
(t)中仅剩感兴趣的信号。即，如图2a所示，psic接收器200沿路径顺序地合并一组多个sic模块220，其中，每个所述sic模块220基于所应用的正交码从数字信号中去除干扰，直到仅剩感兴趣的数字信号。然后，在任务块318，psic接收器200从复合信号y
i
(t)解码剩余的感兴趣数字信号。
[0051]
在判定块320，过程300确定是否所有的m个感兴趣的数字信号都已从复合信号y
i
(t)解码。如果是，则过程300结束；如果否，则过程300前进到任务块322，其中，以并行方式重复针对所有psic接收器200路径的任务块316的连续去除/解码操作，直到嵌入复合数字信号y
i
(t)中的所有数字信号都完成解析和解码。如图2a所示，针对psic接收器200的每个并行路径实现多个sic模块220的顺序组，直到从复合数字信号y
i
(t)中完成所有信号(例如，x'1(rx1)、x'2(rx2)、x'3(rx3)和x'4(rx4))的解析和解码。
[0052]
图4a示出了传统cdm解码器处理(即，不采用psic解码)的代表性模拟试验结果。该模拟试验应用了非限制性的示例性场景，其中包括四个20mhz lte ofdm信号，采用的码率f
c
是信号采样率f
s
的32倍(即，f
c
＝32x f
s
)。对于此场景，传统cdm解码器处理的平均矢量幅度误差(error vector magnitude，evm)性能为4.1％，峰值evm性能为16.8％。
[0053]
图4b示出了本发明各实施例提供的标准码率(即，f
c
＝32x f
s
)下psic解码器处理的代表性模拟试验结果。采用类似的模拟场景，psic解码器处理的平均evm性能为0.3％，峰值evm性能为1.7％。
[0054]
图4c示出了本发明各实施例提供的降低码率(即，f
c
＝16x f
s
)下psic解码器处理的代表性模拟试验性能结果。即使码率降低了一半，相比传统cdm解码器处理，psic解码器处理仍然有显著改进，平均evm性能为1.2％，峰值evm性能为6.7％。
[0055]
应当理解，可以通过基于硬件、基于软件、基于固件的元件和/或它们的组合来实现所描述的无线接收器架构、组成组件及关联过程的操作和功能。此类操作替代方案不以任何方式限制本发明的范围。
[0056]
还应理解，虽然本文参考特定特征、结构和实施例描述了本发明提出的原理，但应清楚，可以在不脱离所公开内容的情况下进行各种修改和组合。说明书和附图仅被视为所附权利要求书所定义的本发明的说明并且考虑落于本发明的范围内的任何和所有修改、变体、组合或均等物。