一种可变增益的相关双采样电路及控制方法与流程

1.本发明涉及图像传感器芯片信号处理技术领域，具体涉及一种可变增益的相关双采样电路及控制方法。


背景技术：

2.相关双采样(又称相关双取样，简称cds)电路不是直接测量图像传感器阵列中每个像素曝光完成后的输出电压，而是在每个像素曝光过程中测量两次输出电压：第一次测量是在曝光的开始时刻采样；第二次测量是在曝光结束的时刻采样。相关双采样电路输出的是这两次采样测量的电压差值，如图1所示，由于图像传感器前级电路输出叠加了fpn(固定图案噪声)、flicker noise(低频闪烁噪声)以及thermal noise(热噪声)等干扰噪声，在两次采样时间间隔里，fpn不变，以及低频噪声电压几乎不变，那么两次采样值相减即可消除fpn干扰，消减部分噪声，有效提高了信噪比。
3.目前所使用的相关双采样电路中，一类输出的是单端信号。单端信号在长线传输时，容易耦合噪声，给实际使用带来了一些困难。另一类电路里，采样电路和保持电路不可以并行方式工作，这样它们以串行方式工作，即在一个图像阵列中，每个像素的输出值顺序传给adc(模数转换器)数值量化。当拍摄连续移动的物体时，就需要做位移修正，因为每个像素在时间轴上的位置不同，直接成像是斜线的。面对快速移动的物体，会使得像素修正工作变得困难。由于噪声的存在，以一个自噪声为76uv
rms
的数字采集系统(包含adc)为例，如果输入的有效范围为2v，那么它的有效精度不足15位。使用一个放大的差分信号作为输入，假设它的有效范围为4v，则可以提高1位，从而达到有效精度接近16位。电路通过放大信号更好地适配后级adc数模转换器，降低了后级数值量化adc的指标要求。亟需一种可将单端输入信号转换为差分信号输出，同时采样电路与保持电路可并行工作并且可以进行信号放大的技术方案。


技术实现要素：

4.为此，本发明提供一种可变增益的相关双采样电路及控制方法，实现单端输入信号转换为差分信号放大输出，同时采样电路与保持电路可并行工作，无需进行像素修正。
5.为了实现上述目的，本发明提供如下技术方案：一种可变增益的相关双采样电路，包括开关k1、开关k2、开关k3、开关k4、开关k5、开关k2_b、开关k3_b、开关k4_b、开关k5_b、电容c1、电容c2、运算放大器opa和可变增益控制模块g；
6.电容c1和电容c2互相并联；
7.开关k5的一端、开关k4的一端和电容c1的一端连接于节点a；开关k5_b的一端、开关k4_b的一端和电容c2的一端连接于节点b；信号vsig输入至开关k5的另外一端，信号vsig还输入至开关k5_b的另外一端；开关k4的另外一端和开关k4_b的另外一端均连接参考电压vcm0；
8.电容c1的另外一端、开关k2的一端和开关k3的一端连接于节点c；电容c2的另外一
端、开关k3_b的一端和开关k2_b的一端连接于节点d；
9.开关k2的另外一端、开关k2_b的另外一端和开关k1的一端、运算放大器opa输入端连接于节点e；开关k3的另外一端和开关k3_b的另外一端均连接参考电压vcm1；
10.开关k1和可变增益控制模块g并联于运算放大器opa的反相输入端；
11.还包括开关k1`、开关k2`、开关k3`、开关k4`、开关k2_b`、开关k3_b`、开关k4_b`、开关k6、开关k6_b、电容c1`、电容c2`和可变增益控制模块g`；
12.电容c1`和电容c2`互相并联；
13.节点a`和节点a对称，节点b`和节点b对称，节点c`和节点c对称，节点d`和节点d对称，节点e`和节点e对称；
14.开关k4`的另外一端和开关k4_b`的另外一端均连接参考电压vcm0`；开关k3`的另外一端和开关k3_b`的另外一端均连接参考电压vcm1`；
15.开关k1`和可变增益控制模块g`并联于运算放大器opa的同相输入端；
16.位于运算放大器opa同相输入端的电路结构与位于运算放大器opa反相输入端的电路结构相同，运算放大器opa的同相输出端输出信号v
outp
，运算放大器opa的反相输出端输出信号v
outn
。
17.作为可变增益的相关双采样电路的优选方案，所述电容c1的容值、电容c2的容值、对称节点电容c1`的容值和对称节点电容c2`的容值相等。
18.作为可变增益的相关双采样电路的优选方案，所述可变增益控制模块g或可变增益控制模块g`包括依次互相并联的电容c
00
、电容c
01
至电容c
n
，n>1；电容c
01
至电容c
n
分别串联一个开关n，电容c
01
串联开关n
01
，电容c
n
串联开关n
n
。
19.作为可变增益的相关双采样电路的优选方案，对于开关kn和开关kn`，其中n为开关序号，n＝1、2、3或4；当开关序号相同时，kn和kn`同时闭合或同时断开。
20.作为可变增益的相关双采样电路的优选方案，对于开关kn和开关kn_b，其中n为开关序号，n＝2、3、4、5或6；当开关序号相同时，kn和kn_b的开关状态同时断开，或kn和kn_b的开关状态相反。
21.作为可变增益的相关双采样电路的优选方案，参考电压vcm0、vcm1、vcm0`和vcm1`均为低波动电压。
22.本发明还提供一种可变增益的相关双采样电路控制方法，采用上述的可变增益的相关双采样电路；
23.开关k1和开关k1`的控制端连接在一起，开关k1和开关k1`的控制信号为ck1；开关k2和开关k2`的控制端连接在一起，开关k2和开关k2`的控制信号为ck2；开关k3和开关k3`的控制端连接在一起，开关k3和开关k3`的控制信号为ck3；开关k4和开关k4`的控制端连接在一起，开关k4和开关k4`的控制信号为ck4；
24.开关k2_b和开关k2_b`的控制端连接在一起，开关k2_b和开关k2_b`的控制信号为ck2_b；开关k3_b和开关k3_b`的控制端连接在一起，开关k3_b和开关k3_b`的控制信号为ck3_b；开关k4_b和开关k4_b`的控制端连接在一起，开关k4_b和开关k4_b`的控制信号为ck4_b；
25.开关k5控制端的控制信号ck5；开关k6控制端的控制信号ck6；开关k5_b控制端的控制信号ck5_b；开关k6_b控制端的控制信号ck6_b；
26.控制信号ck5在t1时刻之前，由低变为高，在t1时刻，由高变为低，完成电容c1第一次信号采样；
27.控制信号ck6在t6时刻之前，由低变为高，在t6时刻，由高变为低，完成电容c1`第二次信号采样；
28.控制信号ck1在t2时刻，由高变为低，控制信号ck2_b在t2至t3时刻的时间点t2-3-1，由低变为高；控制信号ck3_b在t2-3-1至t3时刻的时间点t2-3-2，由高变为低；
29.控制信号ck4_b在t3时刻，由低变为高，运算放大器opa将电容c2和电容c2`电压差值在闭合的开关k2_b、开关k2_b`、开关k4_b、开关k4_b`、电容c2、电容c2`、可变增益控制模块和运算放大器opa共同构成的放大电路放大后保持和输出；控制信号ck4_b在t4时刻，由高变为低；控制信号ck3_b在t4至t5时刻的时间点t4-5-1，由低变高，控制信号ck2_b信号在t4-5-1至t5时刻的时间点t4-5-2，由高变为低；
30.控制信号ck1在控制信号ck2_b跳变后的t5时刻，由低变为高；
31.控制信号ck5_b在t7时刻之前，由低变为高，在t7时刻，由高变为低，电容c2完成第一次信号采样；
32.控制信号ck6_b在t12时刻之前，由低变为高，在t12时刻，由高变为低，电容c2`完成第二次信号采样；
33.控制信号ck1在t8时刻，由高变为低，控制信号ck2在t8至t9时刻的时间点t8-9-1，由低变为高，控制信号ck3在t8-9-1至t9时刻的时间点t8-9-2，由高变为低；
34.控制信号ck4在t9时刻，由低变为高，运算放大器opa将电容c1和电容c1`电压差值在闭合的开关k2、开关k2`、开关k4、开关k4`、电容c1、电容c1`、可变增益控制模块和运算放大器opa共同构成的放大电路放大后保持和输出；
35.控制信号ck4在t10时刻，由高变为低，ck3信号在t10至t11时刻的时间点t10-11-1，由低变高，控制信号ck2在t10-11-1至t11时刻的时间点t10-11-2，由高变为低；
36.控制信号ck1在控制信号ck2跳变后的t11时刻，由低变为高。
37.进一步的，控制信号ck6与控制信号ck5在t1时刻之前同时由低变高；控制信号ck6在t6时刻变低；
38.控制信号ck6_b与控制信号ck5_b在t7时刻之前同时由低变高；控制信号ck6_b在t12时刻变低。
39.作为可变增益的相关双采样电路控制方法的优选方案，控制信号ck3_b与控制信号ck1在t2时刻同时由高变低，在t5时刻同时由低变高；
40.控制信号ck3与控制信号ck1在t8时刻，同时由高变低，在t11时刻同时由低变高。
41.进一步的，控制信号ck6与控制信号ck5在t1时刻之前同时由低变高；控制信号ck6在t6时刻变低；
42.控制信号ck6_b与控制信号ck5_b在t7时刻之前同时由低变高；控制信号ck6_b在t12时刻变低。
43.本发明设有开关k1、开关k2、开关k3、开关k4、开关k5、开关k2_b、开关k3_b、开关k4_b、开关k5_b、电容c1、电容c2、可变增益控制模块g和运算放大器opa，还设有对称结构的电路：节点a`和节点a对称，节点b`和节点b对称，节点c`和节点c对称，节点d`和节点d对称，节点e`和节点e对称；位于运算放大器opa同相输入端的电路结构与位于运算放大器opa反
相输入端的电路结构相同，运算放大器opa的同相输出端输出信号v
outp
，运算放大器opa的反相输出端输出信号v
outn
。本发明实现输出一个差分信号，可抑制共模噪声，以利于模拟信号长线传输；同时本发明也实现了采样电路和保持、放大电路并行工作，在构成多像素的图像阵列时，无须像串行的工作方式那样，进行像素校正，从而简化了后续的图像处理工作。经过放大的差分信号可以降低后级数值量化adc的指标要求，降低整个系统设计难度和成本。
附图说明
44.为了更清楚地说明本发明的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。
45.图1为本发明提供的传统单个像素相关双采样(cds)原理示意图；
46.图2为本发明实施例中提供的可变增益的相关双采样电路；
47.图3为本发明实施例中提供的可变增益的相关双采样电路中可变增益控制模块示意图；
48.图4为本发明实施例中提供的可变增益的相关双采样电路控制方法中第一种控制信号的波形示意图；
49.图5为本发明实施例中提供的可变增益的相关双采样电路控制方法中第二种控制信号的波形示意图；
50.图6为本发明实施例中提供的可变增益的相关双采样电路控制方法中第三种控制信号的波形示意图；
51.图7为本发明实施例中提供的可变增益的相关双采样电路控制方法中第四种控制信号的波形示意图。
具体实施方式
52.以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
53.周知的，本技术方案中，信号处于高位，开关闭合，信号处于低位，开关断开，通过信号的低位或高位切换实现开关的断开或闭合。
54.参见图2和图3，提供一种可变增益的相关双采样电路，包括开关k1、开关k2、开关k3、开关k4、开关k5、开关k2_b、开关k3_b、开关k4_b、开关k5_b、电容c1、电容c2、运算放大器opa和可变增益控制模块g；
55.电容c1和电容c2互相并联；
56.开关k5的一端、开关k4的一端和电容c1的一端连接于节点a；开关k5_b的一端、开关k4_b的一端和电容c2的一端连接于节点b；信号vsig输入至开关k5的另外一端，信号vsig还输入至开关k5_b的另外一端；开关k4的另外一端和开关k4_b的另外一端均连接参考电压
vcm0；
57.电容c1的另外一端、开关k2的一端和开关k3的一端连接于节点c；电容c2的另外一端、开关k3_b的一端和开关k2_b的一端连接于节点d；
58.开关k2的另外一端、开关k2_b的另外一端和开关k1的一端、运算放大器opa输入端连接于节点e；开关k3的另外一端和开关k3_b的另外一端均连接参考电压vcm1；
59.开关k1和可变增益控制模块g并联于运算放大器opa的反相输入端；
60.还包括开关k1`、开关k2`、开关k3`、开关k4`、开关k2_b`、开关k3_b`、开关k4_b`、开关k6、开关k6_b、电容c1`、电容c2`和可变增益控制模块g`；
61.电容c1`和电容c2`互相并联；
62.节点a`和节点a对称，节点b`和节点b对称，节点c`和节点c对称，节点d`和节点d对称，节点e`和节点e对称；
63.开关k4`的另外一端和开关k4_b`的另外一端均连接参考电压vcm0`；开关k3`的另外一端和开关k3_b`的另外一端均连接参考电压vcm1`；
64.开关k1`和可变增益控制模块g`并联于运算放大器opa的同相输入端；
65.位于运算放大器opa同相输入端的电路结构与位于运算放大器opa反相输入端的电路结构相同，运算放大器opa的同相输出端输出信号v
outp
，运算放大器opa的反相输出端输出信号v
outn
。
66.可变增益的相关双采样电路的一个实施例中，所述电容c1的容值、电容c2的容值、对称节点电容c1`的容值和对称节点电容c2`的容值相等。电容c1和电容c1`作为一组，电容c2和电容c2`作为一组，其中一组电容处于采样状态时，另外一组的电容处于保持状态。
67.可变增益的相关双采样电路的一个实施例中，所述可变增益控制模块g或可变增益控制模块g`包括依次互相并联的电容c
00
、电容c
01
至电容c
n
，n>1；电容c
01
至电容c
n
分别串联一个开关n，电容c
01
串联开关n
01
，电容c
n
串联开关n
n
。
68.具体的，可变增益控制模块的等效电容值c
g
由图3所示的电路确定，n
k
为使能信号，当开关k闭合时n
k
＝1，当开关k断开时n
k
＝0。
69.可变增益的相关双采样电路的一个实施例中，对于开关kn和开关kn`，其中n为开关序号，n＝1、2、3或4；当开关序号相同时，kn和kn`同时闭合或同时断开。即开关k1和开关k1`同时闭合或者同时断开，开关k2和开关k2`同时闭合或者同时断开，开关k3和开关k3`同时闭合或者同时断开，开关k4和开关k4`同时闭合或者同时断开。当控制信号为高时，驱动开关kn和开关kn`闭合，当控制信号为低时，驱动开关kn和开关kn`断开。
70.可变增益的相关双采样电路的一个实施例中，对于开关kn和开关kn_b，其中n为开关序号，n＝2、3、4、5或6；当开关序号相同时，kn和kn_b的开关状态同时断开，或kn和kn_b的开关状态相反。开关kn和开关kn_b不会同时闭合，但是可以同时断开。即开关k2和开关k2_b不会同时闭合，开关k3和开关k3_b不会同时闭合，开关k4和开关k4_b不会同时闭合，开关k5和开关k5_b不会同时闭合，开关k6和开关k6_b不会同时闭合。
71.可变增益的相关双采样电路的一个实施例中，参考电压vcm0、vcm1、vcm0`和vcm1`均为低波动电压。采用低波动电压可有效降低差分输出信号的噪声。
72.对比图2和图3，参见图4，本发明还提供一种可变增益的相关双采样电路控制方
法，采用上述的可变增益的相关双采样电路；
73.开关k1和开关k1`的控制端连接在一起，开关k1和开关k1`的控制信号为ck1；开关k2和开关k2`的控制端连接在一起，开关k2和开关k2`的控制信号为ck2；开关k3和开关k3`的控制端连接在一起，开关k3和开关k3`的控制信号为ck3；开关k4和开关k4`的控制端连接在一起，开关k4和开关k4`的控制信号为ck4；
74.开关k2_b和开关k2_b`的控制端连接在一起，开关k2_b和开关k2_b`的控制信号为ck2_b；开关k3_b和开关k3_b`的控制端连接在一起，开关k3_b和开关k3_b`的控制信号为ck3_b；开关k4_b和开关k4_b`的控制端连接在一起，开关k4_b和开关k4_b`的控制信号为ck4_b；
75.开关k5控制端的控制信号ck5；开关k6控制端的控制信号ck6；开关k5_b控制端的控制信号ck5_b；开关k6_b控制端的控制信号ck6_b；
76.控制信号ck5在t1时刻之前，由低变为高，在t1时刻，由高变为低，完成电容c1第一次信号采样；
77.控制信号ck6在t6时刻之前，由低变为高，在t6时刻，由高变为低，完成电容c1`第二次信号采样；
78.控制信号ck1在t2时刻，由高变为低，控制信号ck2_b在t2至t3时刻的时间点t2-3-1，由低变为高；控制信号ck3_b在t2-3-1至t3时刻的时间点t2-3-2，由高变为低；
79.控制信号ck4_b在t3时刻，由低变为高，运算放大器opa将电容c2和电容c2`电压差值在闭合的开关k2_b、开关k2_b`、开关k4_b、开关k4_b`、电容c2、电容c2`、可变增益控制模块和运算放大器opa共同构成的放大电路放大后保持和输出；控制信号ck4_b在t4时刻，由高变为低；控制信号ck3_b在t4至t5时刻的时间点t4-5-1，由低变高，控制信号ck2_b信号在t4-5-1至t5时刻的时间点t4-5-2，由高变为低；
80.控制信号ck1在控制信号ck2_b跳变后的t5时刻，由低变为高；
81.控制信号ck5_b在t7时刻之前，由低变为高，在t7时刻，由高变为低，电容c2完成第一次信号采样；
82.控制信号ck6_b在t12时刻之前，由低变为高，在t12时刻，由高变为低，电容c2`完成第二次信号采样；
83.控制信号ck1在t8时刻，由高变为低，控制信号ck2在t8至t9时刻的时间点t8-9-1，由低变为高，控制信号ck3在t8-9-1至t9时刻的时间点t8-9-2，由高变为低；
84.控制信号ck4在t9时刻，由低变为高，运算放大器opa将电容c1和电容c1`电压差值在闭合的开关k2、开关k2`、开关k4、开关k4`、电容c1、电容c1`、可变增益控制模块和运算放大器opa共同构成的放大电路放大后保持和输出；
85.控制信号ck4在t10时刻，由高变为低，ck3信号在t10至t11时刻的时间点t10-11-1，由低变高，控制信号ck2在t10-11-1至t11时刻的时间点t10-11-2，由高变为低；
86.控制信号ck1在控制信号ck2跳变后的t11时刻，由低变为高。
87.具体的，图4所示的可变增益的相关双采样电路控制方法中，可变增益的相关双采样电路工作机制如下：
88.t1时刻，开关k5由闭合切换成断开，图像传感器信号vsig
1(t)
初值被采样至电容c1。t6时刻，开关k6由闭合切换成断开，图像传感器信号vsig
2(t)
终值被采样至电容c1`。t8
时刻，开关k1和开关k1`由闭合切换成断开，晚一些的t8-9-1时刻，开关k2和开关k2`由断开切换成闭合，再接下来的t8-9-2时刻，开关k3和开关k3`由闭合切换为断开，更晚的t9时刻，开关k4和开关k4`由断开切换成闭合。此时，闭合的开关k2、开关k2`、开关k4、开关k4`、电容c1、电容c1`、可变增益控制模块和运算放大器opa共同构成的放大电路放大后保持和输出。根据运放虚短，虚断，只放大处理差模信号，以及抑制共模信号的特性，运算放大器opa最终输出为可变增益控制模块的等效电容值c
g
由图3确定，n
k
为使能信号，当开关k闭合时n
k
＝1，当开关k断开时n
k
＝0。同时叠加到了v
sig1
和v
sig2
的fpn和flicker noise，以共模形式存在，因而会被运放的共模抑制特性所滤除。该输出一直保持至t10时刻，开关k4和开关k4`断开。v
outn
与v
outp
是一对经过放大的差分模拟信号，它们在长线传输过程中，具有抗干扰能力强的优点。此外，也更易于适配后面的adc数模转换器
89.至此，可变增益的相关双采样电路完成了对图像传感器信号vsig
(t)
在一个周期t内进行cds降噪的处理，在t9至10期间将该信号放大c1/c
g
倍，输出至后级电路进行数字量化。
90.具体的，时刻t6至t7期间，前级的图像传感器电路会完成复位，从而进入下一个周期的v
sig(t 1)
信号处理，这里记为t 1周期。在t7时刻时，开关k5_b由闭合切换至断开，图像传感器信号vsig
1(t 1)
初值被采样至电容c2。t12时刻，开关k6_b由闭合切换成断开，图像传感器信号vsig
2(t 1)
终值被采样至电容c2`。在t7至t12期间，既有采样t 1周期v
sig(t 1)
信号的操作，也有输出v
sig(t)
信号的操作，从而揭示了本发明的可变增益的相关双采样电路并行工作的特点，即采样和保持、放大同时进行。由此可推导，t2类似t8时刻，t3类似t9时刻，t4类似t10时刻，t5类似t11时刻，所以t3至t4时刻实际输出是v
sig(t-1)
信号。
91.对比图4，参见图5，可变增益的相关双采样电路控制方法的一个实施例中，在图4所示的可变增益的相关双采样电路控制方法基础上，控制信号ck6与控制信号ck5在t1时刻之前同时由低变高；控制信号ck6在t6时刻变低；控制信号ck6_b与控制信号ck5_b在t7时刻之前同时由低变高；控制信号ck6_b在t12时刻变低。这种工作方式可简化开关k6和开关k6_b的控制信号产生。图5和图4的差异仅在ck6和ck6_b控制信号上。开关k6在早于t1时刻的某一时间与开关k5同时由断开切换为闭合，然后在t6时刻断开。开关k6_b在早于t7时刻的某一时间与开关k5_b同时由断开切换为闭合，然后在t12时刻断开。这种工作方式可简化ck6,ck6_b信号产生。
92.对比图4，参见图6，可变增益的相关双采样电路控制方法的一个实施例中，在图4所示的可变增益的相关双采样电路控制方法基础上，控制信号ck3_b与控制信号ck1在t2时刻同时由高变低，在t5时刻同时由低变高；控制信号ck3与控制信号ck1在t8时刻，同时由高变低，在t11时刻同时由低变高。图6与图4的差别仅在ck3和ck3_b控制信号上。开关k3_b与开关k1在t2时刻，同时由闭合切换为断开，在t5时刻，同时由断开切换为闭合。开关k3与开关k1在t8时刻，同时由闭合切换为断开，在t11时刻，同时由断开切换为闭合。这种工作方式可以简化开关k3和开关k3_b控制信号产生。
93.对比图6，参见图7，可变增益的相关双采样电路控制方法的一个实施例中，在图6
所示的可变增益的相关双采样电路控制方法基础上，控制信号ck6与控制信号ck5在t1时刻之前同时由低变高；控制信号ck6在t6时刻变低；控制信号ck6_b与控制信号ck5_b在t7时刻之前同时由低变高；控制信号ck6_b在t12时刻变低。图6和图7的差异仅在ck6和ck6_b控制信号上。开关k6在早于t1时刻的某一时间与开关k5同时由断开切换为闭合，然后在t6时刻断开。开关k6_b在早于t7时刻的某一时间与开关k5_b同时由断开切换为闭合，然后在t12时刻断开。这种工作方式进一步简化了开关k6和开关k6_b的控制信号产生。
94.本发明的可变增益的相关双采样电路中设有开关k1、开关k2、开关k3、开关k4、开关k5、开关k2_b、开关k3_b、开关k4_b、开关k5_b、电容c1、电容c2、可变增益控制模块g和运算放大器opa，电容c1和电容c2互相并联；开关k5的一端、开关k4的一端和电容c1的一端连接于节点a；开关k5_b的一端、开关k4_b的一端和电容c2的一端连接于节点b；信号vsig输入至开关k5的另外一端，信号vsig还输入至开关k5_b的另外一端；开关k4的另外一端和开关k4_b的另外一端均连接参考电压vcm0；电容c1的另外一端、开关k2的一端和开关k3的一端连接于节点c；电容c2的另外一端、开关k3_b的一端和开关k2_b的一端连接于节点d；开关k2的另外一端、开关k2_b的另外一端和开关k1的一端、运算放大器opa输入端连接于节点e；开关k3的另外一端和开关k3_b的另外一端均连接参考电压vcm1；开关k1和可变增益控制模块g并联于运算放大器opa的同相输入端。还设有开关k1`、开关k2`、开关k3`、开关k4`、开关k2_b`、开关k3_b`、开关k4_b`、开关k6、开关k6_b、电容c1`、电容c2`和可变增益控制模块g`；电容c1`和电容c2`互相并联；节点a`和节点a对称，节点b`和节点b对称，节点c`和节点c对称，节点d`和节点d对称，节点e`和节点e对称；开关k4`的另外一端和开关k4_b`的另外一端均连接参考电压vcm0`；开关k3`的另外一端和开关k3_b`的另外一端均连接参考电压vcm1`；开关k1`和可变增益控制模块g`并联于运算放大器opa的反相输入端；位于运算放大器opa同相输入端的电路结构与位于运算放大器opa反相输入端的电路结构相同，运算放大器opa的同相输出端输出信号v
outp
，运算放大器opa的反相输出端输出信号v
outn
。开关k1和开关k1`的控制端连接在一起，开关k1和开关k1`的控制信号为ck1；开关k2和开关k2`的控制端连接在一起，开关k2和开关k2`的控制信号为ck2；开关k3和开关k3`的控制端连接在一起，开关k3和开关k3`的控制信号为ck3；开关k4和开关k4`的控制端连接在一起，开关k4和开关k4`的控制信号为ck4；开关k2_b和开关k2_b`的控制端连接在一起，开关k2_b和开关k2_b`的控制信号为ck2_b；开关k3_b和开关k3_b`的控制端连接在一起，开关k3_b和开关k3_b`的控制信号为ck3_b；开关k4_b和开关k4_b`的控制端连接在一起，开关k4_b和开关k4_b`的控制信号为ck4_b；开关k5控制端的控制信号ck5；开关k6控制端的控制信号ck6；开关k5_b控制端的控制信号ck5_b；开关k6_b控制端的控制信号ck6_b。运算放大器opa将电容c2和电容c2`电压差值在闭合的开关k2、开关k2`、开关k4、开关k4`、电容c2、电容c2`、可变增益控制模块和运算放大器opa共同构成的放大电路放大后保持和输出；运算放大器opa将电容c1和电容c1`电压差值在闭合的开关k2、开关k2`、开关k4、开关k4`、电容c1、电容c1`、可变增益控制模块和运算放大器opa共同构成的放大电路放大后保持和输出。本发明实现输出一个差分信号，可抑制共模噪声，以利于模拟信号长线传输；同时本发明也实现了采样电路和保持、放大电路并行工作，在构成多像素的图像阵列时，无须像串行的工作方式那样，进行像素校正，从而简化了后续的图像处理工作。经过放大的差分信号可以降低后级数值量化adc的指标要求，降低整个系统设计难度和成本。
95.虽然，上文中已经用一般性说明及具体实施例对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。