用于多电平信令的预失真的制作方法

用于多电平信令的预失真
1.交叉引用
2.本专利申请案主张思伯克尔(spirkl)等人在2019年8月12日申请的标题为“用于多电平信令的预失真(pre
‑
distortion for multi
‑
level signaling)”的美国专利申请案第16/538,301号和思伯克尔等人在2018年8月21日申请的标题为“用于多电平信令的预失真(pre
‑
distortion for multi
‑
level signaling)”的美国临时专利申请案第62/720,813号的优先权，所述申请案中的每一篇转让给本受让人，且所述申请案中的每一篇明确地以全文引用的方式并入本文中。


背景技术：

3.下文大体上涉及包含至少一个存储器装置的系统，且更具体来说，涉及用于多电平信令的预失真。
4.存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。例如，二进制装置可存储通常由逻辑1或逻辑0表示的两种状态中的一个。在其它装置中，可以存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
5.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻性ram(rram)、快闪存储器、相变存储器(pcm)等。存储器装置可为易失性的或非易失性的。例如feram的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。易失性存储器装置(例如，dram)除非被外部电源定期刷新，否则可能随时间丢失其存储的状态。
6.其中调制符号各自表示多于一个位的信息的非二进制调制方案可以被称作多电平调制方案，且根据此类调制方案的信令技术可以被称作多电平信令。一些存储器装置可使用多电平信令与其它装置交换信息。消减用于多电平信令的传输线之间的串扰或其它形式的干扰的解决方案可为所要的。
附图说明
7.图1说明根据本公开的实例的支持用于多电平信令的预失真的存储器装置的实例。
8.图2说明根据本公开的实例的支持用于多电平信令的预失真的电路的实例。
9.图3说明根据本公开的实例的支持用于多电平信令的预失真的系统的实例。
10.图4说明根据本公开的各种实例的支持预失真的多电平信号的实例。
11.图5说明根据本公开的各种实例的支持预失真的多电平信号的实例。
12.图6说明根据本公开的各种实例的支持用于多电平信令的预失真的过程流的实例。
13.图7说明根据本公开的各种实例的支持用于多电平信令的预失真的过程流的实例。
14.图8示出根据本公开的各种实例的可支持用于多电平信令的预失真的装置的框图。
15.图9和10示出说明根据本公开的各种实例的支持用于多电平信令的预失真的一或多种方法的流程图。
具体实施方式
16.采用多电平信令的装置可动态地消减主机和存储器之间的传输线当中的串扰。此类消减可包含基于在数据传输之前应用的干扰估计的串扰消除。
17.借助于实例，在一些系统或装置中，在处理单元(例如，图形处理单元(gpu)、通用gpu(gpgpu)、中央处理单元(cpu))和存储器装置(例如，dram)之间经由一或多个传输线交换将存储的数据或从存储装置检索的数据。但在一些情况下，传输线的接近性在传播期间对一些数据信号造成非所要的作用(例如，干扰)。举例来说，当在紧密间隔的传输线上同时发送多个信号时可发生串扰。此类串扰也可被称作交叉耦合，可不利地影响或破坏信号并且在接收信号的装置处引起一或多个数据错误，且因此可造成不正确数据被存储或解释为已经检索，进而不利地影响性能。
18.因为串扰随着传输线之间的间距减小而增加，所以装置的性能可随着输入/输出(i/o)的数量增加或i/o的接近度增加而受损。此问题可在那些i/o使用不同于差分线的单端传输线的情况下加剧，所述单端传输线不会本身消减串扰。
19.如果多电平调制方案(例如，包含至少三个电平以每调制符号编码多于一个位的信息的调制方案，例如脉冲幅度调制4(pam4))用以跨单端传输线发送多电平信号，那么串扰作用可进一步加剧。举例来说，假设最小电压电平和最大电压电平之间的常差分(例如，正电源电压和负电源电压或接地参考之间的常差分)，随着调制方案中的电压电平的数目增加，不同电压电平(符号)之间的感测窗减小，且因此可引起错误的串扰感应电压的量值也减小。作为一特定实例，因为pam4中的电压电平之间的电压摆动是pam2中的电压电平之间的电压摆动的三分之一(假设最高电压电平和最低电压电平之间的总摆动相同)，所以对于pam4信号，与pam2信号相比，串扰可多出三倍。
20.在传输线上发送数据信号之前，装置可补偿可起因于信号传输(例如，同时发生的传输)的串扰。举例来说，在发送信号之前，装置可从将在相同时间期间在相邻传输线上发送的其它信号估计串扰作用。一旦装置确定串扰作用，装置便可补偿所述作用的效应(例如，通过将消除信号添加到将经受串扰的信号)。消除信号应用到的信号可以被称作受害者信号或“受害者”。计算对受害者信号的串扰作用所针对的信号可以被称作侵害者信号或“侵害者”。
21.在一些情况下，装置可基于预期串扰的严重性来确定是否补偿串扰(例如，应用消除信号)。由于串扰是由从一个调制符号到下一个调制符号的电压改变引起，因此装置可决定当侵害者信号的电压改变相对大时(例如，当电压改变满足特定阈值时)应用补偿。通过忽略由小电压改变引起的串扰，装置可节省电力和处理资源并且减小开销。在这类情况下，装置也可通过考虑相邻符号周期之间的电压差来简化针对侵害者的串扰作用计算。
22.装置可通过监测由侵害者信号表示的符号的最高有效位(msb)，确定预期串扰严重(例如，高于特定阈值)。举例来说，装置可当其检测到侵害者信号的msb的改变时确定预期串扰严重。举例来说，装置可识别何时mb从0改变为1，或从1改变为0，所述改变与由侵害者信号的符号表示的较低有效位的改变相比可对应于较大电压改变。举例来说，在pam4中，最低有效位(lsb)的改变对应于信号的一个电平的电压改变，msb的改变对应于信号的两个电平的电压改变，且因此在一些情况下，装置可使用由侵害者信号表示的符号的msb的改变来检测侵害者信号中的大电压改变(相对于与较低有效位中的改变相关联的改变)。
23.参考图1到3在支持用于多电平信号的预失真的存储器装置、系统和电路的上下文中进一步描述上文介绍的本公开的特征。接着参考图4和5描述具体实例，其说明支持预失真的多电平信号。关于图6到10进一步描述本公开的这些和其它特征，其说明支持用于多电平信令的源预失真技术的过程流、设备图和流程图。
24.图1说明根据本文中所公开的方面的使用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110和使外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，一或多个存储器装置可被描述为单个存储器装置110。
25.系统100可包含电子装置的各方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是计算机、手提式计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可以是被配置成存储用于系统100的一或多个其它组件的数据的系统组件。在一些实例中，系统100被配置成用于使用基站或存取点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(mtc)、机器对机器(m2m)通信或装置对装置(d2d)通信。
26.系统100的至少部分可以是主机装置的实例。这类主机装置可为使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等等。在一些情况下，主机装置可指实施外部存储器控制器105的功能的硬件、固件、软件或其任何组合。在一些情况下，外部存储器控制器105可称为主机或主机装置。在一些实例中，系统100是图形卡。
27.在一些情况下，存储器装置110可以是独立的装置或组件，其被配置成与系统100的其它组件进行通信，并提供系统100可能使用或引用的物理存储器地址/空间。在一些实例中，存储器装置110可为可配置的以与至少一或多种不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可为可操作的以支持用以调制信号的调制方案、用于传达信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令和同步、定时惯例和/或其它因素。
28.存储器装置110可被配置成存储用于系统100的组件的数据。在某些情况下，存储器装置110可充当系统100的从属型装置(例如，响应于且执行由系统100通过外部存储器控制器105提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含两个或更多个支持用于数据存储的所要或指定容量的存储器裸片160(例如，存储器
芯片)。包含两个或更多个存储器裸片的存储器装置110可被称作多裸片存储器或封装(也被称作多芯片存储器或封装)。
29.系统100可另外包含处理器120、基本输入/输出系统(bios)组件125、一或多个外围组件130和输入/输出(i/o)控制器135。系统100的组件可使用总线140与彼此耦合或电子通信。
30.处理器120可被配置成控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在这类情况下，处理器120可以是中央处理单元(cpu)、gpu、gpgpu或芯片上系统(soc)的实例，以及其它实例。
31.在一些情况下，处理器120可并入到外部存储器控制器105中或为外部存储器控制器105的部分。在一些情况下，处理器120可为包含具有输出驱动器(例如，芯片上驱动器(ocd))的i/o区段的gpu。替代地，gpu可包含或连接到dsp，所述dsp可替换为ocd或与ocd互补。处理器120可执行本文中所描述的预失真技术的方面。举例来说，处理器120可使在信道115上发送的多电平信号预失真(或促进所述多电平信号的预失真)。使信号预失真可包含在信号发射之前将消除信号添加到所述信号。在其它情况下，处理器120可接收经预失真多电平信号(例如，来自存储器装置110)。
32.bios组件125可以是包含作为固件操作的bios的软件组件，它可初始化并运行系统100的各种硬件组件。bios组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、i/o控制器135等。bios组件125可包含存储在只读存储器(rom)、快闪存储器或任何其它非易失性存储器中的程序或软件。
33.外围组件130可以是任何输入装置或输出装置，或此类装置的接口，其可集成到系统100中或与系统100集成在一起。实例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(usb)控制器、串行或并行端口，或外围卡插槽，例如外围组件互连(pci)或加速图形端口(agp)插槽。外围组件130可为所属领域的技术人员理解为外围装置的其它组件。
34.i/o控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。i/o控制器135可管理未集成到系统100中或未与系统100集成在一起的外围装置。在一些情况下，i/o控制器135可表示到外部外围组件的物理连接或端口。
35.输入145可表示在系统100外部并且可将信息、信号或数据提供到系统100或其组件的装置或信号。这可包含用户接口或与其它装置介接或介接在其它装置之间。在一些情况下，输入145可为经由一或多个外围组件130与系统100介接的外围装置置，或可由i/o控制器135管理。
36.输出150可表示在系统100外部的装置或信号，其配置成从系统100或其组件中的任一个接收输出。输出150的实例可包含显示器、音频扬声器、印刷装置、另一处理器或印刷电路板等。在一些情况下，输出150可为经由一或多个外围组件130与系统100介接的外围装置，或可由i/o控制器135管理。
37.系统100的组件可由经设计以执行其功能的通用或专用电路系统构成。这可包含输出驱动器电路系统和各种其它电路元件，例如导电线、晶体管、电容器、电感器、电阻器、
放大器，或其它有源或无源元件，其被配置成执行本文中所描述的功能。
38.存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165
‑
a、本地存储器控制器165
‑
b和/或本地存储器控制器165
‑
n)和存储器阵列170(例如，存储器阵列170
‑
a、存储器阵列170
‑
b和/或存储器阵列170
‑
n)。存储器阵列170可为存储器单元的集合(例如，网格)，其中每一存储器单元被配置成存储至少一位数字数据。参考图2进一步描述存储器阵列170和/或存储器单元的特征。
39.存储器阵列170可为二维(2d)存储器单元阵列的实例或可为三维(3d)存储器单元阵列的实例。举例来说，2d存储器装置可以包含单个存储器裸片160。3d存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160
‑
a、存储器裸片160
‑
b和/或任何数量的存储器裸片160
‑
n)。在3d存储器装置中，多个存储器裸片160
‑
n可彼此上下堆叠。在一些情况下，3d存储器装置中的存储器裸片160
‑
n可称为叠组、层级、层或裸片。3d存储器装置可包含任何数量的堆叠式存储器裸片160
‑
n(例如，两个高的堆叠式存储器裸片、三个高的堆叠式存储器裸片、四个高的堆叠式存储器裸片、五个高的堆叠式存储器裸片、六个高的堆叠式存储器裸片、七个高的堆叠式存储器裸片、八个高的堆叠式存储器裸片)。这相比于单个2d存储器装置可增加可定位于衬底上的存储器单元的数量，又可减少生产成本或提高存储器阵列的性能，或这两者。在一些3d存储器装置中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一个。
40.装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。如此，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件和软件，且可被配置成接收、发射或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可执行或促进本文中所描述的预失真技术的方面。举例来说，装置存储器控制器155可自身或其它组件的控制，使多电平信号预失真以供在信道115上传输。装置存储器控制器155也可接收已经预失真(例如，通过处理器120或外部存储器控制器105)的多电平信号。
41.装置存储器控制器155可被配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。举例来说，存储器装置110可接收写入命令或读取命令，所述写入命令指示存储器装置110存储代表系统100的组件(例如，处理器120)的某些数据，所述读取命令指示存储器装置110将存储在存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)。在一些情况下，装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制和发射信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。
42.本地存储器控制器165(例如，在存储器裸片160本地)可被配置成控制存储器裸片160的操作。而且，本地存储器控制器165可被配置成与装置存储器控制器155通信(例如，接收和发射数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制
器155，且本地存储器控制器165或外部存储器控制器105可执行本文所描述的各种功能。因而，本地存储器控制器165可被配置成与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。
43.外部存储器控制器105可被配置成实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络者，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可以包含产生公共(源)数据时钟信号的公共数据时钟。数据时钟信号可为在信道115上发送的多电平信号提供定时。举例来说，数据时钟可提供用于确定多电平信号的符号周期的持续时间的定时信息。
44.在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可分布在处理器120及存储器装置110上，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。
45.系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可使得能够在外部存储器控制器105与存储器装置110之间进行通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。举例来说，信道115可包含第一端子，其包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可被配置成充当信道的部分。在一些情况下，端子的引脚或衬垫可为信道115的信号路径的部分。
46.额外信号路径可与信道的端子耦合以在系统100的组件内路由信号。举例来说，存储器装置110可以包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部的信号路径)。可使用一或多种类型的传输线(包含差分传输线和单端传输线)实施信号路径
47.信道115(和相关联的信号路径和端子)可专用于传达特定类型的信息。在一些情况下，信道115可为聚合信道且因此可包含多个个别信道。举例来说，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。
48.在一些情况下，信道115可包含一或多个命令和地址(ca)信道186。ca信道186可被配置成在外部存储器控制器105和存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，ca信道186可包含关于所需数据的地址的读取命令。在一些情况下，ca信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，ca信道186可包含八个或九个信号路径。
49.在一些情况下，信道115可包含一或多个时钟信号(ck)信道188。ck信道188可被配置成在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每一时钟信号可被配置成在高状态和低状态之间进行调整(例如，振荡)并且协调外部存储器控制器105和存储器装置110的动作。在一些情况下，时钟信号可以是差分输出(例如，ck_t信号和ck_c信号)，并且ck信道188的信号路径可相应地予以配置。在一些情况下，时钟信号可为单端的。在一些情况下，时钟信号可以是1.5ghz信号。ck信道188可包含任何数量的信号路径。在一些情况下，时钟信号ck(例如，ck_t信号和ck_c信号)可提供用于存储器装置110的命令和寻址操作或用于存储器装置110的其它全系统操作的定时参考。时钟信号ck可因此不同地被称作控制时钟信号ck、命令时钟信号ck或系统时钟信号ck。系统时钟信号ck可由系统时钟生成，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
50.在一些情况下，信道115可包含一或多个数据(dq)信道190。举例来说，信道115可包含数据信道190
‑
1到190
‑
n。每一数据信道可与一或多个传输线相关联或包含一或多个传输线。数据信道190可被配置成在外部存储器控制器105与存储器装置110之间传达数据和/或控制信息。举例来说，数据信道190可传达待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据信道190可传达使用不同调制方案(例如，nrz、pam4)调制的信号。
51.在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。在一些情况下，其它信道192可包含一或多个写入时钟信号(wck)信道。虽然wck中的
‘
w’在名义上可代表“写入”，但写入时钟信号wck(例如，wck_t信号和wck_c信号)可提供通常用于存储器装置110的存取操作的定时参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号wck还可称为数据时钟信号wck。
52.wck信道可被配置成在外部存储器控制器105与存储器装置110之间传达共同数据时钟信号。数据时钟信号可被配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可为差分输出(例如，wck_t信号和wck_c信号)，且wck信道的信号路径可相应地予以配置。wck信道可包含任何数量的信号路径。数据时钟信号wck可由数据时钟产生，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
53.在一些情况下，其它信道192可包含一或多个错误检测码(edc)信道。edc信道可被配置成传达错误检测信号，例如校验和，以提高系统可靠性。edc信道可包含任何数量的信号路径。
54.可使用多种不同调制方案调制在信道115(和其相关联传输线)上传达的信号。在一些情况下，可以使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器
105与存储器装置110之间传达的信号。二进制符号调制方案可为m进制调制方案的实例，其中m等于二。二进制符号调制方案的每一符号可被配置成表示一位数字数据(例如符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(nrz)、单极编码、双极编码、曼彻斯特编码、具有两个符号的脉冲幅度调制(pam)(例如，pam2)、pam4等等。
55.在一些情况下，可以使用多符号(或多级)调制方案来调制在外部存储器控制器105和存储器装置110之间传送的信号。多符号调制方案可以是m进制调制方案的实例，其中m大于或等于三。多符号调制方案的每一符号可配置成表示数字多于一个位的数字数据(例如，pam4符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于pam4、pam8、正交振幅调制(qam)、正交相移键控(qpsk)等等。多符号信号(例如，pam4信号)可以是使用包含至少三个层级对多于一个位的信息进行编码的调制方案来调制的信号。多符号调制方案和符号可替代地称作非二进制、多位或高阶调制方案和符号。
56.在一些情况下，经由信道115使用多电平调制方案(例如，外部存储器控制器105或存储器装置110)传达的发射装置可使多电平信号预失真以抵消其它信号引入的预期串扰。举例来说，发射装置可识别一或多个其它多电平信号(侵害者)，估计其它多电平信号的串扰作用，并且基于其它多电平信号的所估计串扰作用而产生和发射多电平信号(受害者)的经修改版本。
57.图2说明根据本公开的各种实例的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些情况下，存储器裸片200可被称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个可编程以存储不同逻辑状态的存储器单元205。每个存储器单元205可为可编程的以存储两个或更多个状态。举例来说，存储器单元205可被配置成一次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多电平存储器单元)可被配置成一次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
58.存储器单元205可以存储表示电容器中的可编程状态的电荷。在dram架构中，存储器单元205可包含电容器，其包含介电材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和部件也是可能的。举例来说，可使用非线性介电材料。
59.可以通过激活或选择例如字线210和/或数字线215的存取线来对存储器单元205执行例如读取和写入的操作。在一些情况下，数字线215也可被称作位线。对存取线、字线和数字线或其类似物的引用可互换，且不影响理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。
60.存储器裸片200可将存取线(例如，字线210和数字线215)布置成网格状图案。存储器单元205可定位于字线210与数字线215的相交点处。通过对字线210和数字线215施加偏压(例如，将电压施加到字线210或数字线215)，可在其相交点处存取单个存储器单元205。
61.可通过行解码器220或列解码器225控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于接收的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于接收到的列地址来激活数字线215。举例来说，存储器裸片200可包含标记为wl_1到wl_m的多个字线210以及标记为dl_1到dl_n的多个数字线215，其中m和n取决于存储器阵列的大小。因此，通过激活字线210和数字线215，例如wl_1和dl_3，可存取其相交点处的存储器单元205。在二维或三维配置中的字线210和数字
线215的相交点可称为存储器单元205的地址。
62.存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可以是介电电容器或铁电电容器的实例。电容器230的第一节点可以与开关组件235耦合，且电容器230的第二节点可以与电压源240耦合。在一些情况下，电压源240是地，例如vss。在一些情况下，电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。
63.选择或取消选择存储器单元205可通过激活或解除激活开关组件235而实现。电容器230可使用开关组件235与数字线215电子通信。举例来说，当开关组件235被解除激活时电容器230可与数字线215隔离，且当开关组件235被激活时电容器230可与数字线215耦合。在一些情况下，开关组件235可以是或包含晶体管且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极和晶体管源极之间的电压差分可大于或小于晶体管的阈值电压。在一些情况下，开关组件235可以是或包含p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子通信，且可基于施加到字线210的电压而激活/解除激活开关组件235。
64.字线210可以是可用于用于对存储器单元205执行存取操作的存储器单元205电子通信的导电线。在一些架构中，字线210可与存储器单元205的开关组件235的栅极电子通信，且可被配置成控制存储器单元的开关组件235。在一些架构中，字线210可与存储器单元205的电容器的节点电子通信，且存储器单元205可不包含开关组件。
65.数字线215可以是连接存储器单元205与感测组件245的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件235可被配置成耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215电子通信。
66.感测组件245可被配置成检测存储于存储器单元205的电容器230上的状态(例如，电荷)，并且基于所存储的状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能很小。因而，感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可以在读取操作期间检测数字线215的电荷的小变化，且可以基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。
67.在读取操作期间，存储器单元205的电容器230可输出信号(例如，将电荷排到其对应的数字线215)。信号可使数字线215的电压发生改变。感测组件245可被配置成将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可以基于所述比较确定存储器单元205的所存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，则感测组件245可以确定存储器单元205的所存储状态为逻辑1，且如果数字线215具有比参考信号250低的电压，则感测组件245可以确定存储器单元205的所存储状态为逻辑0。
68.感测组件245可以包含各种晶体管或放大器以检测和放大信号的差异。在一些情况下，感测组件245可以是另一组件(例如，列解码器225、行解码器220)的部分。在一些情况下，感测组件245可与行解码器220或列解码器225电子通信。
69.如由感测组件245确定的存储器单元205的所检测到的逻辑状态可通过列解码器225作为输出255进行输出。输出255可将所检测到的逻辑状态传送到一或多个中间组件(例
如，本地存储器控制器)以供在一或多个信道上传送(例如，供在一或多个传输线上传输)。因此，存储器单元205的所检测到的逻辑状态可传送到存储器裸片200外部的装置或组件。
70.本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260处于相同位置。本地存储器控制器260可被配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转译成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，且响应于执行一或多个操作而将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。
71.本地存储器控制器260可将数据经由传输线发送到外部装置，并且经由传输线从外部装置接收数据。如本文所描述，本地存储器控制器260可从外部装置接收呈经预失真多电平信号形式(例如，由经预失真多电平信号表示)的数据。相反地，本地存储器控制器260可将呈经预失真多电平信号形式的数据发送到外部装置。在预失真的实例中，本地存储器控制器260可估计预期在受害者信号的传播期间会出现的串扰。在估计串扰之后，本地存储器控制器260可产生基于所估计串扰的消除信号并且将所述消除信号添加到受害者信号。因为消除信号以补偿串扰的影响的方式的修改受害者信号，所以可在接收装置处更可靠地接收受害者信号(例如，具有减小的错误率)。
72.本地存储器控制器260可产生行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化，且针对在操作存储器裸片200中论述的各种操作可为不同的。
73.在一些情况下，本地存储器控制器260可被配置成在存储器裸片200的一或多个存储器单元205上执行写入操作(例如，编程操作)。写入操作可用于从外部装置接收的数据。在写入操作期间，存储器裸片200的存储器单元205可被编程为存储所要逻辑状态。在一些情况下，可在单写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可识别将对其执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210和目标数字线215。本地存储器控制器260可以激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将第一信号(例如，电压)施加到数字线215以将第一状态(例如，电荷)存储于存储器单元205的电容器230中，且第一状态(例如，电荷)可指示所要逻辑状态。
74.在一些情况下，本地存储器控制器260可被配置成对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。读取操作可用于外部装置所请求的或旨在用于外部装置的数据。在读取操作期间，可以确定存储在存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单读取操作期间感测多个存储器单元205。本地存储器控制器260可以识别要在其上执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210和目标数字线215。本地存储器控制器260可以激活目标字线210和目标数字线215(例如，将电
压施加到字线210或数字线215)以存取目标存储器单元205。
75.目标存储器单元205可以响应于对存取线施偏压而将信号传送到感测组件245。感测组件245可放大信号。本地存储器控制器260可激活感测组件245(例如锁存感测组件)，且从而将从存储器单元205接收到的信号与参考信号250进行比较。基于所述比较，感测组件245可确定存储于存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器260可将存储于存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)。
76.在一些存储器架构中，存取存储器单元205可使存储在存储器单元205中的逻辑状态降级或毁坏。举例来说，在dram架构中执行的读取操作可以使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可以执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可视为读取操作的部分。另外，激活单个存取线(例如，字线210)可干扰存储在与所述存取线电子通信的一些存储器单元中的状态。因此，可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。
77.存储器裸片200说明二维(2d)存储器单元阵列。在一些情况下，存储器装置可包含三维(3d)存储器单元阵列。3d存储器阵列可包含彼此上下堆叠的两个或更多个2d存储器阵列。在一些情况下，3d存储器阵列中的2d存储器阵列可称为叠组、层级、层或裸片。3d存储器阵列可包含任何数量的堆叠式2d存储器阵列(例如，(例如，两个高的堆叠式2d存储器阵列、三个高的堆叠式2d存储器阵列、四个高的堆叠式2d存储器阵列、五个高的堆叠式2d存储器阵列、六个高的堆叠式2d存储器阵列、七个高的堆叠式2d存储器阵列、八个高的堆叠式2d存储器阵列)。与单个2d存储器阵列相比，这可以增加可以定位在单个裸片或衬底上的存储器单元的数量，这继而可以降低生产成本或提高存储器阵列的性能，或这两者。在一些3d存储器阵列中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线210或数字线215中的至少一个。
78.图3说明根据本公开的各种实例的系统300的实例。系统300可以是参考图1所描述的系统100的实例。系统300可包含发射器305和接收器310。发射器305可与控制器315电子通信或耦合，所述控制器315可引导或控制发射器的操作的方面。控制器315可为参考图1所描述的外部存储器控制器105(还被称作主机或主机装置)、处理器120(例如，gpu、gpgpu、cpu)、本地存储器控制器165或存储器装置110的实例。接收器310可与控制器320电子通信或耦合，所述控制器320可引导或控制接收器的操作的方面。
79.控制器320可为参考图1所描述的外部存储器控制器105(还被称作主机或主机装置)、处理器120、本地存储器控制器165(例如，用于dram)或存储器装置110的实例。在一些情况下，发射器305可为存储器控制器(例如，外部存储器控制器105，其可为gpu或主机装置)，且接收器310是存储器装置(例如，存储器装置110)。或接收器310可为存储器控制器(例如，外部存储器控制器105，其可为gpu或主机装置)，且发射器305可为存储器装置(例如，存储器装置110)。
80.发射器305可包含输出驱动器325，其可在传输线335上(例如，在第一传输线335
‑
b、第二传输线335
‑
a和第三传输线335
‑
c上)驱动(例如，输出)多电平数据信号。输出驱动器325可具有可变驱动强度(例如，阻抗)，并且可包含促进或实施本文中所描述的预失真技术
的电路系统。举例来说，输出驱动器325可被配置成基于来自控制器315的指令修改其驱动强度。在一些情况下，输出驱动器325可被配置成通过基于来自控制器315的指令修改其阻抗(例如，其输出和/或负载阻抗)来修改其驱动强度。
81.在一些情况下，输出驱动器325可被配置成通过产生消除信号并且使所述消除信号与多电平数据信号(例如，受害者信号)组合来实施预失真。因此，输出驱动器325可基于消除信号和多电平信号的组合来驱动传输线335。在另一实例中，消除信号可通过与数据信号电容耦合而与多电平数据信号组合(例如，混合)。因此，根据本文中所描述的技术，输出驱动器325可在传输线335上发射经预失真多电平信号。
82.在其它情况下，预失真是由dsp执行。举例来说，dsp可估计预期串扰并且确定将用于多电平信号的符号的电压值以便补偿串扰。dsp可自身产生多电平信号，(例如，根据确定值修改多电平信号的驱动强度)，或将确定值传送到产生多电平信号的另一组件。
83.发射器305可使信号预失真以补偿由在可紧密间隔的传输线335上同时发射多个信号引起的串扰。举例来说，当发射器305同时驱动传输线335
‑
a、传输线335
‑
b和传输线335
‑
c上的信号时，传输线335
‑
a上的信号和传输线335
‑
c上的信号可干扰传输线335
‑
b上的信号。此类干扰在本文中可以被称为串扰或交叉耦合。
84.当从传输线335
‑
b的角度考虑时，传输线335
‑
a和传输线335
‑
c被称为侵害者传输线(且其信号被称为侵害者信号)且传输线335
‑
b被称为受害者线(且其信号被称为受害者信号)。虽然传输线335
‑
b上的信号也干扰传输线335
‑
a和335
‑
c上的信号，但为易于说明，将仅从单个传输线335的角度论述串扰。然而，可针对经历串扰的每一传输线335实施本文中所描述的技术。本文中所描述的技术还可以用于补偿任何数量(例如，任何数目、一到n)侵害者信号或侵害者传输线。
85.传输线335可各自包含在信道115(例如参考图1所描述的数据信道190)中。处于受害者传输线335的阈值距离内的传输线335可被视为侵害者传输线335。阈值距离可为紧邻传输线(例如，不具有安置于其间的中介传输线的传输线)之间的距离或某一其它距离。在一些情况下，可基于传输线的数量确定(例如，关于在受害者传输线的任一侧包含至少两个或某一其它数目的最近传输线确定)阈值距离。
86.在另一实例中，如果一个传输线上的信令产生超过另一传输线上的阈值电平(例如，阈值量的能量)的串扰，那么两个传输线可被视为侵害者传输线335。虽然参考两个紧邻侵害者传输线进行描述，但本文中所描述的技术适用于处于任何取向或配置中的任何数量的侵害者传输线。
87.如系统300中所示，传输线335可起源于一个组件(例如，发射器305)并且终止于可在或可不在同一装置内的另一组件(例如，接收器310)。起源点和终止点可以被称作节点(引脚、衬垫、端子、传输线接口、接口组件或连接点)并且可提供传输线335与发射和接收装置之间的接口。举例来说，节点可由能够传送来往于传输线335和发射器305(或接收器310)的电荷的导电材料制成。因此，节点可将传输线335连接(例如，物理连接和电连接)到发射器305和接收器310的较大电网络。
88.传输线335可为差分传输线或单端传输线。因此，传输线335可用于实施差分信令或单端信令。在差分信令中，两个差分传输线用以将单个电信号从发射器传送到接收器。一个传输线承载信号且另一传输线承载信号的反相版本。接收器通过检测反相信号与非反相
信号之间的电势差来从信号提取信息。在单端信令中，单端传输线用以将单个电信号从发射器传送到接收器。在此情况下，接收器通过检测信号和参考信号(例如，另一传输线或供应源提供的接地参考)之间的电势差来从信号提取信息。
89.如上文所描述，当在不同传输线上同时发射多个信号时，可发生串扰。此类串扰可通过增加或减小实现的信号的电压而影响那些信号的完整性。如果串扰将电压改变为超出阈值量(例如，处于预期符号的数据眼或符号容限之外)，那么所述信号传送的数据可受损或丢失。为了克服这个问题，发射器可通过在传输之前产生消除信号并且将所述消除信号添加到数据信号来补偿预期串扰。消除信号可修改数据信号以便减小或消除数据信号经历的串扰(例如，使得数据信号经历的串扰将信号的电压带到更接近期望值)。
90.补偿可尤其有利于单端信令，原因是差分信号可固有地对串扰具抗性(在一定程度上)。举例来说，由于来自外部源的干扰或噪声(例如，来自其它传输线的串扰)同等地添加到用于差分信令中的反相信号和非反相信号，并且由于接收器对两个信号之间的电压差作出反应，因此可缓解串扰的影响。单端传输不具有此类固有串扰抗性，原因是接收器对所接收信号和参考信号之间的差作出反应，其中串扰可影响所接收信号而非参考信号。
91.虽然示出为相异实体，但在一些情况下，发射器305可与接收器位于同一位置。举例来说，发射器305可为与gpu、gpgpu、cpu或dram(或其它存储器装置)等耦合的收发器的部分。在这类情况下，收发器可能不仅在传输之前使信号预失真，而且对所接收的信号执行消除(例如，后失真)(例如，当收发器与发射装置相比更具处理能力时)。举例来说，收发器可在传输线上的传播期间接收已受到串扰影响的多电平信号。收发器也可在不同传输线上接收侵害者多电平信号。
92.基于所接收的信号(例如，基于信号于相邻符号周期中相对于彼此的转变，或基于符号周期之间的侵害者信号的电压的改变)，收发器可产生消除信号并且将所述消除信号与所接收的受害者信号组合。在组合所接收信号和消除信号之后，收发器可处理所得信号以确定其数据。因此装置(例如，gpu、dsp、存储器装置或存储器控制器)可对其发射的信号执行预失真并且可对其接收的信号执行消除(例如，后失真)。
93.图4说明根据本公开的各种实例的支持预失真的多电平信号400的实例。多电平信号400可为如参考图3所描述由发射器305发射并且由接收器310接收的信号的实例。可根据包含三个或更多个电平的调制方案调制多电平信号400。举例来说，可根据使用四个电压电平的pam4方案调制多电平信号400，所述四个电压电平中的每一个对应于表示多个位的符号。举例来说，pam4中的符号可表示两个位：最高有效位(msb)和最低有效位(lsb)。
94.多电平信号400可包含四个电压电平：第一电压电平405、第二电压电平410、第三电压电平415和第四电压电平420。所述第一电压电平405可为最低电压电平(相对于调制方案中使用的其它电平)并且可对应于表示值
‘
00’的符号。在一些情况下，第一电压电平可为0v，或接地，或电源电压的一半。第二电压电平410可为第二低电压电平并且可对应于表示值
‘
01’的符号。第三电压电平415可为第二高电压电平并且可对应于表示值
‘
10’的符号。第四电压电平420可为最高电压电平并且可对应于表示值
‘
11’的符号。在一些情况下，第四电压电平可对应于电源电压。
95.多电平信号400的每一符号可横跨符号周期425的持续时间。如所示出，符号周期分度可随时间推移逐一递增。因此，符号周期n在时间上可比符号周期n 1晚(例如，在符号
周期n 1之后)，并且在时间上可在比符号周期n
‑
1早(例如，在符号周期n
‑
1之前)。当两个符号周期在时域中紧挨着彼此(例如，在两个符号周期之间不存在中介符号周期)时，符号周期被称为相邻。因此，符号周期n 2和n 3是相邻符号周期。换句话说，符号周期n 2可被称为紧接在符号周期n 3之前。
96.由于多电平信号400包含十个符号，且每一符号表示两位数据，因此图4中示出的多电平信号400可表示二十位数据序列。可使用pam2调制方案表示这类数据序列，所述pam2调制方案使用两个电压电平，其中的每一个电压电平表示单个位。但为获得相同的数据速率，pam2符号需要以两倍于pam4符号的速率的速率发送。举例来说，为获得20gb的数据速率，pam4符号可以100ps的时段持续时间发送，但pam2符号需要以50ps的时段持续时间发送。因此，使用pam4信令(或某一其它多电平调制方案)而非pam2信令(或某一其它二进制调制方案)可促进数据速率提高，相对放宽定时需求，或这两者。
97.然而，pam4实施方案(或基于某一其它多电平调制方案的实施方案)与pam2实施方案(或基于某一其它二进制调制方案的实施方案)相比可能会更多地受到串扰的损坏。举例来说，对于pam4，与pam2相比，可减小电压电平之间的差。举例来说，如果这两个调制方案的最高电平和最低电平之间的电压摆动相同，那么pam4符号之间的电压差将是pam2符号之间的电压差的三分之一。这意味着pam4信号可更易受由串扰所产生的错误影响，原因是即使由串扰引起的小的电压改变也可能会致使pam4符号改变电压电平(例如，从第三电压电平415跳转到第四电压电平420)。因此，本文中所描述的预失真技术可尤其有助于pam4或其它形式的多电平信令。
98.在一些情况下，装置可在发射多电平信号之前识别所述多电平信号。举例来说，装置可识别多电平信号400。所识别的多电平信号可为侵害者信号或受害者信号。装置可识别多电平信号以使得其可确定由所述多电平信号造成的或在所述多电平信号后引起的预期串扰。装置可通过评估两个相邻符号周期之间的电压改变来确定多电平信号造成的预期串扰。举例来说，装置可确定符号周期n 2和n 3之间的多电平信号400的电压改变430。一旦计算出侵害者信号的预期串扰，装置便可使用预期串扰产生用于受害者信号的预失真的消除信号。
99.在一些情况下，装置可基于预期串扰的严重性(例如，预期影响)决定是否补偿串扰。举例来说，装置可选择补偿高电平串扰而非低电平串扰。通过选择性地应用补偿，装置可减小处理开销，并且节省处理资源以及电力，并且不会损害信号的完整性。
100.因为串扰随着电压改变增加而增加(例如，相比于较小电压改变，较大电压改变致使更严重的串扰)，所以装置可通过针对侵害者信号评估预期电压改变来确定是否有必要对串扰进行补偿。如果电压改变大(例如，满足阈值)，那么装置可将补偿应用于受害者数据信号(例如，装置可通过将数据信号与消除信号组合而产生经补偿数据信号)。如果电压改变小(例如，低于阈值)，那么装置可制止应用补偿(例如，装置可发射数据信号的未经补偿版本)。
101.在一些情况下，装置可通过评估侵害者信号的msb来确定侵害者电压改变是否大到足以有必要进行补偿。由于信号的msb的改变表示至少两个电平的电压改变(例如，从表示
‘
00’的第一电压电平405改变为表示
‘
10’的第三电压电平)，因此当侵害者信号的msb双态切换(例如，从0改变为1，或从1改变为0)时，装置可确定有必要进行补偿。因此，装置可对
整个信号或对信号的一部分(例如，对信号的选择符号周期)应用补偿。
102.图5说明根据本公开的各种实例的支持预失真的多电平信号500的实例。多电平信号500可包含受害者信号505(例如，第一信号)和侵害者信号510(例如，第二信号)。多电平信号500可表示旨在供在接收器处接收的理想信号。虽然仅示出两个信号，但本文中所描述的技术可应用于任何数量的信号。
103.发射装置可在发射多电平信号500之前识别所述多电平信号500。举例来说，装置可识别将在第一传输线上发送的受害者信号505。装置也可识别将在第二传输线上发送的侵害者信号510。识别所述信号可允许装置实施本文中所描述的预失真技术。举例来说，装置可基于所识别的信号的预期振幅来确定何时补偿串扰。装置也可基于所识别的信号的振幅来计算串扰(并且确定消除信号)。
104.在一些情况下，装置可通过估计来自每一侵害者信号的串扰作用，计算对受害者信号的预期串扰。举例来说，装置可使用以下方程式计算对受害者信号505(v)的预期串扰(c
exp
)：
105.c
exp
＝∑
(a in a(v))
∑
τ
[c
vaτ
(t
a
(n
‑
τ))]
ꢀꢀꢀ
(1)
[0106]
其中a(v)是侵害者信号集合(例如，针对两个侵害者信号的a(v)＝{1,2})，n是离散时间(例如，0、100ps、200ps等)，τ是侵害者信号和受害者信号之间的时间滞后，c
vaτ
是在时间滞后τ下侵害者线a到受害者线v的耦合系数，且t
a
(n
‑
τ)是在发射器处在时间n
‑
τ的侵害者线的信号。第二总和的每一项可表示特定时间段内特定侵害者的串扰作用，且来自侵害者的总串扰作用可为跨时间的所有作用的总和。
[0107]
总预期串扰c
exp
可为来自每一侵害者的串扰作用的总和。如方程式(1)中所示，侵害者的串扰作用可为耦合系数c
vaτ
的函数，其针对差分信号和单端信令可为不同的。可从查找表确定耦合系数，所述查找表可为预填充(例如，用模拟或实验测试结果进行预填充)或在启动后即刻填充(例如，用训练结果填充)。
[0108]
因此关于图5，装置可(根据方程式(1))通过确定第一符号周期(例如，符号周期2)内侵害者信号510的第一值(例如，电压值)并且计算所述值与恰当耦合系数的积来估计在第一时间段(例如，(n n)
‑
τ)内侵害者信号510(其可以被称作第二多电平信号)的串扰作用。装置可通过确定第二符号周期(例如，符号周期1)内侵害者信号510的第二值并且计算所述第二值与恰当耦合系数的积来估计第二时间段(例如，n
‑
τ)内侵害者信号510的串扰作用，依次类推。因此，侵害者信号的总串扰作用可基于1)第二值和耦合系数的积与2)第一值和耦合系数的积的总和。
[0109]
对受害者信号的串扰效应可表达为：
[0110]
r
v
(n)＝t
v
(n) ∑
(a in a(v))
∑
τ
[c
vat
(t
a
(n
‑
τ))]
ꢀꢀꢀ
(2)
[0111]
其中r
v
(n)是在接收器处时间n处的受害者线v的信号且t
v
(n)是在发射器处时间n处的受害者线v的信号。如方程式(2)所所示，接收器接收理想数据信号(如由发射器发射)加来自劳动性侵害者线的非所要串扰作用(如在方程式(1)中计算)。
[0112]
因此，为补偿来自侵害者线的串扰，装置可在发射数据信号之前产生消除信号并且将消除信号应用到数据信号。消除信号(c
sig
)可为预期串扰的反相并且可以由下式表示：
[0113]
c
sig
＝
‑
∑
(a in a(v))
∑
τ
[c
vat
(t
a
(n
‑
τ))]
ꢀꢀꢀ
(3)
[0114]
在产生消除信号c
sig
之后，装置可通过应用消除信号产生补偿信号(t
v'
(n))，如方
程式(4)中所示。
[0115]
t
v
′
(n)＝t
v
(n) c
sig
ꢀꢀꢀ
(4)
[0116]
其中t
v'
(n)是发射器发射的经补偿信号且t
v
(n)是所要信号。
[0117]
因此，装置可估计(例如，使用方程式(1))第二多电平信号(例如，侵害者信号510)对第一多电平信号(例如，受害者信号505)的串扰作用以供即将进行的传输。在估计串扰作用之后，装置可产生消除信号。装置接着可通过组合第一多电平信号与消除信号(例如，如方程式(3)中定义)产生第一多电平信号的经修改版本。一旦产生了第一多电平信号的经修改版本(例如，一旦产生了t
v'
(n))，装置便可在其对应的传输线上发射第一多电平信号的经修改版本。
[0118]
在一些情况下，装置可动态地确定何时补偿串扰。举例来说，装置可基于数据信号的某些符号周期的预期串扰的严重性确定是否补偿那些符号周期。装置可通过评估在那些符号周期或先前符号周期期间侵害者信号的电压改变来确定预期串扰的严重性。举例来说，装置可确定符号周期6到3之间的侵害者信号510的电压改变。如果装置确定侵害者信号的电压在两个符号之间改变达阈值量(例如，达两个电压电平)，那么装置可补偿由电压改变引起的串扰。如果装置确定侵害者信号的电压改变未达阈值量，那么装置可选择不补偿由电压改变引起的串扰。因此，装置可补偿由电压改变515(因为其表示两个电平的电压改变)引起的串扰而非补偿由电压改变520(因为其表示一个电平的电压改变)引起的串扰。
[0119]
在一些实例中，装置可通过针对两个相邻符号将受害者信号505的电压摆动相对于侵害者信号510的电压摆动进行比较来确定是否应用补偿。举例来说，装置可针对第一符号周期确定受害者信号505和侵害者信号510之间的电压差分(例如，电压差)。并且装置可在与第一符号周期相邻的第二符号周期内确定受害者信号505和侵害者信号510之间的电压差。
[0120]
如果电压差分从第一符号周期到第二符号周期的改变满足阈值(例如，
±
3个电压电平)，那么装置可确定补偿由电压改变引起的串扰。如果电压差分从第一符号周期到第二符号周期的改变未能满足阈值(例如，
±
2个电压电平)，那么装置可确定不补偿由电压改变引起的串扰。
[0121]
因此，当使用此方案时，装置可补偿与在符号周期7和6之间发生的电压差分改变相关联的串扰而非补偿与在符号周期4和3之间发生的电压差分改变相关联的串扰。这是因为符号周期7和6内的电压差分改变是 3个电压电平(受害者信号505从在符号7中是高于侵害者信号510的三个电压电平变成在符号周期6中具有相同电压)，但在符号周期4和3内的电压差分改变是零(受害者信号505保持高于侵害者信号510的一个电压电平)。
[0122]
在一些实例中，装置可通过监测侵害者信号510的msb来确定是否有必要进行补偿(例如，电压的改变是否大到足以产生有害量的串扰)。因为msb的改变表示至少两个电平的电压(例如，从
‘
00’变为
‘
01’或变为
‘
10’或
‘
11’)，所以这类改变可指示何时串扰严重到需要进行补偿的程度。因此，装置可将由两个相邻符号周期中的两个符号表示的msb进行比较，并且如果msb不同，那么补偿由与双态切换msb相关联的电压改变引起的串扰。
[0123]
然而，如果msb并非不同(例如，电压已改变达至多一个电压电平)，那么装置可选择不补偿任何相关联的串扰。因此，当使用此方案时，装置可补偿由符号周期9和8之间的msb改变(当msb从
‘1’
(在
‘
11’中)改变为
‘0’
(在
‘
00’中)时)产生的串扰，而非补偿由符号周
期2和1之间的lsb改变(当msb保持为1时)产生的串扰。因此，在一些情况下，当确定针对第一符号周期调度的msb不同于针对第二(例如，相邻)符号周期调度的msb时，装置可选择应用补偿。
[0124]
在一些情况下(例如，当确定侵害者msb已在两个符号周期之间已经发生改变时)，装置可通过仅考虑起因于msb改变的串扰作用来简化其串扰计算。举例来说，装置可使用以下方程式确定在时间n对受害者信号的预期串扰c
exp
：
[0125]
c
exp
(n)＝∑
(a in a(v))
[c
va1
(t
a
(n)
‑
t
a
(n
‑
1)]
ꢀꢀꢀ
(5)
[0126]
其中c
vaτ
是在单位时间滞后(例如，一)下侵害者线a到受害者线v的耦合系数，t
a
(n)是在发射器处在时间n的侵害者线的信号，且t
a
(n
‑
1)在发射器处在时间n
‑
1的侵害者线a的信号。
[0127]
因此，第一侵害者(例如，a＝1)在时间n的所估计串扰作用可为1)侵害者的耦合系数与2)两个相邻符号周期内的侵害者信号之间的差(例如，c
v11
(t1(n)
‑
t1(n
‑
1))的积。并且第二侵害者(例如，a＝2)在时间n的串扰作用可为1)侵害者的耦合系数与2)两个相邻符号周期内的侵害者信号之间的差(例如，c
v21
(t2(n)
‑
t2(n
‑
1)的积，依次类推。因此，在时间n(c
exp
(n))的总预期串扰可为来自每一侵害者的串扰作用的总和。
[0128]
一旦估计出预期串扰，装置便可确定时间n内的经补偿信号(t
v
'(n))，如方程式(6)中所示：
[0129]
t
′
v
(n)＝t
v
(n)
‑
∑
(a in a(v))
[c
va1
(t
a
(n)
‑
t
a
(n
‑
1)]
ꢀꢀꢀ
(6)
[0130]
其中t
v
(n)是所要信号(例如，所识别的受害者信号)。
[0131]
图6说明说明根据本公开的各种实例的支持用于多电平信令的预失真的过程流600的实例。过程流600的方面可由发射器605和接收器610执行或促进。发射器605可为参考图3所描述的发射器305的实例。并且接收器610可为参考图3所描述的接收器310的实例。
[0132]
在615处，发射器605可识别将在即将进行的传输中在第一传输线上发送的第一信号。在一些实例中，发射器605可识别将作为第一多电平信号传达到接收器610的第一位序列。在620处，发射器605可识别将在第二即将进行的传输中在第二传输线上发送的第二信号。举例来说，发射器605可识别将作为第二多电平信号传达到接收器610的第二位序列。因此，所述第一和第二信号可为根据包含最少三个不同电平的调制方案(例如，pam4)调制的多电平信号。并且识别信号可包含确定将发送到接收器的位序列并且/或确定如由所选择的调制方案定义的对应于那些位的电压电平(或符号)和符号周期。在一些情况下，发射器605可确定用于即将进行的传输的信号将在极为接近(例如，在彼此的的阈值距离内)的传输线上出现。发射器605可另外或替代地确定即将出现传输在时间上重叠。这些确定中的任一个或两个可充当计算串扰作用的基础。
[0133]
在620处，发射器605可针对即将进行的第一信号传输估计第二信号对第一信号的串扰作用。估计串扰作用可涉及计算方程式(1)或(5)的一或多个项。在一些情况下，估计串扰作用包含确定第一符号周期内的第二信号的第一值(例如，电压值)并且计算第一值和耦合系数的积(例如，计算如方程式(1)中所示的c
v11
(t1(n
‑
1)))。在一些情况下，估计串扰作用包含确定第二符号周期内的第二信号的第二值并且计算第二值和耦合系数的积(例如，计算如方程式(1)中所示的c
v12
(t1(n
‑
2))。举例来说，估计的串扰可为1)第二值和耦合系数的积与2)第一值和耦合系数的积的总和(例如，c
v12
(t1(n
‑
2)) c
v11
(t1(n
‑
1)))。
[0134]
在一些情况下，估计串扰包含确定两个相邻符号周期之间(例如，第二符号周期和紧接在第二符号周期之前的第一符号周期之间)的第二信号的电压电平差。举例来说，估计串扰可包含如方程式(5)中所示计算c
v11
(t1(n))
‑
t1(n
‑
1)。
[0135]
在625处，发射器605可确定补偿所计算的预期串扰的消除信号。在一些情况下，消除信号可由多个项组成，所述项中的每一个是计算的串扰作用的反相。因此，消除信号可基于第二信号的所估计串扰作用。
[0136]
在630处，发射器605可产生经补偿(例如，经修改)第一信号以供传输。可通过将表示所识别的第一信号的多电平信号与表示所确定的消除信号的另一信号组合(例如，相加)产生经补偿第一信号。在一些情况下，经修改信号是通过修改与第一传输线相关联的一或多个输出驱动器(例如，用以驱动第一传输线)的驱动强度而产生。在一些情况下，经修改信号是通过修改一或多个输出驱动器的阻抗而产生。或者经修改信号可通过将消除信号与第一信号电容耦合而产生。
[0137]
在635处，发射器605可发射第二信号和经补偿第一信号，且接收器610可接收所述第二信号和经补偿第一信号。所述传输可至少部分地在时间上重叠并且可在不同传输线上进行。举例来说，经补偿第一信号可在第一传输线上发送且第二信号可在第二传输线上发送。在一些情况下，也可补偿第二信号。
[0138]
图7说明根据本公开的各种实例的支持用于多电平信令的预失真的过程流700的实例。过程流700的方面可由例如发射器、收发器或存储器控制器的装置执行或促进。
[0139]
在705处，装置可识别将在第一传输线(例如，单端传输线)上发送的第一信号。在710处，装置可识别将在第二传输线上发送的第二信号。在715处，装置可确定两个符号周期(例如，两个相邻符号周期)之间的第二信号的电压改变是否满足阈值。如果所述电压改变满足阈值，那么装置可确定补偿第一信号。因此，在720处，装置可发射经补偿第一信号。
[0140]
补偿第一信号可包含确定第二信号的串扰作用，基于所述串扰作用产生消除信号，并且将消除信号与第一信号组合。如果电压改变不满足阈值，那么装置可确定发射信号而不进行补偿。因此，装置可在725处发射未经补偿第一信号而不确定预期串扰或消除信号。
[0141]
在一些情况下，装置可通过将与针对相邻符号周期调度的符号相关联的电压进行比较来确定电压改变是否满足阈值。举例来说，装置可确定与第一符号相关联的电压和与第二符号相关联的电压之间的差是否大于预定值。
[0142]
替代地，装置可通过确定两个反向符号的msb是否不同来确定电压改变是否满足(例如，大于)阈值。举例来说，装置可在730处确定在第一符号周期内由第一符号表示的第一msb的值。举例来说，装置可确定msb是表示
‘0’
还是
‘1’
。在735处，装置可确定在紧跟在第一符号周期之后的第二符号周期内由第二符号表示的第二msb的值。
[0143]
举例来说，装置可确定msb是表示
‘0’
还是
‘1’
。在740处，装置可将两个msb值进行比较以确定msb是否不同。如果msb不同，那么装置可决定补偿所述信号。如果msb相同，那么装置可决定不补偿所述信号。
[0144]
图8示出根据本公开的各种实例的可支持用于多电平信令的预失真的装置805的框图800。装置805可为参考图1所描述的外部存储器控制器105(还被称作主机或主机装置)或本地存储器控制器165或存储器装置110、参考图2所描述的本地存储器控制器260或参考
图3所描述的控制器315或320的实例。装置805可包含偏压组件810和定时组件815。装置805还可包含信号组件820、串扰组件825、消除组件830和收发器835。这些模块中的每一个可彼此(例如，经由一或多个总线)直接或间接通信。
[0145]
偏压组件810可提供或供应(例如，经由一或多个电压源)偏压电压以用于实施如本文中所描述的预失真。举例来说，偏压组件810可产生用以对一或多个输出驱动器325(例如输出驱动器325
‑
b)的组件或子电路加偏压的电压。在一些情况下，偏压组件810也可提供用以激活或解除激活接收电路330的各种组件的电压。
[0146]
定时组件815可控制装置805的各种组件的操作定时和电压施加(或移除)。举例来说，定时组件815可决定何时修改(例如，施加或移除、增加或减小)施加到某些电路、开关组件或节点的电压。
[0147]
在一些情况下，装置805可无差别地应用预失真(例如，不考虑预期串扰的严重性)。在这些情况下，信号组件820可识别第一传输线(例如，传输线335
‑
b)处(或将在所述第一传输线上发送)的第一多电平信号。可根据包含三个或更多个电压电平的调制方案(例如，所述调制方案可为具有各自对应于代表超过一位的符号的四个电压电平的pam4方案)调制所述第一多电平信号。信号组件820可识别第二传输线处(或将在第二传输线上发送)的第二多电平信号。可根据与调制第一多电平信号相同的调制方案的调制方案调制第二多电平信号。在一些情况下，识别信号可包含确定供传输的位序列。第一多电平信号和第二多电平信号各自可为单端信号。
[0148]
串扰组件825可估计第二多电平信号对第一多电平信号的串扰作用。在一些情况下，串扰组件825可确定第一符号周期内的第二多电平信号的第一值。串扰组件825也可计算第一值和耦合系数(例如，对应于第二传输线和第一传输线的耦合系数)的积。接着，串扰组件825可至少部分地基于第一值和耦合系数的积估计串扰作用。
[0149]
在一些情况下，串扰组件825可确定第二符号周期内的第二多电平信号的第二值。串扰组件825也可计算第二值和耦合系数的积。接着，串扰组件825可至少部分地基于第二值和耦合系数的积与第一值和耦合系数的积的总和来估计串扰作用。
[0150]
在一些情况下，串扰组件825可确定第二符号周期与紧接在第二符号周期之前的第一符号周期之间的第二多电平信号的电压电平差。在这类情况下，串扰组件825可至少部分地基于所确定的电压电平差来估计串扰作用。在一些实例中，串扰组件825可通过确定第一符号周期内(或针对第一符号周期调度或将在第一符号周期内发射)的第一msb不同于第二符号周期内(或针对第二符号周期调度或将在第二符号周期内发射)的第二msb来确定电压电平差。在一些情况下，串扰组件825可确定估计的串扰满足阈值并且将所述确定指示指示发送给装置805的其它组件(例如，发送给消除组件830)。
[0151]
消除组件830可产生基于所估计串扰作用的消除信号。在一些情况下，可当所估计串扰满足阈值电平时产生消除信号。消除组件830可产生用于整个数据信号或用于数据信号的一部分的一或多个消除信号。消除组件830也可产生包含第一多电平信号和消除信号的经修改第一多电平信号。经修改第一多电平信号可为表示由信号组件820识别的位序列的信号。在一些情况下，消除组件830可基于所述对电压电平(例如，用于第二多电平信号的两个相邻符号周期的电压电平)差满足阈值的确定(例如，如由串扰组件825所指示)产生经修改信号。
[0152]
在一些情况下，消除组件830通过修改一或多个输出驱动器的驱动强度产生消除信号。在一些情况下，消除组件830通过修改一或多个输出驱动器的阻抗产生消除信号。在一些情况下，消除组件830通过使消除信号与第一多电平信号(例如，与表示信号组件820所识别的位序列的信号)电容耦合来产生经修改第一多电平信号。
[0153]
在一些情况下，消除组件830确定从第一符号周期到紧接在第一符号周期后的第二符号周期(例如，两个相邻符号周期之间)的电压差分改变。所述电压差分可介于第一多电平信号和第二多电平信号之间。在这类情况下，消除组件830可确定电压差分改变满足阈值并且至少部分地基于确定电压差分改变满足阈值而产生经修改第一多电平信号。
[0154]
收发器835可在第一传输线上发射经修改第一多电平信号。收发器835也可在第二传输线上发射第二多电平信号。在一些情况下，第二多电平信号是第二多电平信号的已根据本文中所描述的预失真技术经修改的版本。
[0155]
在一些情况下，装置805可选择性地应用补偿(例如，装置805可当串扰严重时而非当串扰可忽略时应用消除信号)。在这些情况下(例如，当在动态基础上应用补偿时)，信号组件820可识别主机装置和存储器装置之间的第一传输线处(或将在主机装置和存储器装置之间的第一传输线上传达)的第一信号。信号组件820也可识别也在主机装置和存储器装置之间的第二传输线处(或将在主机装置和存储器装置之间的第二传输线上传达)的第二信号。第二传输线可与第一传输线相邻。
[0156]
串扰组件825可确定第二信号从符号周期到后一符号周期的电压改变满足阈值。在一些情况下，串扰组件825可通过确定由符号周期中(或针对符号周期调度)的第一符号表示的第一msb不同于由后一符号周期中(或针对后一符号周期调度)的第二符号表示的第二msb来确定所述电压改变满足阈值。
[0157]
在一些情况下，串扰组件825可确定第三信号从符号周期到后一符号周期的电压改变。串扰组件825可至少部分地基于第三信号的电压改变来估计第三信号对第一信号的串扰作用。在一些情况下，串扰组件825可将来自第三信号的串扰的指示发送到消除组件830，使得消除组件可产生至少部分地基于来自第三信号的串扰作用和来自第二信号的串扰作用的总和的消除信号。第三信号可位于主机装置和存储器装置之间的第三传输线处(或被调度以供在主机装置和存储器装置之间的第三传输线上传输)。第三传输线也可与第一传输线相邻。
[0158]
在一些情况下，串扰组件825可至少部分地基于第二信号的电压改变来估计第二信号对第一信号的串扰作用。在一些情况下，串扰组件825可将所估计串扰作用的指示传送到消除组件830。
[0159]
消除组件830可至少部分地基于来自第二信号的串扰作用而产生消除信号。消除组件830接着可至少部分地基于所述确定(第二信号的电压改变满足阈值)和消除信号而产生经修改第一信号。
[0160]
当电压改变满足阈值时，收发器835可经由主机装置和存储器装置之间的第一传输线发射经修改第一信号。收发器835也可在第二传输线上发射第二信号，且/或在第三传输线上发射第三信号。
[0161]
图9示出说明根据本公开的各种实例的支持用于多电平信令的预失真的方法900的流程图。方法900的操作可由如本文中所描述的设备或其组件实施。举例来说，方法900的
操作可由参考图1到7所描述的存储器装置执行。在一些实例中，存储器控制器可执行指令集以控制存储器装置的功能元件执行下文描述的功能。另外或替代地，存储器装置可使用专用硬件执行下文描述的功能的方面。
[0162]
在905处，设备可识别第一传输线处(或将在第一传输线上发送)的第一多电平信号(例如，受害者信号)。可根据包含三个或更多个电压电平的调制方案调制第一多电平信号。在一些情况下，调制方案是具有各自对应于代表超过一位的符号的四个电压电平的pam4方案。可根据参考图3到7所描述的方法执行905的操作。在一些实例中，可由参考图8所描述的信号组件820执行905的操作的方面。
[0163]
在910处，设备可识别将在第二传输线上发送的第二多电平信号(例如，侵害者信号)。可根据与第一多电平信号相同的调制方案调制第二多电平信号。在一些情况下，第一多电平信号和第二多电平信号是单端信号。可根据参考图3到7所描述的方法执行910的操作。在一些实例中，可由参考图8所描述的信号组件820执行910的操作的方面。
[0164]
在915处，设备可针对即将进行的传输估计第二多电平信号对第一多电平信号的串扰作用。可根据参考图3到7所描述的方法执行915的操作。在一些实例中，可由参考图8所描述的串扰组件825执行915的操作的方面。
[0165]
在920处，设备可通过将第一多电平信号与基于所估计串扰作用的消除信号组合而产生经修改第一多电平信号(例如，经补偿受害者信号)。可根据参考图3到7所描述的方法执行920的操作。在一些实例中，可由参考图8所描述的消除组件830执行920的操作的方面。
[0166]
在925处，设备可在第一传输线上发射经修改第一多电平信号。可根据参考图3到7所描述的方法执行925的操作。在一些实例中，可由参考图8所描述的收发器835执行925的操作的方面。
[0167]
在一些实例中，如本文中所描述的设备可执行例如方法900的一或多种方法。所述设备可包含：用于识别第一传输线处的第一多电平信号的装置，根据包含三个或更多个电压电平的调制方案调制所述第一多电平信号；用于识别第二传输线处的第二多电平信号的装置，根据所述调制方案调制所述第二多电平信号；用于估计第二多电平信号对第一多电平信号的串扰作用的装置；用于产生包括第一多电平信号和消除信号的经修改第一多电平信号的装置，所述消除信号至少部分地基于所估计串扰作用；和用于在第一传输线上发射经修改第一多电平信号的装置。
[0168]
所述设备可包含用于以下操作的特征、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：确定第二符号周期与紧接在第二符号周期之前的第一符号周期之间的第二多电平信号的电压电平差(例如，确定(t1(n)
‑
t1(n
‑
1))。换句话说，设备可确定针对第二符号和紧接在第二符号之前的第一符号的第二多电平信号的电压电平差。在这类情况下，设备可包含用于以下操作的特征、装置或指令：至少部分地基于电压电平差估计串扰作用。
[0169]
在一些实例中，设备可包含用于以下操作的特征、装置或指令：确定电压电平差满足阈值，并且至少部分地基于确定电压电平差满足预定阈值而产生经修改第一多电平信号。在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，确定电压电平差可包含用于以下操作的操作、特征、装置或指令：确定针对第一符号周期调度的msb可不
同于针对第二符号周期调度的第二msb。因此，设备可确定第一符号的(或由第一符号表示的)第一msb不同于第二符号的(或由第二符号表示的)第二msb。
[0170]
设备还可包含用于以下操作的特征、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：至少部分地基于修改输出驱动器的驱动强度而产生经修改第一多电平信号。另外或替代地，设备可包含用于以下操作的特征、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：至少部分地基于修改输出驱动器的阻抗而产生经修改第一多电平信号。另外或替代地，设备可包含用于以下操作的特征、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：至少部分地基于使消除信号与第一多电平信号电容耦合而产生经修改第一多电平信号。
[0171]
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：确定第一符号周期内的第二多电平信号的第一值；计算第一值和耦合系数的积，所述耦合系数对应于第二传输线和第一传输线；和至少部分地基于第一值和耦合系数的积来估计串扰作用。
[0172]
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：确定第二符号周期内的第二多电平信号的第二值；计算第二值和耦合系数的积；和至少部分地基于第二值和耦合系数的积与第一值和耦合系数的积的总和来估计串扰作用。
[0173]
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：确定从第一符号周期到紧接在所述第一符号周期后的第二符号周期的电压差分改变。所述电压差分可处于第一多电平信号和第二多电平信号之间。本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：确定所述电压差分改变满足阈值；和至少部分地基于确定所述电压差分改变满足阈值而产生经修改第一多电平信号。
[0174]
图10示出说明根据本公开的各种实例的支持用于多电平信令的预失真的方法1000的流程图。方法1000的操作可由如本文中所描述的设备或其组件实施。举例来说，方法1000的操作可由参考图1到7所描述的存储器装置执行。在一些实例中，存储器控制器可执行指令集以控制存储器装置的功能元件执行下文描述的功能。另外或替代地，存储器装置可使用专用硬件执行下文描述的功能的方面。
[0175]
在1005处，设备可识别第一传输线处(或将在第一传输线上传达)的第一信号。所述第一传输线可处于主机装置和存储器装置之间。可根据参考图3到7所描述的方法执行1005的操作。在一些实例中，可由参考图8所描述的信号组件820执行1005的操作的方面。
[0176]
在1010处，设备可识别第二传输线处(或将在第二传输线上传达)的第二信号。类似于第一传输线，第二传输线可处于主机装置和存储器装置。第二传输线可与第一传输线相邻。可根据参考图3到7所描述的方法执行1010的操作。在一些实例中，可由参考图8所描述的信号组件820执行1010的操作的方面。
[0177]
在1015处，设备可确定确定第二信号从符号周期到后一符号周期的电压改变满足阈值。可根据参考图3到7所描述的方法执行1015的操作。在一些实例中，可由参考图8所描述的串扰组件825执行1015的操作的方面。
[0178]
在1020处，设备可基于所述确定，通过将电子消除信号添加到第一信号而产生经
修改第一信号。可根据参考图3到7所描述的方法执行1020的操作。在一些实例中，可由参考图8所描述的消除组件830执行1020的操作的方面。
[0179]
在1025处，设备可当电压改变满足阈值时，发射经修改第一信号。可根据参考图3到7所描述的方法执行1025的操作。在一些实例中，可由参考图8所描述的收发器835执行1025的操作的方面。
[0180]
在一些实例中，如本文中所描述的设备可执行例如方法1000的一或多种方法。所述设备可包含：用于识别主机装置和存储器装置之间的第一传输线处的第一信号的装置；用于识别主机装置和存储器装置之间的第二传输线处的第二信号的装置，其中第二传输线与第一传输线相邻；用于确定第二信号从符号周期到后一符号周期的电压改变满足阈值的装置；用于至少部分地基于所述确定和消除信号产生经修改第一信号的装置；和用于当电压改变满足阈值时，经由主机装置和存储器装置之间的第一传输线发射经修改第一信号的装置。
[0181]
设备可包含用于以下操作的特征、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：至少部分地基于第二信号的电压改变估计第二信号对第一信号的串扰作用；和至少部分地基于来自第二信号的串扰作用而产生电子消除信号。
[0182]
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：确定第三信号从所述符号周期到后一符号周期的电压改变，所述第三信号将在第三传输线上发送。本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：至少部分地基于第三信号的电压改变估计第三信号对第一信号的串扰作用。本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可另外包含用于以下操作的操作、特征、装置或指令：至少部分地基于来自第三信号的串扰作用与来自第二信号的串扰作用的总和而产生电子消除信号。
[0183]
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，确定电压改变满足阈值可包含用于以下操作的操作、特征、装置或指令：确定由针对符号周期调度的第一符号表示的第一msb可不同于由针对后一符号周期调度的第二符号表示的第二msb。
[0184]
应注意，上文描述的方法描述了可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自方法的两个或多于两个的方面。
[0185]
在一些实例中，一种设备或装置可使用通用或专用硬件执行本文中所描述的功能的方面。所述设备或装置可包含被配置成经由第一传输线与存储器装置通信的第一节点。所述设备或装置还可包含被配置成经由第二传输与存储器装置通信的第二节点。第二传输线可与第一传输线相邻。第一传输线和第二传输线可为单端传输线。
[0186]
所述设备或装置可包含存储器控制器，其被配置成根据包含三个或更多个电压电平的调制方案识别第一传输线处(或将在第一传输线上发送)的第一多电平信号。所述存储器控制器还可以被配置成根据所述调制方案识别第二传输线处(或将在第二传输线上发送)的第二多电平信号。所述存储器控制器还可以被配置成针对即将进行的传输估计第二多电平信号对第一多电平信号的串扰作用。所述存储器控制器还可以被配置成通过将第一多电平信号与至少部分地基于所估计串扰作用的消除信号组合而产生经修改第一多电平
信号。所述存储器控制器还可以被配置成在第一传输线上发射经修改第一多电平信号。
[0187]
在一些情况下，设备还包含与第一传输线耦合的输出驱动器。在这类情况下，所述存储器控制器可被配置成至少部分地基于修改输出驱动器的驱动强度而产生经修改第一多电平信号。
[0188]
在一些情况下，所述存储器控制器被配置成1)确定第二符号周期与紧接在第二符号周期之前的第一符号周期之间的第二多电平信号的电压电平差；和2)至少部分地基于所述电压电平差估计串扰作用。
[0189]
在一些实例中，所述存储器控制器被配置成确定所述电压电平差满足阈值；和至少部分地基于确定所述电压电平差满足预定阈值而产生经修改第一多电平信号。在一些实例中，所述存储器控制器被配置成通过被配置成执行以下操作来确定电压差：确定针对第一符号周期调度的第一msb不同于针对第二符号周期调度的第二msb。
[0190]
在一些情况下，所述存储器控制器被配置成1)确定第一符号周期内的第二多电平信号的第一值；2)计算第一值和耦合系数(例如，耦合系数对应于第二传输线和第一传输线的耦合系数)的积；和3)至少部分地基于第一值和耦合系数的积来估计串扰作用。
[0191]
在一些情况下，所述存储器控制器被配置成确定第二符号周期内的第二多电平信号的第二值；和计算第二值和耦合系数的积在一些情况下，所述存储器控制器被配置成至少部分地基于第二值和耦合系数的积与第一值和耦合系数的积的总和来估计串扰作用。
[0192]
在一些情况下，所述存储器控制器被配置成1)确定所述第一和第二多电平信号之间的第一电压差，所述第一电压差是在第一符号周期内；2)确定所述第一和第二多电平信号之间的第二电压差，所述第二电压差是在第二符号周期内；3)至少部分地基于所述差满足所述阈值而产生经修改第一多电平信号。
[0193]
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
[0194]
在一些实例中，一种设备可执行本文中所描述的功能的方面。所述设备可包含被配置成经由第一传输线与存储器装置通信的第一节点以及被配置成经由与第一传输线相邻的第二传输线与存储器装置通信的第二节点。所述设备还可包含：用于根据包含三个或更多个电压电平的调制方案识别第一传输线处的第一多电平信号的装置；用于根据所述调制方案识别第二传输线处的第二多电平信号的装置；用于针对即将进行的传输估计第二多电平信号对第一多电平信号的串扰作用的装置；用于通过将第一多电平信号与至少部分地基于所估计串扰作用的消除信号组合而产生经修改第一多电平信号的装置；和用于在第一传输线上发射经修改第一多电平信号的装置。在一些实例中，第一传输线和第二传输线包括单端传输线。
[0195]
在一些实例中，所述设备可包含用于确定第二符号周期与紧接在第二符号周期之前的第一符号周期之间的第二多电平信号的电压电平差的装置。所述设备还可包含用于至少部分地基于电压电平差估计串扰作用的装置。
[0196]
在一些实例中，所述设备可包含用于确定所述电压电平差满足阈值的装置；和用
于至少部分地基于确定所述电压电平差满足预定阈值而产生经修改第一多电平信号的装置。
[0197]
在一些实例中，所述用于确定电压电平差的装置包括用于确定针对第一符号周期调度的第一msb不同于针对第二符号周期调度的第二msb的装置。
[0198]
在一些实例中，所述设备可包含：用于确定第一符号周期内的第二多电平信号的第一值的装置；用于计算第一值和耦合系数的积的装置，所述耦合系数对应于第二传输线和第一传输线；和用于至少部分地基于第一值和耦合系数的积来估计串扰作用的装置。
[0199]
在一些实例中，所述设备可包含：用于确定第二符号周期内的第二多电平信号的第二值的装置；用于计算第二值和耦合系数的积的装置；和用于至少部分地基于第二值和耦合系数的积与第一值和耦合系数的积的总和来估计串扰作用的装置。
[0200]
在一些实例中，所述设备可包含：用于确定所述第一和第二多电平信号之间的第一电压差的装置，所述第一电压差是在第一符号周期内；用于确定所述第一和第二多电平信号之间的第二电压差的装置，所述第二电压差是在第二符号周期内；用于确定所述第一电压差和所述第二电压差之间的差满足阈值的装置；和用于至少部分地基于所述差满足所述阈值而产生经修改第一多电平信号的装置。
[0201]
在一些实例中，所述设备可包含与第一传输线耦合的输出驱动器。在此类实例中，所述设备可包含用于至少部分地基于修改输出驱动器的驱动强度而产生经修改第一多电平信号的装置。
[0202]
如本文中所使用，术语“虚拟接地”是指保持在大约零伏(0v)的电压下而不直接与接地耦合的电路节点。因此，虚拟接地的电压可能会临时波动并且在稳定状态下返回到近似地0v。可使用如由运算放大器和电阻器组成的分压器的各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”是指连接到约0v。
[0203]
术语“电子通信”、“导电接触”、“连接”和“耦合”可指代支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是间接导电路径，其可以包含例如开关、晶体管或其它组件的中间组件。在一些情况下，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
[0204]
术语“耦合”指代从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
[0205]
术语“隔离”指代信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
[0206]
如本文所用，术语“大体上”意指经修饰特征(例如由术语大体上修饰的动词或形
容词)不必是绝对的但要足够接近以便获得特征的优点。
[0207]
如本文中所使用，术语“电极”可指电导体，且在一些情况下，可用作到存储器单元或存储器阵列的其它组件的电接点。电极可包含迹线、导线、导电线、导电层等，其提供存储器阵列的元件或组件之间的导电路径。
[0208]
本文所论述的包含存储器阵列的装置可形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
[0209]
本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)，并且包括包含源极、漏极和栅极的三端装置。所述端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如，简并)半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分隔开。如果沟道是n型(例如，大部分载流子为信号)，那么fet可以被称作n型fet。如果沟道是p型(即，大部分载流子为电洞)，那么fet可以被称作p型fet。沟道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型fet或p型fet可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
[0210]
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述技术的理解的特定细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置以免混淆所描述实例的概念。
[0211]
在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。若在说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中之任一者。
[0212]
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
[0213]
结合本文中的公开内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，dsp和微处理器的组合、多个微处理器、与dsp核心结合的一或多个微处理器，或任何其它此类配置)。
[0214]
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读
媒体上或经由计算机可读媒体传输。其它实例及实施方案在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。而且，如本文中所使用，包含在权利要求书中，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。而且，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
[0215]
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。
[0216]
提供本文中的描述以使得本领域技术人员能够制造或使用本公开。对本公开的各种修改对所属领域的技术人员来说将是显而易见的，且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变体。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。