MEMS装置封装及其制造方法与流程

本发明涉及一种微机电系统(mems)装置封装及其制造方法，且更确切地说，涉及一种具有供mems组件操作的空间的mems装置封装及其制造方法。

背景技术：

例如表面声波(saw)滤波器组件等mems组件指定密封空间来减少来自环境的声波干扰。然而，密封空间的形成是复杂且昂贵的。

技术实现要素：

在一些实施例中，一种mems装置封装包含第一电路层、分隔壁、mems组件、第二电路层和聚合性电介质层。分隔壁安置于第一电路层之上。mems组件安置在分隔壁之上，且电连接到第一电路层。第一电路层、分隔壁和mems组件围封一空间。第二电路层安置在第一电路层之上，且电连接到第一电路层。聚合性电介质层安置于第一电路层与第二电路层之间。

在一些实施例中，mems装置封装包含第一电路层、mems组件、分隔壁和聚合性电介质层。mems组件安置在第一电路层之上。第一电路层和mems组件在两者之间限定一空间。分隔壁安置在第一电路层之上，且邻近于mems组件。聚合性电介质层安置在第一电路层之上，且通过分隔壁与所述空间分开。

在一些实施例中，一种用于制造mems装置封装的方法包含以下操作。第一电路层形成于载体之上。分隔壁和多个导电支柱形成于第一电路层之上。mems组件安置在分隔壁和导电支柱之上，其中mems组件的外围由分隔壁支撑，以便限定mems组件与第一电路层之间的空间。mems组件通过导电支柱电连接到第一电路层。聚合性电介质层形成于第一电路层之上，其中通过分隔壁来限制所述聚合性电介质层进入所述空间。将载体从第一电路层释放。

附图说明

当结合附图阅读时，从以下具体实施方式最好地理解本发明的一些实施例的方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1说明根据本发明的一些实施例的mems装置封装的横截面视图；

图2a说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图2b说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图2c说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图2d说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图3说明根据本发明的一些实施例的mems装置封装的横截面视图；

图4a说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图4b说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图4c说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图4d说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图5说明根据本发明的一些实施例的mems装置封装的横截面视图；

图6a说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图6b说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图6c说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图6d说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图7说明根据本发明的一些实施例的mems装置封装的横截面视图；

图8a说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图8b说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；

图8c说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段；以及

图8d说明根据本发明的一些实施例的mems装置封装的制造方法的实例的一或多个阶段。

具体实施方式

贯穿图式和详细描述使用共同参考数字来指示相同或类似组件。本发明的实施例将容易从结合附图进行的以下详细描述理解。

以下揭示内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本发明的某些方面。当然，这些组件以及布置仅为实例且无意进行限制。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征和第二特征直接接触地形成或安置的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成或安置，使得第一特征和第二特征可不直接接触的实施例。此外，本发明可在各种实例中重复参考数字和/或字母。此重复是出于简单和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。

除非另外规定，否则例如“上方”、“下方”、“向上”、“左边”、“右边”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“下部”、“上部”、“上面”、“下面”等空间描述相对于图中所展示的定向加以指示。应理解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本发明的实施例的优点是不因此布置而有偏差。

本发明的至少一些实施例是针对mems装置封装。在一些实施例中，mems装置封装界定形成于两个电路层之间的空间。所述空间可由分隔壁限定并密封。所述分隔壁可与mems装置封装的感应支柱或电路层的制造一体地形成。因此，mems装置封装可省略额外的衬底。因此，mems装置封装的厚度可减小，且制造成本可降低。

图1是根据本发明的一些实施例的mems装置封装1的横截面视图。如图1中所示，mems装置封装1包含第一电路层20、分隔壁30、组件40、第二电路层50和聚合性电介质层32。在一些实施例中，第一电路层20可包含再分布层(rdl)，其经配置以再分布电路布局。举例来说，第一电路层20可包含彼此堆叠的至少一个绝缘层(或多个绝缘层)201和至少一个导电层(或多个导电层)202。在一些实施例中，分隔壁30安置在第一电路层20之上。在一些实施例中，分隔壁30可包含(但不限于)由导电材料(例如金属或合金或两种或更多种金属的其它组合)形成的导电分隔壁。

在一些实施例中，mems组件40安置在分隔壁30之上，且电连接到第一电路层20。第二电路层50安置于第一电路层20之上，且电连接到所述第一电路层。在一些实施例中，第二电路层50可包含另一rdl，其经配置以再分布电路布局。聚合性电介质层32安置于第一电路层20与第二电路层50之间。在一些实施例中，聚合性电介质层32可包含模制化合物层。举例来说，聚合性电介质层32的材料可包含但不限于聚酰亚胺(pi)、聚苯并噁唑(pbo)或其它合适的材料。在一些实施例中，mems组件40安置在聚合性电介质层32之上，且从所述聚合性电介质层暴露。

mems装置封装1界定由第一电路层20、分隔壁30和mems组件40包封的空间70。在一些实施例中，分隔壁30侧向环绕空间70，第一电路层20在空间70的底部，且mems组件40覆盖空间70的顶部。在一些实施例中，空间70由第一电路层20、分隔壁30和mems组件40密封；且聚合性电介质层32通过分隔壁30与空间70分离。在一些实施例中，分隔壁30大体上沿空间70的外围安置，且环绕空间70。

在一些实施例中，mems组件40可进一步包含作用中结构42，其电连接到第一电路层20。作用中结构42暴露于空间70，其允许mems组件40的作用中结构42的操作。在一些实施例中，mems组件40可包含(但不限于)声学组件，例如表面波声学(saw)滤波器组件或块状声波(baw)滤波器组件；且作用中结构42可包含声波结构。在一些实施例中，空间70是用于降低来自mems组件40之外的环境的声波干扰的密封空间。

在一些实施例中，mems装置封装1可进一步包含安置于空间70中的导电支柱36。导电支柱36可由分隔壁30环绕。在一些实施例中，分隔壁30和导电支柱36两者支撑mems组件40。在一些实施例中，分隔壁30和导电支柱36可从彼此电断开。在一些实施例中，mems组件40的作用中结构42可通过导电支柱36电连接到第一电路层20。在一些实施例中，mems组件40可通过导电结构38(例如导电凸块、导电膏，或类似者)接合到分隔壁30和导电支柱36。

在一些实施例中，mems装置封装1可进一步包含连接垫24和着陆垫26。连接垫24安置在第一电路层20之上，且分别电连接到第一导电支柱36。着陆垫26安置在第一电路层20之上，且连接到分隔壁30。在一些实施例中，着陆垫26大体上沿空间70的外围安置，且环绕连接垫24。

在一些实施例中，mems装置封装1可进一步包含电子组件60(例如包含感应支柱34)，其安置于第一电路层20与第二电路层50之间，且通过第一电路层20和/或第二电路层50电连接到mems组件40。在一些实施例中，mems装置封装1可进一步包含第一导电件22和第二导电件52。在一些实施例中，第一导电件22安置于第一电路层20与聚合性电介质层32之间，且第二导电件52安置于第二电路层50中。在一些实施例中，电子组件60包含感应支柱34，其穿过聚合性电介质层32，且电连接到第一导电件22和第二导电件52。在一些实施例中，感应支柱34中的每一者穿过聚合性电介质层32，且互连在第一导电件22中的相应一者与第二导电件52中的相应一者之间，从而形成电连接到第一电路层20和第二电路层50的电感器。在一些实施例中，分隔壁30、导电支柱36和感应支柱34可同时由相同导电材料形成，且分隔壁30的高度h1、导电支柱36的高度h2和感应支柱34的高度h3可大体上相同。在一些实施例中，第一导电件22、连接垫24和着陆垫26可同时由相同导电材料形成。

在一些实施例中，mems装置封装1可进一步包含第二电子组件62，其安置于第一电路层20与第二电路层50之间，且通过第一电路层20和/或第二电路层50电连接到mems组件40。在一些实施例中，第二电子组件62可包含呈一或多个集成电路(ic)(例如经封装半导体裸片)的形式的一或多个半导体裸片。在一些实施例中，第二电子组件62可包含(但不限于)至少一个有源组件，例如处理器组件、开关组件、专用ic(asic)或另一有源组件。在一些实施例中，第二电子组件62可包含(但不限于)至少一个无源组件，例如，电容器、电阻器或类似物。

在一些实施例中，mems装置封装1可进一步包含接合垫64，其安置在第一电路层20之上，且电连接到所述第一电路层。在一些实施例中，mems装置封装1可进一步包含导电凸块66，其安裝在接合垫64之上，且分别电连接到所述接合垫。导电凸块66可耦合到外部电子组件，例如印刷电路板(pcb)或类似物。

图2a、图2b、图2c和图2d说明根据本发明的一些实施例的mems装置封装1的制造方法的实例的各个阶段。如图2a中所描绘，第一电路层20形成于载体10之上。载体10配置为用于支撑第一电路层20的临时衬底，且可随后从第一电路层20释放。在一些实施例中，载体10可包含(但不限于)玻璃衬底。在一些实施例中，第一导电件22、连接垫24和着陆垫26可形成于第一电路层20之上。在一些实施例中，第一导电件22、连接垫24和着陆垫26可同时由相同导电材料形成。

如图2b中所描绘，感应支柱34可形成于第一电路层20之上，且电连接到第一导电件22。在一些实施例中，分隔壁30和导电支柱36可形成于第一电路层20之上。在一些实施例中，感应支柱34、分隔壁30和导电支柱36同时由相同材料形成。分隔壁30的高度h1、导电支柱36的高度h2和感应支柱34的高度h3可大体上相同。在一些实施例中，第二电子组件62可进一步安置在第一电路层20之上。

如图2c中所描绘，mems组件40安置在分隔壁30和导电支柱36之上。在一些实施例中，mems组件40可通过导电结构38(例如导电凸块、导电膏，或类似者)接合到分隔壁30和导电支柱36。mems组件40的外围由分隔壁30支撑，以便围封mems组件40与第一电路层20之间的空间70。mems组件40的作用中结构42通过导电支柱36电连接到第一电路层20。

如图2d中所描绘，聚合性电介质层32形成于第一电路层20之上。在一些实施例中，可例如通过在第一电路层20之上施配流体模制化合物，并使所述流体模制化合物固化，来形成聚合性电介质层32。聚合性电介质层32可穿过感应支柱34之间的间隙，但通过分隔壁30来限制聚合性电介质层32进入空间70。

在一些实施例中，第二电路层50进一步形成于聚合性电介质层32之上。在一些实施例中，第二导电件52可为第二电路层50的一部分。感应支柱34互连在第一导电件22与第二导电件52之间，且形成电子组件60。在一些实施例中，第二电路层50进一步覆盖mems组件40。将载体10从第一电路层20释放。在一些实施例中，接合垫64形成于第一电路层20之上且电连接到所述第一电路层，且导电凸块66安裝在接合垫64之上，且分别电连接到所述接合垫。因此，形成如图1中所示的mems装置封装1。

在本发明的一些实施例中，mems装置封装1的空间70形成于第一电路层20与mems组件40之间，且通过分隔壁30密封，而无额外衬底。因此，mems装置封装1的厚度可减小。分隔壁30可与电子组件60的制造集成，且因此，制造操作和成本可减少。

本发明的mems装置封装和制造方法不限于上述实施例，且可包含其它不同实施例。出于简化描述，为了方便在本发明的实施例中的每一个之间进行比较，以下实施例中的每一个中的相同或类似组件标记有相同标号，且不过多地加以描述。

图3是根据本发明的一些实施例的mems装置封装2的横截面视图。相比于如图1中所示的mems装置封装1，分隔壁30的高度h1和导电支柱36的高度h2大体上相同，但分隔壁30的高度h1和导电支柱36的高度h2低于感应支柱34的高度h3。在一些实施例中，分隔壁30和导电支柱36形成于mems组件40之上，且通过导电结构38分别接合到着陆垫26和连接垫24。如图3中所描绘，对于较短的分隔壁30和导电支柱36，空间70的高度可减小，且因此mems装置封装1的厚度可进一步减小。在一些实施例中，mems组件40的至少一部分由聚合性电介质层32包封。举例来说，mems组件40的边缘和上表面由聚合性电介质层32包封。因此，mems组件40可由聚合性电介质层32保护。

图4a、图4b、图4c和图4d说明根据本发明的一些实施例的mems装置封装2的制造方法的实例的各个阶段。如图4a中所描绘，第一电路层20形成于载体10之上。在一些实施例中，第一导电件22、连接垫24和着陆垫26可形成于第一电路层20之上。在一些实施例中，第一导电件22、连接垫24和着陆垫26可同时由相同导电材料形成。

如图4b中所描绘，感应支柱34形成于第一电路层20之上，且电连接到第一导电件22。在一些实施例中，第二电子组件62可安置在第一电路层20之上。

如图4c中所描绘，mems组件40安置在第一电路层20之上。在一些实施例中，分隔壁30和导电支柱36形成于mems组件40之上，且通过导电结构38分别接合到着陆垫26和连接垫24。mems组件40的外围由分隔壁30支撑，以便围封mems组件40与第一电路层20之间的空间70。mems组件40的作用中结构42通过导电支柱36电连接到第一电路层20。分隔壁30的高度h1和导电支柱36的高度h2大体上相同。分隔壁30的高度h1和导电支柱36的高度h2低于感应支柱34的高度h3。

如图4d中所描绘，聚合性电介质层32形成于第一电路层20之上。在一些实施例中，可例如通过在第一电路层20和mems组件40之上施配流体模制化合物，并使所述流体模制化合物固化，来形成聚合性电介质层32。聚合性电介质层32可穿过感应支柱34之间的间隙，但通过分隔壁30来限制聚合性电介质层32进入空间70。在一些实施例中，mems组件40的至少一部分由聚合性电介质层32包封。举例来说，mems组件40的边缘和上表面由聚合性电介质层32包封。

在一些实施例中，包含第二导电件52的第二电路层50进一步形成于聚合性电介质层32之上。感应支柱34互连在第一导电件22与第二导电件52之间，且形成电子组件60。将载体10从第一电路层20释放。在一些实施例中，接合垫64形成于第一电路层20之上且电连接到所述第一电路层，且导电凸块66安裝在接合垫64之上，且分别电连接到所述接合垫。因此，形成如图3中所示的mems装置封装2。

图5是根据本发明的一些实施例的mems装置封装3的横截面视图。如图5中所示，分隔壁30的高度h1和导电支柱36的高度h2大体上相同，但分隔壁30的高度h1和导电支柱36的高度h2低于感应支柱34的高度h3。相比于如图3中所示的mems装置封装2，分隔壁30和导电支柱36较短，且可经配置以将mems组件40接合到第一电路层20。在一些实施例中，分隔壁30和导电支柱36可包含导电结构，例如导电凸块、导电膏或类似者，且因此可省略额外导电结构。在一些实施例中，第一电路层20可进一步限定配置为空间70的一部分的凹进部分20r。

图6a、图6b、图6c和图6d说明根据本发明的一些实施例的mems装置封装3的制造方法的实例的各个阶段。如图6a中所描绘，第一电路层20形成于载体10之上。在一些实施例中，第一导电件22、连接垫24和着陆垫26可形成于第一电路层20之上。在一些实施例中，第一导电件22、连接垫24和着陆垫26可同时由相同导电材料形成。

如图6b中所描绘，凹进部分20r形成于第一电路层20中。在一些实施例中，去除第一电路层20的一部分(例如绝缘层201的一部分)，以限定凹进部分20r。在一些实施例中，感应支柱34形成于第一电路层20之上，且电连接到第一导电件22。在一些实施例中，第二电子组件62可安置在第一电路层20之上。

如图6c中所描绘，mems组件40安置在第一电路层20之上。在一些实施例中，分隔壁30和导电支柱36可包含导电结构，例如导电凸块、导电膏或类似者，其还可配置为导电粘合剂，以接合mems组件40和第一电路层20，且因此可省略额外导电结构。mems组件40的外围由分隔壁30支撑，以便围封空间70，其包含凹进部分20r。mems组件40的作用中结构42通过导电支柱36电连接到第一电路层20。

如图6d中所描绘，聚合性电介质层32形成于第一电路层20之上。在一些实施例中，可例如通过在第一电路层20和mems组件40之上施配流体模制化合物，并使所述流体模制化合物固化，来形成聚合性电介质层32。聚合性电介质层32可穿过感应支柱34之间的间隙，但通过分隔壁30来限制聚合性电介质层32进入空间70。在一些实施例中，mems组件40的边缘和上表面由聚合性电介质层32包封。

在一些实施例中，包含第二导电件52的第二电路层50进一步形成于聚合性电介质层32之上。感应支柱34互连在第一导电件22与第二导电件52之间，且形成电子组件60。将载体10从第一电路层20释放。在一些实施例中，接合垫64形成于第一电路层20之上且电连接到所述第一电路层，且导电凸块66安裝在接合垫64之上，且分别电连接到所述接合垫。因此，形成如图5中所示的mems装置封装3。

在本发明的一些实施例中，通过在第一电路层20中形成凹进部分来形成mems装置封装3的空间70的一部分，且因此可进一步减小mems装置封装3的厚度。

图7是根据本发明的一些实施例的mems装置封装4的横截面视图。相比于分别如图1、3和5中所示的mems装置封装1、2和3，在mems装置封装4中，分隔壁30是第一电路层20的一部分。在一些实施例中，去除第一电路层20的绝缘层201的一部分以限定凹进部分20r，且分隔壁30是第一电路层20的邻近于凹进部分20r的部分。在一些实施例中，mems组件40的外围与分隔壁30接触，以围封空间70。

图8a、图8b、图8c和图8d说明根据本发明的一些实施例的mems装置封装4的制造方法的实例的各个阶段。如图8a中所描绘，第一电路层20形成于载体10之上。在一些实施例中，第一电路层20的一部分配置成连接垫24。在一些实施例中，通过去除绝缘层201的一部分来在第一电路层20中限定凹进部分20r，且凹进部分20r暴露连接垫24的至少一部分。在一些实施例中，第一导电件22可形成于第一电路层20之上。

如图8b中所描绘，感应支柱34形成于第一电路层20之上，且电连接到第一导电件22。在一些实施例中，第二电子组件62可安置在第一电路层20之上。

如图8c中所描绘，mems组件40安置在第一电路层20之上。在一些实施例中，第一电路层20的邻近于凹进部分20r的部分被配置成分隔壁30，且mems组件40的外围与分隔壁30接触，以围封空间70。在一些实施例中，导电支柱36可包含导电结构，例如导电凸块、导电膏或类似者，其还可配置为导电粘合剂，以接合mems组件40和连接垫24，且因此可省略额外导电结构。

如图8d中所描绘，聚合性电介质层32形成于第一电路层20之上。在一些实施例中，可例如通过在第一电路层20和mems组件40之上施配流体模制化合物，并使所述流体模制化合物固化，来形成聚合性电介质层32。聚合性电介质层32可穿过感应支柱34之间的间隙，但通过分隔壁30和mems组件40来限制聚合性电介质层32进入空间70。在一些实施例中，mems组件40的边缘和上表面由聚合性电介质层32包封。

在一些实施例中，包含第二导电件52的第二电路层50进一步形成于聚合性电介质层32之上。感应支柱34互连在第一导电件22与第二导电件52之间，且形成电子组件60。将载体10从第一电路层20释放。在一些实施例中，接合垫64形成于第一电路层20之上且电连接到所述第一电路层，且导电凸块66安裝在接合垫64之上，且分别电连接到所述接合垫。因此，形成如图7中所示的mems装置封装4。

在本发明的一些实施例中，mems装置封装的空间限定在第一电路层与mems组件之间，且由分隔壁密封。分隔壁可与mems装置封装的感应支柱或电路层的制造集成，且因此mems装置封装可省略额外的衬底。因此，mems装置封装的厚度可减小，且制造成本可降低。

如本文所用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。

如本文所使用，术语“导电(conductive)”、“导电(electricallyconductive)”和“电导率”指代传递电流的能力。导电材料通常指示展现对于电流流动的极少或零对抗的材料。电导率的一个量度为西门子每米(s/m)。通常，导电材料为电导率大于约10⁴s/m(例如至少10⁵s/m或至少10⁶s/m)的一种材料。材料的电导率有时可可随温度而变化。除非另外指定，否则材料的电导率是在室温下测量。

如本文中所使用，术语“大致”、“实质上”、“实质”以及“约”用以描述和考虑较小变化。当与事件或情形结合使用时，所述术语可指其中事件或情形明确发生的情况以及其中事件或情形极接近于发生的情况。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。

另外，有时在本文中按范围格式呈现量、比率以及其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。

虽然已参考本发明的特定实施例描述并说明了本发明，但这些描述和说明并不限制本发明。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本发明的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。归因于制造工艺和容差，本发明中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书和图式视为说明性的而非限制性的。可做出修改，以使具体情况、材料、物质组成、方法或工艺适应于本发明的目标、精神和范围。所有所述修改都既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本发明的限制。