半导体封装装置的制作方法

本发明涉及半导体封装装置，且更确切地说，涉及包含微机电系统(mems)的半导体封装装置。

背景技术：

mems(如本文所使用，术语“mems”可用以指代单个微机电系统或多个微机电系统)在半导体装置中广泛用于检测信号(例如声音、移动/运动、压力、气体、湿度、温度及类似物)且将检测到的信号变换为电信号。在至少部分地由针对较小尺寸和增强的加工速度的需求的驱动下，半导体装置变得越来越复杂。同时，存在使含有这些半导体装置的许多电子产品进一步小型化的需求。在某些情况下可能需要减少半导体装置的衬底上由mems占据的空间，并且简化及组合适用于半导体装置和衬底的封装、板制造和装配工艺。

技术实现要素：

在一些实施例中，根据本发明的一个方面，一种半导体封装装置包含载体、第一微机电系统(mems)以及第一电子组件。所述载体具有第一表面和与所述第一表面相对的第二表面。所述mems安置于所述载体中。所述第一mems从所述载体的第一表面暴露且从所述载体的第二表面暴露。所述第一电子组件安置于所述载体的所述第一表面上且电连接到所述第一mems。

在一些实施例中，根据本发明的另一方面，一种半导体封装装置包含载体、mems以及处理芯片。所述载体具有第一表面和与所述第一表面相对的第二表面。所述mems安置于所述载体内。所述mems的厚度与所述载体的厚度大体上相同。所述处理芯片安置于所述载体的所述第一表面上且电连接到所述第一mems。

在一些实施例中，根据本发明的另一方面，一种半导体封装装置包含载体、mems以及处理芯片。所述载体具有第一表面和与所述第一表面相对的第二表面。所述mems安置于所述载体内，且具有顶部表面和底部表面。所述mems的顶部表面与所述载体的第一表面大体上共面，且所述mems的底部表面与所述载体的第二表面大体上共面。所述处理芯片安置于所述mems上方且电连接到所述第一mems。

附图说明

图1a图解说明根据本发明的一些实施例的半导体封装结构的横截面图；

图1b图解说明根据本发明的一些实施例的半导体封装结构的横截面图；

图1c图解说明根据本发明的一些实施例的半导体封装结构的横截面图；

图1d图解说明根据本发明的一些实施例的半导体封装结构的横截面图；

图2图解说明根据本发明的一些实施例的半导体封装结构的横截面图；

图3a图解说明根据本发明的一些实施例的半导体封装结构的横截面图；

图3b图解说明根据本发明的一些实施例的半导体封装结构的横截面图；

图4a图解说明根据本发明的一些实施例的半导体封装结构的横截面图；

图4b图解说明根据本发明的一些实施例的半导体封装结构的横截面图；

图5a图解说明根据本发明的一些实施例的半导体封装结构的横截面图；

图5b图解说明根据本发明的一些实施例的半导体封装结构的横截面图；

贯穿图式和具体实施方式使用共同参考数字以指示相同或类似元件。从以下结合附图做出的详细描述将容易理解本发明。

具体实施方式

图1a图解说明根据本发明的一些实施例的半导体封装结构1a。半导体封装结构1a包含载体10、mems11、电子组件12以及环块结构13。

载体10可以是例如印刷电路板，例如纸质铜箔层压物、复合铜箔层压物或聚合物浸渍的玻璃纤维类铜箔层压物。载体10可包含互连结构，例如再分布层(rdl)或接地元件。载体10具有表面101和与表面101相对的表面102。在一些实施例中，衬底的表面101被称作顶部表面或第一表面，且衬底的表面102被称作底部表面或第二表面。载体10包含位于其顶部表面101上的导电衬垫10p1和位于其底部表面102上的导电衬垫10p2以提供电连接。在一些实施例中，阻焊层10r1可以安置于载体10的顶部表面101上以覆盖顶部表面101的一部分和导电衬垫10p1的一部分。另外，阻焊层10r2可以安置于载体10的底部表面102上以覆盖底部表面102的一部分和导电衬垫10p2的一部分。

mems11嵌入于载体10内。mems11的表面111(例如，顶部表面或背侧表面)与载体10的顶部表面101大体上共面。mems11的表面112(例如，底部表面)与载体10的底部表面102大体上共面。举例来说，mems11的顶部表面111从载体10的顶部表面101暴露，且mems11的底部表面112从载体10的底部表面102暴露。举例来说，mems11的厚度与载体10的厚度大体上相同。

在一些实施例中，电路层115可以安置于mems11的顶部表面111上。电路层115可以提供mems11与其它组件或电路之间的电连接。电路层115从载体10的顶部表面101暴露。

在一些实施例中，mems11可包含感测端口116，用以接收至少一个物理信号(例如，声音、压力、温度、湿度、气体及类似物)且将所接收物理信号转换为电信号(例如，用于后续处理)。感测端口116从载体10的底部表面102暴露。在一些实施例中，mems11可为麦克风、气压计、温度计、湿度计、气体检测器及类似物。

电子组件12安置于载体10的顶部表面101上。电子组件12可以具有底部表面122。电子组件12可为有源组件，例如集成电路(ic)芯片或裸片。在一些实施例中，电子组件12可为专用集成电路(asic)。电子组件12可以借助于倒装芯片或导线接合技术电连接到载体10的顶部表面101上的导电衬垫10p1。在一些实施例中，电子组件12的一些导电触点123直接接触mems11的顶部表面111上的电路层115以从mems11接收信号。

环块结构13安置于载体10的顶部表面101上以及电子组件12的底部表面122的一部分下方。即，环块结构13安置于载体10的顶部表面101与电子组件12的底部表面122之间。环块结构13包围电子组件12的所有导电触点以及mems11的电路层115，且可帮助保护mems11的电路层115免于外部污染或干扰。在一些实施例中，环块结构13由非导电材料制成。

在一些现有mems装置中，mems可能安置于asic上，asic又安置于衬底上，且盖安置于衬底上以覆盖mems和asic。因此，mems装置的厚度(包含所述盖、用于接合线的空间、mems、asic和衬底)较大。根据图1a中示出的实施例，通过将mems11嵌入在与mems11具有相同厚度的载体10内且将电子组件12的导电触点直接附接到mems11的电路层115，半导体封装装置1a的总体积可减小。在一些实施例中，半导体封装装置1a的厚度(在如图1a所示的垂直方向上)小于或等于0.6mm。另外，由于电子组件12安置于mems11上且环块结构13包围电子组件12的所有导电触点和mems11的电路层115，因此不需要盖，这将减少半导体封装装置1a的总体积和制造成本。

图1b图解说明根据本发明的一些实施例的半导体封装结构1b。半导体封装结构1b类似于图1a中示出的半导体封装装置1a，不同之处在于半导体封装装置1b进一步包含屏蔽层14。

屏蔽层14覆盖电子组件12的表面121(例如，背侧表面或顶部表面)和横向表面、环块结构13的一部分、载体10的顶部表面101的一部分以及载体10的横向表面。屏蔽层14电连接到载体10的接地元件。载体10的接地元件可以形成于载体的顶部表面101上，即，接地元件可以是导电衬垫10p1中的从阻焊层10r1暴露的一者。在一些实施例中，接地元件形成于载体10中且从载体10的横向表面暴露。屏蔽层14可为电子组件12和mems11提供电磁干扰(emi)屏蔽。在一些实施例中，屏蔽层14是保形屏蔽件。屏蔽层14与载体10的底部表面102对准，例如，屏蔽层14的底部与载体10的底部表面102大体上共面。在一些实施例中，屏蔽层14的底部与安置于载体10的底部表面102上的阻焊层10r2的底部大体上共面。在一些实施例中，屏蔽层14是导电薄膜，且可包含(例如)铝(al)、铜(cu)、铬(cr)、锡(sn)、金(au)、银(ag)、镍(ni)或不锈钢，或其混合物、合金或其它组合。屏蔽层14可以包含单个导电层或多个导电层。在一些实施例中，屏蔽层14包含多个导电层，且所述多个导电层可包含相同材料，或所述多个导电层中的一些可包含彼此不同的材料，或所述多个导电层中的每一者可包含彼此不同的材料。在一些实施例中，屏蔽层14的每一导电层具有高达约200微米(μm)的厚度，例如，高达约150μm、高达约100μm、高达约50μm、高达约10μm、高达约5μm、高达约1μm，或高达约500纳米(nm)，以及低至约100nm或更少、低至约50nm或更少，或低至约10nm或更少。在一些实施例中，屏蔽层14的每一导电层可具有在约10nm到约200μm的范围内的厚度。在一些实施例中，屏蔽层14的一或多个导电层可以大于约200μm，或小于约10nm。在一些实施例中，屏蔽层14包含多个导电层，且不同导电层可以具有不同厚度。

图1c图解说明根据本发明的一些实施例的半导体封装结构1c。半导体封装结构1c类似于图1a中示出的半导体封装装置1a，不同之处在于半导体封装装置1c进一步包含封装主体15。

封装主体15安置于载体10的顶部表面101上且囊封载体10的顶部表面101的部分、电子组件12和环块结构13。在一些实施例中，封装主体15包含具有分散在其中的填充剂的环氧树脂。封装主体15可以为电子组件12提供保护(例如，免于物理损坏的保护)。

图1d图解说明根据本发明的一些实施例的半导体封装结构1d。半导体封装结构1d类似于图1c中示出的半导体封装装置1c，不同之处在于半导体封装装置1d进一步包含屏蔽层16。

屏蔽层16覆盖封装主体15的外表面和载体10的横向表面。屏蔽层16电连接到载体10的接地元件。载体10的接地元件可以形成于载体的顶部表面101上，即，接地元件可以是导电衬垫10p1中的从阻焊层10r1暴露的一者。在一些实施例中，接地元件形成于载体10中且从载体10的横向表面暴露。屏蔽层16可为电子组件12和mems11提供电磁干扰(emi)屏蔽。在一些实施例中，屏蔽层16是保形屏蔽件。屏蔽层16与载体10的底部表面102对准，例如，屏蔽层16的底部与载体10的底部表面102大体上共面。在一些实施例中，屏蔽层14的底部与安置于载体10的底部表面102上的阻焊层10r2的底部大体上共面。在一些实施例中，屏蔽层16是导电薄膜，且可包含(例如)al、cu、cr、sn、au、ag、ni或不锈钢，或其混合物、合金或其它组合。屏蔽层16可以包含单个导电层或多个导电层。在一些实施例中，屏蔽层16包含多个导电层，且所述多个导电层可包含相同材料，或所述多个导电层中的一些可包含彼此不同的材料，或所述多个导电层中的每一者可包含彼此不同的材料。在一些实施例中，屏蔽层16的每一导电层具有高达约200微米(μm)的厚度，例如，高达约150μm、高达约100μm、高达约50μm、高达约10μm、高达约5μm、高达约1μm，或高达约500纳米(nm)，以及低至约100nm或更少、低至约50nm或更少，或低至约10nm或更少。在一些实施例中，屏蔽层14的每一导电层可具有在约10nm到约200μm的范围内的厚度。在一些实施例中，屏蔽层14的一或多个导电层可以大于约200μm，或小于约10nm。在一些实施例中，屏蔽层16包含多个导电层，且不同导电层可以具有不同厚度。

图2图解说明根据本发明的一些实施例的半导体封装结构2。半导体封装结构2类似于图1a中示出的半导体封装装置1a，但不同之处至少在于半导体封装装置2的mems21的感测端口216面朝电子组件12(而不是如图1a中描绘的配置中那样远离电子组件12)，且块结构23不完全包围导电元件123(如图1a中描绘的配置中的情况那样)。

mems21嵌入于载体10内。mems21的表面211(例如，底部表面)与载体10的顶部表面101大体上共面。mems21的表面212(例如，顶部表面或背侧表面)与载体10的底部表面102大体上共面。举例来说，mems21的底部表面211从载体10的顶部表面101暴露，且mems11的顶部表面212从载体10的底部表面102暴露。举例来说，mems21的厚度与载体10的厚度大体上相同。

在一些实施例中，mems11可以具有安置于mems21的底部表面211上的电路层215。电路层215可以直接接触电子组件12的导电触点123，且导电触点123可以提供电路层215与电子组件12之间的电连接。电路层215从载体10的顶部表面101暴露。

在一些实施例中，mems21可包含感测端口216以接收至少一个物理信号(例如，声音、压力、温度、湿度、气体及类似物)，且mems21可以将所接收物理信号转换为电信号(例如，用于后续处理)。感测端口216从载体10的顶部表面101暴露。在一些实施例中，mems21可为麦克风、气压计、温度计、湿度计、气体检测器及类似物。

块结构23安置于载体10的顶部表面101上以及电子组件12的底部表面122的一部分下方。块结构23不完全包围电子组件12的导电触点123和mems21的电路层215。块结构23可以界定至少一个开口以允许mems21接收外部物理信号(例如，声音、压力、温度、湿度、气体及类似物)。在一些实施例中，环块结构23由非导电材料制成。在一些实施例中，块结构23可从半导体封装结构2移除。在一些实施例中，块结构23未包含在半导体封装结构2中。

图3a图解说明根据本发明的一些实施例的半导体封装结构3a。半导体封装结构3a类似于图2中示出的半导体封装装置2，但不同之处至少在于环块结构13完全包围电子组件12的导电触点132，且电子组件12界定孔12h。

孔12h经形成为穿透电子组件12而不损坏电子组件12中的电路或导电线。孔12h可用以允许mems21接收外部物理信号(例如，声音、压力、温度、湿度、气体及类似物)。在一些实施例中，孔12h可通过钻孔或激光钻孔而形成。

图3b图解说明根据本发明的一些实施例的半导体封装结构3b。半导体封装结构3b类似于图3a中示出的半导体封装装置3a，不同之处在于半导体封装装置3b进一步包含屏蔽层34。

屏蔽层34安置于电子组件12的背侧表面121和横向表面、环块结构13的一部分、载体10的顶部表面101的一部分、载体10的横向表面以及孔12h的侧壁12h1上。侧壁12h1可以是电子组件12的界定孔12h的表面。屏蔽层34电连接到载体10的接地元件。屏蔽层34可为电子组件12和mems21提供emi屏蔽。在一些实施例中，屏蔽层34是保形屏蔽件。屏蔽层34与载体10的底部表面102对准，例如，屏蔽层34的底部与载体10的底部表面102大体上共面。在一些实施例中，屏蔽层14的底部与安置于载体10的底部表面102上的阻焊层10r2的底部大体上共面。在一些实施例中，屏蔽层34类似于图1b中示出的屏蔽层14。

图4a图解说明根据本发明的一些实施例的半导体封装结构4a。半导体封装结构4a类似于图3a中示出的半导体封装装置3a，不同之处在于半导体封装装置4a进一步包含封装主体15。

封装主体15安置于载体10的顶部表面101上且囊封载体10的顶部表面101的部分、电子组件12的一部分以及环块结构13。在一些实施例中，封装主体15包含具有分散在其中的填充剂的环氧树脂。封装主体可以为电子组件12提供保护(例如，免于物理损坏的保护)。

孔15h经形成为穿透封装主体15以暴露电子组件12的孔12h。孔15h可以由封装主体15界定。在一些实施例中，孔15h的宽度大于孔12h的宽度，以使得电子组件12的背侧表面121的一部分从封装主体15暴露。在一些实施例中，孔15h可通过钻孔或激光钻孔而形成。

图4b图解说明根据本发明的一些实施例的半导体封装结构4b。半导体封装结构4b类似于图4a中示出的半导体封装装置4a，不同之处在于半导体封装装置4b进一步包含屏蔽层44。

屏蔽层44安置于封装主体15的外表面、载体10的横向表面以及孔12h的侧壁12h1上。屏蔽层44电连接到载体10的接地元件。屏蔽层44可为电子组件12和mems21提供emi屏蔽。在一些实施例中，屏蔽层44是保形屏蔽件。屏蔽层44与载体10的底部表面102对准，例如，屏蔽层44的底部与载体10的底部表面102大体上共面。在一些实施例中，屏蔽层14的底部与安置于载体10的底部表面102上的阻焊层10r2的底部大体上共面。在一些实施例中，屏蔽层44类似于图1b中示出的屏蔽层14。

图5a图解说明根据本发明的一些实施例的半导体封装结构5a。半导体封装结构5a类似于图1d中示出的半导体封装装置1d，不同之处在于半导体封装装置5a包含嵌入于载体10内的多个mems(例如，至少mems51a、51b)和多个电子组件(例如，至少电子组件51c、51d)。

mems51a嵌入于载体10内。mems51a的表面511a(例如，顶部表面或背侧表面)与载体10的顶部表面101大体上共面。mems51a的表面512a(例如，底部表面)与载体10的底部表面102大体上共面。举例来说，mems51a的顶部表面511a从载体10的顶部表面101暴露，且mems51a的底部表面512a从载体10的底部表面102暴露。举例来说，mems51a的厚度与载体10的厚度大体上相同。

在一些实施例中，mems51a可以具有安置于mems51a的顶部表面511a上的电路层515a。电路层515a可以提供mems51a与电子组件12之间的电连接。电路层515a从载体10的顶部表面101暴露。在一些实施例中，mems51a的电路层515a可以直接接触电子组件12。

在一些实施例中，mems51a包含可检测物理信号(例如，移动、速度、加速度、高度及类似物)的传感器而无开口，且mems51a可将所检测物理信号转换为电信号(例如，用于后续处理)。在一些实施例中，mems51a可为陀螺仪、速度计、加速度计、压力传感器及类似物。

mems51b嵌入于载体10内。mems51b的厚度小于或等于mems51a的厚度。在一些实施例中，mems51b与mems51a大体上相同。替代地，mems51b不同于mems51a。

电子组件51c安置于载体10内且邻近于载体10的底部表面102。在一些实施例中，电子组件51c直接接触于载体10的导电衬垫10p2。电子组件51c可为有源组件(例如ic芯片或裸片)或无源电组件(例如电容器、电阻器或电感器)。电子组件51c可借助于倒装芯片或导线接合技术电连接到载体10的导电衬垫10p2。

电子组件51d安置于载体10内且邻近于载体10的顶部表面101。在一些实施例中，电子组件51d直接接触于载体10的导电衬垫10p1。电子组件51d可为有源组件(例如ic芯片或裸片)或无源电组件(例如电容器、电阻器或电感器)。电子组件51d可借助于倒装芯片或导线接合技术电连接到载体10的导电衬垫10p1。

通过将更多的例如mems51a、51b等mems以及例如电子组件51c、51d等电子组件集成到同一载体10中，半导体封装装置5a的总体积可保持较小。

图5b图解说明根据本发明的一些实施例的半导体封装结构5b。半导体封装结构5b类似于图5a中示出的半导体封装装置5a，不同之处在于电子组件12界定孔12h且封装主体15界定孔15h。

孔12h经形成为穿透电子组件12而不损坏电子组件12中的电路或导电线。孔12h用以促进mems51a或51b接收外部物理信号。在一些实施例中，孔12h可通过钻孔或激光钻孔而形成。

孔15h经形成为穿透封装主体15以暴露电子组件12的孔12h。在一些实施例中，孔15h的宽度大于孔12h的宽度，使得电子组件12的背侧表面121的一部分从封装主体15暴露。在一些实施例中，孔15h可通过钻孔或激光钻孔而形成。

如本文所使用，术语“导电(conductive)”、“导电(electricallyconductive)”和“电导率”指代传递电流的能力。导电材料通常指示展现对于电流流动的极少或零对抗的那些材料。电导率的一个量度为西门子/米(s/m)。通常，导电材料为电导率大于约10⁴s/m(例如至少10⁵s/m或至少10⁶s/m)的一种材料。材料的电导率有时可随温度而变化。除非另外指定，否则材料的电导率是在室温下测量。

如本文中所使用，术语“大体上”、“实质”、“近似”以及“约”用以描述和考虑较小变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的情况以及其中事件或情形极接近于发生的情况。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。举例来说，“大体上”平行可指代相对于0°的小于或等于±10°的角度变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。举例来说，“基本上”垂直可指代相对于90°的小于或等于±10°的角度变化范围，例如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。

在一些实施例中，如果两个表面之间的移位较小，例如不大于1μm、不大于5μm或不大于10μm，那么所述两个表面可视为共面或大体上共面的。

另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。

虽然已参考本发明的特定实施例描述及说明本发明，但这些描述及说明并不限制本发明。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本发明的真实精神和范围的情况下，作出各种改变且取代等效物。所述图示可能未必按比例绘制。归因于制造工艺和容差，本发明中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书及图式视为说明性的而非限制性的。可做出修改，以使具体情况、材料、物质组成、方法或工艺适应于本发明的目标、精神和范围。所有所述修改都既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本发明的限制。