本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法、电子装置。
背景技术：
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。
随着3D IC技术的发展，MEMS产品越来越丰富，部分产品还是使用传统工艺，在切割槽(scribe lane)中添加一些测试图形(test key)，用于进行电性能的测试(Wafer Acceptance Test)。由于很多MEMS产品需要真空和密封性的封装。同时，上下两片硅片都需要进行减薄。然后，首先切开第一晶圆的切割道，对厚度进行量测；然后再切开第二晶圆的切割道。
但是，问题随之而来，需要晶粒切割(die saw)时候有三个问题：
1、上下两片硅片减薄后没有任何对准标记，需要在硅片边缘进行盲切，这样才能露出图形，进行晶粒切割对准(die saw alignment)；同时，第一刀的切割深度不能碰到第二片表面的图形，需要进行第一刀切入深度的调整。这两个动作都会损失一些晶粒(die)，而且还需要比较有经验的工程师进行。
2、由于厚度的尺寸较大，第一晶圆距离边缘的尺寸的值≥200um，所以，第一晶圆需要切割两道，才能使切割道上的硅片掉落，但是这个掉落的硅片比较大，容易撞击刀，引起切割刀的晃动，造成破片(chipping)。
3、由于是两片硅片切割，中间有空腔，横向破片(lateral chipping)的风险比较高，而且比较难以观察，只能通过第一晶圆晶粒切割面的碎片情况，推测横向破片(lateral chipping)的情况，从而判断晶粒切割(die saw)有没有损伤Al/Ge键合环(bonding ring)，造成可靠性问题(reliability issue)。
目前工艺中其他方法在MEMS产品切割时，因产品特殊，为密闭空间结构，目前做法:因上下晶圆无切割对准标记(mark)，故须对覆盖晶圆(cap wafer)边缘进行盲切将切割槽暴露(recipe-1)；对已暴露的切割槽区域进行对准(alignment)并测刀高并不能碰触第二晶圆图案(touch wafer2pattern)；再次对准后切割整片覆盖晶圆(cap wafer(recipe-2))，但由于第一晶圆距离边缘的宽度较大，切割掉落时容易损伤刀片及产生破片(chipping)；对已完全暴露的晶圆进行对准并切割整片MEMS CMOS晶圆(wafer(recipe-3))。整个流程极为繁琐，且需人工操作(manual handling)，无形中增加风险及负担，并且在切割过程晶圆(Si crack)容易损伤Al/Ge键合环(bonding ring)。
因此，现有技术中虽然存在上述各种弊端，上述弊端成为亟需解决的问题，以进一步提高器件的性能和良率。
技术实现要素：
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供第一晶圆，所述第一晶圆具有相对设置的第一表面和第二表面，在所述第一表面上形成有第一键合环，在所述第一键合环外侧的所述第一表面的边缘形成有第一切割槽；
提供第二晶圆，所述第二晶圆的表面形成有第二键合环；
将所述第一键合环和所述第二键合环键合，以将所述第一晶圆和所述第二晶圆键合；
减薄所述第一晶圆的所述第二表面至露出所述第一切割槽，以露出所述第二晶圆的切割道区域；
对所述第一晶圆和所述第二晶圆进行切割。
可选地，所述第一切割槽为围绕所述第一晶圆边缘的矩形环凹槽结构，所述第一键合环为矩形环结构。
可选地，当所述第一键合环与外侧的对应的所述第一切割槽之间的切割道的宽度大于200μm时，在所述第一切割槽和所述第一键合环之间还形成有第二切割槽。
可选地，所述第二切割槽平行于所述方形环中与之对应的一边，所述第二切割槽的两端与所述方形环中与所述第二切割槽垂直的两边连通。
可选地，所述第一切割槽的宽度为10～200um，深度为30～400um。
可选地，所述第一切割槽的宽度为80～200um，深度为100～400um；
可选地，使用刀片切割、红外切割或者深反应离子刻蚀形成所述第一切割槽。
可选地，形成所述第一键合环的方法包括：
提供第一晶圆，在所述第一晶圆的所述第一表面上形成介电层和键合层；
图案化所述介电层和所述键合层，以在所述第一表面上形成环形结构的所述第一键合环。
可选地，在形成所述第一键合环之后，所述方法还进一步包括在所述第一键合环的内侧形成空腔图案。
可选地，在减薄所述第一晶圆之前，所述方法还进一步包括减薄所述第二晶圆的步骤。
可选地，所述第一键合环使用Al、Au和Cu中的一种；所述第二键合环使用Ge、Au和Cu中的一种。
可选地，所述第一键合环和所述第二键合环通过合金键合或热压键合的方式相键合。
本发明还提供了一种半导体器件，所述半导体器件通过上述方法制备得到。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
本发明为了解决现有技术存在的问题，在第一晶圆(例如覆盖晶圆，CAP wafer)，完成原有的工艺之后，进行半切割或蚀刻，在第一晶圆边缘的切割道中形成一条切割槽，例如当切割道宽度小于或等于200um时形成一条切割槽，而在切割道宽的地方，例如切割道宽度大于>200um)共切出两条切割槽。然后，进行原来的第一晶圆和第二晶圆的键合，并先对第二晶圆减薄，然后再进行第一晶圆减薄，当对第一晶圆进行减薄至切割槽时，切割道宽的部分硅片小块自动分离，而且分离界面离Al/Ge键合环比较远，不容易损伤到键合环和密封环。
本发明的优点在于：
1.简化切割工艺流程(省略盲切(blind dicing)及多次对准操作)并减少切割频率，有效减少工艺成本。
2.避免应力切割带来的Al/Ge键合界面(bonding interface)损伤并造成可靠性问题(reliability issue)。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述半导体器件的制备工艺流程图；
图2A-2H示出了本发明一实施例所述半导体器件的制备方法实施所获得结构的剖面示意图；
图3示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供第一晶圆，所述第一晶圆具有相对设置的第一表面和第二表面，在所述第一表面上形成有第一键合环，在所述第一键合环外侧的所述第一表面的边缘形成有第一切割槽；
提供第二晶圆，所述第二晶圆的表面形成有第二键合环；
将所述第一键合环和所述第二键合环键合，以将所述第一晶圆和所述第二晶圆键合；
减薄所述第一晶圆的所述第二表面至露出所述第一切割槽，同时露出所述第二晶圆的切割槽区域；
对所述第一晶圆和所述第二晶圆进行切割。
具体地，所述第一键合环外侧的所述切割道的宽度是不一样的，例如当所述键合环为方形时，所述方形键合环的四个边的外侧的切割道的宽度不一样，当所述切割道的宽度均小于200μm时，仅形成所述第一切割槽，通过所述第一切割槽在后续的过程中即可去除边缘的部分。
可选地，所述第一切割槽为围绕所述第一晶圆边缘的方形环凹槽结构，但是并不局限于所述形状，例如所述第一切割槽还可以为圆环形凹槽、多边形环形凹槽等形状，根据所述晶圆形状和所述第一键合环的形状进行设计。
所述第一切割槽的宽度为10～200um，深度为30～400um。
可选地，所述第一切割槽的宽度为80～200um，深度为100～400um。
具体地，使用刀片切割、红外切割或者深反应离子刻蚀干法刻蚀形成所述第一切割槽。
当使用刀片切割、红外切割形成所述第一切割槽时，所述第一切割槽的切割宽度为80～200um，深度为100～400um。
当使用深反应离子刻蚀干法刻蚀形成所述第一切割槽时，刻蚀宽度为10～200um，深度为30～400um。
其中，减薄后的最终厚度小于所述第一切割槽的深度，以露出所述第一切割槽。
当所述第一键合环外侧的切割道的宽度大于200μm时，如图2E所示，在所述第一切割槽10和所述第一键合环之间形成第二切割槽20。
可选地，所述第二切割槽平行于所述方形环中所述切割道的宽度大于200μm的一边，所述第二切割槽的两端与所述方形环的另外两边连通。
具体地，如图2E所示，所述第一切割槽为围绕所述第一晶圆边缘的方形环凹槽结构，在最左侧的切割道的宽度大于200μm，因此在最左侧的所述第一切割槽和所述第一键合环之间设置第二切割槽，所述第二切割槽平行于所述第一切割槽的左侧边，并且与上下两边的所述第一切割槽相连通，因此当对第一晶圆进行减薄至第一切割槽和所述第二切割槽时，所述第一切割槽和所述第二切割槽之间的部分会自动分离而且分离界面离Al/Ge键合环比较远，不容易损伤到键合环和密封环。
进一步，形成所述第一键合环的方法包括：
提供第一晶圆，在所述第一晶圆的所述第一表面上形成有介电层和键合层；
图案化所述介电层和所述键合层，以在所述第一表面上形成环形结构的所述第一键合环。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2A-2H示出了本发明一实施例所述半导体器件的制备方法实施所获得结构的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供第一晶圆，所述第一晶圆具有相对设置的第一表面和第二表面，在所述第一表面上形成有第一键合环，在所述第一键合环外侧的所述第一表面的边缘形成有第一切割槽；
步骤S2：提供第二晶圆，所述第二晶圆的表面形成有第二键合环；
步骤S3：将所述第一键合环和所述第二键合环键合，以将所述第一晶圆和所述第二晶圆键合；
步骤S4：减薄所述第一晶圆的所述第二表面至露出所述第一切割槽，以露出所述第二晶圆的切割道区域；
步骤S5：对所述第一晶圆和所述第二晶圆进行切割。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供第一晶圆201，所述第一晶圆具有相对设置的第一表面和第二表面，在所述第一表面上形成有第一键合环，在所述第一键合环外侧的所述第一表面的边缘形成有第一切割槽。
具体地，如图2A所示，所述第一晶圆201可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
在本发明中所述半导体器件可以为MEMS器件，所述第一晶圆201为覆盖晶圆，所述第二晶圆为MEMS晶圆，在所述MEMS晶圆上可以形成压力传感器、加速度传感器、CMOS图像传感器等以及有源器件、其他MEMS器件以及互联结构等常规的器件等。
所述第一晶圆201为覆盖晶圆，在将所述第一晶圆和所述第二晶圆相接合之后在所述第一晶圆和所述第二晶圆之间形成空腔，所述第一晶圆保护所述第二晶圆以及所述第二晶圆中形成的各种器件等。
其中，所述第一晶圆201上形成有介电层202，可选地，所述介电层202选用氧化物，例如选用氧化硅。
其中介电层202的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
在所述介电层202上形成有键合层203，以用于形成第一键合环，如图2A所示。
其中，所述键合层203使用Al、Au和Cu中的一种。
然后对所述介电层202和所述键合层203进行图案化，以形成所述第一键合环。
其中，所述键合环为方形环、圆环形、多边形环形等形状，但并不局限于所述形状。
在该实施例中所述键合环为方形环。
对所述介电层202和所述键合层203进行图案化的方法包括但不局限于以下步骤：
首先在所述键合层203上形成图案化的光刻胶层或者有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)以及位于顶部的图案化了的光刻胶层(图中未示出)，其中所述光刻胶上的图案定义了所述键合环的图案，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层形成键合环的图案，然后以所述有机分布层、底部抗反射涂层为掩膜，蚀刻所述键合层203和所述介电层202，以形成所述第一键合环，如图2B所示。
在该步骤中选用干法蚀刻或者湿法蚀刻，在本发明中优选C-F蚀刻剂来蚀刻所述第一晶圆，所述C-F蚀刻剂为CF4、CHF3、C4F8和C5F8中的一种或多种。在该实施方式中，所述干法蚀刻可以选用CF4、CHF3，另外加上N2、CO2中的一种作为蚀刻气氛，其中气体流量为CF4 10-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
然后在所述第一键合环的外侧形成第一切割槽10和/或第二切割槽20，如图2D所示。
具体地，所述第一键合环外侧的所述切割道的宽度是不一样的，例如当所述键合环为方形时，所述方形键合环的四个边的外侧的切割道的宽度不一样，当所述切割道的宽度均小于200μm时，仅形成所述第一切割槽，通过所述第一切割槽在后续的过程中即可去除边缘的部分。
可选地，所述第一切割槽为围绕所述第一晶圆边缘的方形环凹槽结构，但是并不局限于所述形状，例如所述第一切割槽还可以为圆环形凹槽、多边形环形凹槽等形状，根据所述晶圆形状和所述第一键合环的形状进行设计。
所述第一切割槽的宽度为10～200um，深度为30～400um。可选地，所述第一切割槽的宽度为80～200um，深度为100～400um。
其中，减薄后的最终厚度小于所述第一切割槽的深度，以露出所述第一切割槽。
当所述第一键合环外侧的切割道的宽度大于200μm时，如图2E所示，在所述第一切割槽10和所述第一键合环之间形成第二切割槽20。
可选地，所述第二切割槽平行于所述方形环中所述切割道的宽度大于200μm的一边，所述第二切割槽的两端与所述方形环的另外两边连通。
具体地，如图2E所示，所述第一切割槽为围绕所述第一晶圆边缘的方形环凹槽结构，在最左侧的切割道的宽度大于200μm，因此在最左侧的所述第一切割槽和所述第一键合环之间设置第二切割槽，所述第二切割槽平行于所述第一切割槽的左侧边，并且与上下两边的所述第一切割槽相连通，因此当对第一晶圆进行减薄至第一切割槽和所述第二切割槽时，所述第一切割槽和所述第二切割槽之间的部分会自动分离而且分离界面离Al/Ge键合环比较远，不容易损伤到键合环和密封环。
在本发明中形成所述第一切割槽和所述第二切割槽的方法有两种：第一种为使用刀片切割、红外切割形成所述第一切割槽，第二种为使用深反应离子刻蚀干法刻蚀形成所述第一切割槽。
并且当使用刀片切割、红外切割形成所述第一切割槽时，所述第一切割槽的切割宽度为80～200um，深度为100～400um。
当使用深反应离子刻蚀干法刻蚀形成所述第一切割槽时，刻蚀宽度为10～200um，深度为30～400um。
在该步骤中选用深反应离子刻蚀(DRIE)方法形成所述第一切割槽和所述第二切割槽，反应离子刻蚀是利用高频辉光放电产生的活性基团与被腐蚀材料发生化学反应，形成挥发性产物使样品表面原子从晶格中脱落，从而实现样品表面微细图形制备的设备。
在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr，功率为600W，频率为13.5MHz，直流偏压可以在-500V-1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光阻选择比。所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。
在形成所述第一键合环之后、形成所述第一切割槽和所述第二切割槽之前，所述方法还进一步包括在所述第一键合环的内侧形成空腔图案，如图2C所示。
形成所述空腔的方法包括在所述第一键合环内侧的所述第一表面上形成光刻胶层并图案化，以在所述光刻胶层中形成凹槽图案，以所述光刻胶层为掩膜蚀刻所述第一晶圆，以形成所述空腔图案，所述方法仅仅为示例性的。
执行步骤二，提供第二晶圆204，所述第二晶圆的表面形成有第二键合环205，将所述第一键合环和所述第二键合环键合，以将所述第一晶圆和所述第二晶圆键合。
具体地，如图2E所示，在形成所述第一切割槽和所述第二切割槽之后将所述第一晶圆进行反转，以将所述第一晶圆的所述第一键合环与所述第二晶圆的第二键合环205相接合。
所述第一键合环使用Al、Au和Cu中的一种；所述第二键合环使用Ge、Au和Cu中的一种。
在所述接合过程中选用热压键合(Thermal-compression Bonding)，或者将所述第一键合环和所述第二键合环通过范德华力共晶键合为一体。
可选地，在本发明的实施例中所述将所述第一晶圆和所述第二晶圆键合键合的方式可以为Al-Ge，Au-Au或Cu-Cu等合金键合或者热压键合。
可选地，还可以对所述第一晶圆进行预清洗，以提高所述第一晶圆的接合性能。
具体地，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)对所述第一晶圆的表面进行预清洗，以使所述第一晶圆具有良好的性能(lead good mechanism)。
其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
执行步骤三，减薄所述第二晶圆。
具体地，如图2F所示，首先反转键合后的器件，然后减薄所述第二晶圆，所述减薄方法可以为研磨减薄。
其中，所述研磨减薄步骤可以包括机械平坦化步骤以及研磨步骤中的一个或者多个的结合。
执行步骤四，打薄所述第一晶圆的所述第二表面至露出所述第一切割槽，同时露出所述第二晶圆的切割槽区域。
具体地，如图2G所示，对第一晶圆进行减薄至第一切割槽和所述第二切割槽时，所述第一切割槽和所述第二切割槽之间的部分会自动分离而且分离界面离Al/Ge键合环比较远，不容易损伤到键合环和密封环。
在将对第一晶圆进行减薄至第一切割槽和所述第二切割槽时会形成空腔同时露出所述第二晶圆的切割道。
在该步骤中研磨减薄所述第一晶圆的第二表面至露出所述第一切割槽和所述第二切割槽时停止，通过所述方法使所述第一晶圆中的第一切割槽和所述第二切割槽暴露出来，而且还可以避免光刻和蚀刻的步骤，从而简化工艺步骤，进而降低生产成本，提高产量。
所述打薄步骤中例如可以先进行平坦化，平坦化至距离所述第一切割槽和所述第二切割槽较近时执行研磨步骤，以确保其表面更平整，更容易控制。
本发明采用研磨减薄(grinding)将第一切割槽和所述第二切割槽打开，无需针对研磨(grinding)后的晶圆表面进行零层标记的光刻、蚀刻，所述方法更加简单高效。
执行步骤五，对所述第一晶圆和所述第二晶圆进行切割。
具体地，如图2H所示，在该步骤中将所述第二晶圆安装于切割框架中，以将切割。
其中，所述切割框架可以选用本领域中常用的各种切割框架，其作用是为了保护所述器件晶圆的正面。
其中，芯片切割的目的乃是要将前制程加工完成的晶圆上一颗颗之芯片(Die)切割分离。例如首先要在晶圆形成有图案的一面贴上蓝膜(blue tape)并置于钢制的圆环上，该过程称为晶圆粘片(wafer mount)，而后再送至芯片切割机上进行切割。切割完后，一颗颗之芯片井然有序的排列在胶带上，同时由于框架之支撑可避免蓝膜皱折而使芯片互相碰撞，而圆环撑住胶带以便于搬运。
在本发明中对器件的制备工艺进行了改进，在切割过程中所述器件晶圆还处于键合的状态，芯片表面被保护，且厚片切割品质容易保证，降低了破片的风险。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术存在的问题，在第一晶圆(例如覆盖晶圆，CAP wafer)，完成原有的工艺之后，进行半切割或蚀刻，在第一晶圆边缘的切割道中形成一条切割槽，例如当切割道宽度小于或等于200um时形成一条切割槽，而在切割道宽的地方，例如切割道宽度大于>200um)共切出两条切割槽。然后进行原来的第一晶圆和第二晶圆的键合，并先对第二晶圆减薄，然后再进行第一晶圆减薄，当对第一晶圆进行减薄至切割槽时，切割道宽的部分硅片小块自动分离，而且分离界面离Al/Ge键合环比较远，不容易损伤到键合环和密封环。
本发明的优点在于：
1.简化切割工艺流程(省略盲切(blind dicing)及多次对准操作)并减少切割频率，有效减少工艺成本；
2.避免应力切割带来的Al/Ge键合界面(bonding interface)损伤并造成可靠性问题(reliability issue)。
实施例二
本发明还提供了一种半导体器件，所述半导体器件通过实施例一中所述方法制备得到。
所述半导体器件包括：
第一晶圆；
第一切割槽和第二切割槽，位于所述第一晶圆中；
第二晶圆，所述第二晶圆与所述第一晶圆接合为一体。
所述第一晶圆201可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
在本发明中所述半导体器件可以为MEMS器件，所述第一晶圆201为覆盖晶圆，所述第二晶圆为MEMS晶圆，在所述MEMS晶圆上可以形成压力传感器、加速度传感器、CMOS图像传感器等以及有源器件、其他MEMS器件以及互联结构等常规的器件等。
所述第一晶圆201为覆盖晶圆，在将所述第一晶圆和所述第二晶圆相接合之后在所述第一晶圆和所述第二晶圆之间形成空腔，所述第一晶圆保护所述第二晶圆以及所述第二晶圆中形成的各种器件等。
其中，所述第一晶圆201上形成第一键合环，所述第一键合环包括介电层202和键合层203。
可选地，所述介电层202选用氧化物，例如选用氧化硅。
其中介电层202的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
在所述介电层202上形成有键合层203，以用于形成第一键合环，如图2A所示。
其中，所述键合层203使用Al、Au和Cu中的一种。
在所述第一键合环的外侧形成有第一切割槽10和/或第二切割槽20，如图2D所示。
具体地，所述第一键合环外侧的所述切割道的宽度是不一样的，例如当所述键合环为方形时，所述方形键合环的四个边的外侧的切割道的宽度不一样，当所述切割道的宽度均小于200μm时，仅形成所述第一切割槽，通过所述第一切割槽在后续的过程中即可去除边缘的部分。
可选地，所述第一切割槽为围绕所述第一晶圆边缘的方形环凹槽结构，但是并不局限于所述形状，例如所述第一切割槽还可以为圆环形凹槽、多边形环形凹槽等形状，根据所述晶圆形状和所述第一键合环的形状进行设计。
所述第一切割槽的宽度为10～200um，深度为30～400um。可选地，所述第一切割槽的宽度为80～200um，深度为100～400um。
具体地，使用刀片切割、红外切割或者深反应离子刻蚀干法刻蚀形成所述第一切割槽。
其中，减薄后的最终厚度小于所述第一切割槽的深度，以露出所述第一切割槽。
当所述第一键合环外侧的切割道的宽度大于200μm时，如图2E所示，在所述第一切割槽10和所述第一键合环之间形成第二切割槽20。
可选地，所述第二切割槽平行于所述方形环中所述切割道的宽度大于200μm的一边，所述第二切割槽的两端与所述方形环的另外两边连通。
具体地，如图2E所示，所述第一切割槽为围绕所述第一晶圆边缘的方形环凹槽结构，在最左侧的切割道的宽度大于200μm，因此在最左侧的所述第一切割槽和所述第一键合环之间设置第二切割槽，所述第二切割槽平行于所述第一切割槽的左侧边，并且与上下两边的所述第一切割槽相连通，因此当对第一晶圆进行减薄至第一切割槽和所述第二切割槽时，所述第一切割槽和所述第二切割槽之间的部分会自动分离而且分离界面离Al/Ge键合环比较远，不容易损伤到键合环和密封环。
所述第二晶圆的表面形成有第二键合环205，并且所述第一键合环和所述第二键合环相键合，以将所述第一晶圆和所述第二晶圆键合。
所述第一键合环使用Al、Au和Cu中的一种；所述第二键合环使用Ge、Au和Cu中的一种。
在所述接合过程中选用热压键合(Thermal-compression Bonding)，或者将所述第一键合环和所述第二键合环通过范德华力共晶键合为一体。
可选地，在本发明的实施例中所述将所述第一晶圆和所述第二晶圆键合键合的方式可以为Al-Ge，Au-Au或Cu-Cu等合金键合或者热压键合。
在打薄所述第一晶圆的所述第二表面后，即可露出所述第一切割槽，同时露出所述第二晶圆的切割槽区域。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口34、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的制备方法所制得的半导体器件
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
