半导体结构及其制造方法与流程

本发明实施例涉及半导体结构及其制造方法。

背景技术：

包括半导体器件在内的电子设备对许多现代装置而言至关重要。半导体器件经历了快速增长。材料和设计的技术进步已生产出几代半导体器件，其中每一代都比上一代更小，并具有更复杂的电路。在进步和创新过程中，功能密度(即，每个芯片区互连器件的数量)普遍增加，而其几何尺寸(即使用制造工艺中可制造的最小组件)则在减小。这些进步增加了加工和制造半导体器件的复杂性。

微电子机械系统(mems)器件近期也得到了发展，并且普遍用于电子设备中。mems器件为微型器件，其尺寸范围通常为从1微米以下到几毫米。mems器件包括使用半导体材料制造以形成机械或电子功能件。为实现机电功能，mems器件的复杂性增加，并具有大量元件(例如，固定或可移动元件)。mems器件广泛使用于各种装置中。mems装置包括运动传感器、压力传感器、打印机喷嘴等装置。其他mems装置包括用于测量线性加速度的加速计等惯性传感器，以及用于测量角速度的陀螺仪。此外，mems装置可扩展为可动反射镜等光学装置，以及射频(rf)开关等射频装置等装置。

由于随着技术的发展，器件的整体尺寸减小，而功能和电路数量增加，其设计越来越复杂。器件具有许多复杂步骤，并且制造的复杂性增加，制造复杂性的增加可能导致高良率损失、翘曲和低信噪比(snr)等缺陷。因此，需要不断改进电子设备中的器件结构和制造方法，以提高器件性能，并降低制造成本和加工时间。

技术实现要素：

根据本发明的一个实施例，提供了一种半导体结构，包括：衬底；介电层，设置在所述衬底上方；传感结构，设置在所述介电层上方；接合结构，设置在所述介电层上方；导电层，覆盖所述传感结构；以及阻挡层，设置在所述介电层和所述导电层上方，其中，所述导电层和所述接合结构至少部分地从所述阻挡层暴露。

根据本发明的另一实施例，还提供了一种半导体结构，包括：互补金属氧化物半导体衬底；介电层，设置在所述互补金属氧化物半导体衬底上方；传感结构，设置在所述介电层上方；接合结构，设置在所述介电层上方；导电层，覆盖所述传感结构；阻挡层，设置在所述介电层上方以及围绕所述传感结构和所述接合结构；微电子机械系统衬底，设置为与所述阻挡层相对；以及导电插塞，设置在所述微电子机械系统衬底上方并且从所述微电子机械系统衬底凸出，其中，所述导电层至少部分地从所述阻挡层暴露，以及所述导电插塞与所述接合结构接合。

根据本发明的又一实施例，还提供了一种制造半导体结构的方法，所述方法包括：接收第一衬底，所述第一衬底包括设置在所述第一衬底上方的介电层；在所述介电层上方形成传感结构和接合结构；在所述传感结构上设置导电层；在所述介电层上方设置阻挡层；除去所述阻挡层的第一部分，以至少部分地暴露位于所述传感结构上的所述导电层；以及除去所述阻挡层的第二部分，以至少部分地暴露所述接合结构。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1为根据本发明的一些实施例的半导体结构的示意性截面图。

图2为根据本发明的一些实施例的半导体结构的示意性截面图。

图3为根据本发明的一些实施例的半导体结构的示意性截面图。

图4为根据本发明的一些实施例的半导体结构的示意性截面图。

图5为根据本发明的一些实施例的制造半导体结构的方法流程图。

图5a至图5q为根据本发明的一些实施例的通过图5中的方法制造半导体结构的示意图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。

半导体结构包括各种元件，并且通过多种操作进行制造。制造包括mems的半导体结构时，mems器件与衬底连接并由衬底支撑。此外，除去了mems器件中牺牲层的一些部分，以便配置mems器件的特定区域，以用于气体、运动或重力检测等的预先感应的目的。除去牺牲层期间，在半导体结构的其余元件上方设置了掩蔽材料，以保护其不被除去。通过湿蚀刻或汽相蚀刻操作将牺牲层除去。使用蚀刻剂腐蚀牺牲层，同时被掩蔽材料覆盖的元件不会被除去。

但是，蚀刻操作后，该掩蔽材料上方可能会形成不必要的材料。这种不必要的材料不导电，因此很容易在其上积累静电荷。这种不导电的不必要材料存在于半导体结构的元件上方将产生充电效应，并因此影响半导体结构的灵敏度，甚至导致故障。例如，如果该不导电的不必要材料在半导体结构中的感测电极上方沉积，则该感测电极的灵敏度会降低。由此，半导体结构的可靠性和性能将受到不利影响。

在本发明中，公开了一种改进的半导体结构。半导体结构包括衬底、位于衬底上方的介电层，位于介电层上方或内部的传感结构，以及覆盖传感结构的导电层。导电层可保护传感结构在后续操作期间免受损坏。此外，导电层可防止传感结构在蚀刻操作期间或之后被除去。并且，在蚀刻操作时，不会在导电层上方形成不导电材料。由于不会在传感结构上方形成不导电材料，则不会产生充电效应。如此，半导体结构的灵敏度和可靠性将得到提高。

图1为根据本发明的一些实施例的半导体结构100的示意性截面图。参考图1，半导体结构100包括衬底101、介电层102、传感结构103、接合结构104、导电层105和阻挡层106。在一些实施例中，半导体结构100配置为根据电容耦合检测距离、位置、位移、加速度等项目。在一些实施例中，半导体结构100是电容传感器的部分。在一些实施例中，半导体结构100响应检测，产生电信号。

在一些实施例中，半导体结构100包括衬底101。在一些实施例中，衬底101是通过衬底101上方的预定功能电路制造的半导体衬底。在一些实施例中，衬底101制造用于预定应用。在一些实施例中，衬底101包括多条导线和由这些导线连接的晶体管、二极管等多个电气组件。在一些实施例中，衬底101为硅衬底。在一些实施例中，衬底101为其中含有多个cmos组件和cmos电路的互补金属氧化物半导体(cmos)衬底。在一些实施例中，衬底101包括硅、锗、镓、砷等半导体材料或其混合物。在一些实施例中，衬底101的横截面区域为四边形、矩形、正方形、多边形或任何其他合适形状。

在一些实施例中，半导体结构100包括设置在衬底101上方的介电层102。在一些实施例中，介电层102设置在衬底101的有源表面上方。在一些实施例中，介电层102包括氧化物、氮化物、二氧化硅、氮化硅、碳化硅、氮氧化硅、聚酰亚胺(pi)、苯并环丁烯(bcb)、聚苯并恶唑(pbo)等介电材料材料。在一些实施例中，介电层102包括设置或堆叠在各自上方的多层介电材料。在一些实施例中，介电层102为层间电介质(ild)。在本实施例中，介电层102包括第一层102a和位于第一层102a上方的第二层102b。在一些实施例中，第一层102a包括氧化物，而第二层102b包括氮化物。在一些实施例中，第一层102a包括二氧化硅，而第二层102b包括氮化硅。

在一些实施例中，半导体结构100包括设置在介电层102上方或内部的传感结构103。在一些实施例中，传感结构103可导电，或包括铝、铜、金等导电材料。在一些实施例中，传感结构103包括铝铜(alcu)合金。在一些实施例中，传感结构103配置用于感应或检测。在一些实施例中，传感结构103为感测电极。

在一些实施例中，传感结构103部分设置在介电层102内部或由介电层102围绕。在一些实施例中，传感结构103的部分穿过第二层102b以及穿过第一层102a的部分。在一些实施例中，传感结构103部分设置在介电层102上方。在一些实施例中，传感结构103的部分设置在介电层102的第二层120b上方。

在一些实施例中，半导体结构100包括设置在介电层102上方或内部的接合结构104。在一些实施例中，接合结构104可导电，或包括铝、铜、金等导电材料。在一些实施例中，接合结构104包括铝铜(alcu)合金。在一些实施例中，接合结构104配置为容纳导电结构或与导电结构接合。

在一些实施例中，接合结构104部分设置在介电层102内部或由介电层102围绕。在一些实施例中，接合结构104的部分穿过第二层102b以及穿过第一层102a的部分。在一些实施例中，接合结构104部分设置在介电层102上方。在一些实施例中，接合结构104的部分设置在介电层102的第二层120b上方。

在一些实施例中，导电层105设置在传感结构103上方。在一些实施例中，导电层105覆盖传感结构103。在一些实施例中，导电层105或设置或覆盖在设置于介电层102上方的传感结构103上。在一些实施例中，传感结构103和导电层105之间有界面107。在一些实施例中，导电层105配置用于保护传感结构103。

在一些实施例中，导电层105包括导电材料。在一些实施例中，导电层105包括钛钨(tiw)、铂(pt)或金(au)。在一些实施例中，导电层105可抵抗氢氟(hf)酸蒸汽等的预定蚀刻剂。在一些实施例中，导电层105的厚度大于约0.02μm。在一些实施例中，导电层105的厚度大于约0.01μm。

在一些实施例中，阻挡层106设置在介电层102和导电层105上方。在一些实施例中，导电层105的位于传感器结构103上的部分从阻挡层106暴露。在一些实施例中，导电层105的部分由阻挡层106覆盖。在一些实施例中，导电层105至少部分地从阻挡层106暴露。在一些实施例中，阻挡层106围绕导电层105，而传感结构103设置在介电层102上方。

在一些实施例中，由导电层105覆盖的传感结构103受到保护而不会被除去。在一些实施例中，不存在设置在从阻挡层106暴露的导电层105上的不导电材料、介电材料或绝缘材料。不导电材料位于从阻挡层106暴露的导电层105上或上方是不希望出现的情况。不导电材料在从阻挡层106暴露的导电层105上或上方沉积将产生充电效应，这会影响传感结构103的灵敏度或半导体结构100的性能。由于在传感结构103上方没有不导电材料，不会产生充电效应，因此传感结构103的灵敏度不会受影响。

在一些实施例中，阻挡层106包括向传感结构103延伸的凹槽106a。在一些实施例中，凹槽106a暴露设置在传感结构103上的导电层105的部分。在一些实施例中，凹槽106a从阻挡层106的顶部表面延伸到导电层105。

在一些实施例中，阻挡层106包括氧化物、碳化物、氧化铝、矾土、碳化硅等成分。在一些实施例中，阻挡层106可抵抗氢氟(hf)酸蒸汽等的预定材料。在一些实施例中，阻挡层106可抵抗预定蚀刻剂。在一些实施例中，阻挡层106的厚度大于约0.02μm。在一些实施例中，阻挡层106的厚度大于约0.01μm。

图2为根据本发明的一些实施例的半导体结构200的示意性截面图。参考图2，半导体结构200包括衬底101、介电层102、传感结构103、接合结构104和阻挡层106，具有如上或与图1所示相似的结构。

在一些实施例中，导电层105分别设置在传感结构103和接合结构104上方。在一些实施例中，导电层105设置在传感结构103上，如上或如图1所示。在一些实施例中，导电层105部分覆盖设置在介电层102上方的接合结构104，如图2所示。在一些实施例中，导电层105设置在接合结构104上的周边。在一些实施例中，接合结构104的部分暴露导电层105之外。在一些实施例中，暴露导电层105之外的接合结构104的该部分配置为容纳导电结构或与其接合。

在一些实施例中，导电层105包括导电材料。在一些实施例中，导电层105包括钛钨(tiw)、铂(pt)或金(au)。在一些实施例中，导电层105可抵抗氢氟(hf)酸蒸汽等的预定蚀刻剂。在一些实施例中，导电层105的厚度大于约0.02μm。在一些实施例中，导电层105的厚度大于约0.01μm。

在一些实施例中，阻挡层106覆盖设置在接合结构104上的导电层105。在一些实施例中，接合结构104的部分暴露导电层105和阻挡层106之外。在一些实施例中，接合结构104至少部分从阻挡层106暴露。在一些实施例中，从阻挡层106暴露的接合结构104配置为容纳导电结构或与导电结构接合。在一些实施例中，设置在介电层102上方的接合结构104由阻挡层106所围绕。

在一些实施例中，阻挡层106包括延伸到传感结构104的凹槽106a。在一些实施例中，凹槽106a暴露接合结构104的部分，使接合结构104的该部分可容纳导电结构或与导电结构接合。在一些实施例中，凹槽106a从阻挡层106的顶部表面延伸到接合结构104。

图3为根据本发明的一些实施例的半导体结构的示意性截面图。参考图3，该半导体结构配置为根据电容耦合检测距离、位置、位移、加速度等项目。在一些实施例中，该半导体结构是电容传感器的部分。在一些实施例中，该半导体结构响应检测，产生电信号。

在一些实施例中，该半导体结构包括第一半导体结构100和第三半导体结构300。在一些实施例中，第一半导体结构100与第三半导体结构300集成。在一些实施例中，第三半导体结构300设置在第一半导体结构100上方。在一些实施例中，第三半导体结构300设置为与第一半导体结构100的阻挡层106相对。在一些实施例中，第一半导体结构100具有如上或与图1所示类似的结构。

在一些实施例中，第三半导体结构300包括衬底201和导电插塞202。在一些实施例中，衬底201包括设置在衬底201上方的机电元件或mems组件。在一些实施例中，衬底201为mems衬底。在一些实施例中，衬底201包括硅等半导体材料等材料。

在一些实施例中，衬底201设置为与第一半导体结构100的阻挡层106相对。在一些实施例中，衬底201经穿孔以用于传感目的。在一些实施例中，衬底201包括穿过该衬底201的孔201a。在一些实施例中，孔201a经配置用于促进传感结构103的传感。在一些实施例中，孔201a设置为与传感结构103相邻。在一些实施例中，导电层105的部分暴露，以促进传感。

在一些实施例中，导电插塞202设置在衬底201上方并由此凸出。在一些实施例中，导电插塞202与衬底201电连接。在一些实施例中，导电插塞202包括导电或半导体材料。在一些实施例中，导电插塞202包括多晶硅。

在一些实施例中，导电插塞202设置在接合结构104上方或与其接合，如此，第一半导体结构100与第三半导体结构300电连接。在一些实施例中，衬底201与衬底101通过导电插塞202和接合结构104电连接。在一些实施例中，导电插塞202设置在位于接合结构104上方的凹槽106a内。在一些实施例中，导电插塞202的部分由阻挡层106所围绕。在一些实施例中，锗、金等的导电材料设置在接合结构104和导电插塞103之间，以便促进导电插塞103与接合结构104的接合。

图4为本发明的一些实施例的半导体结构的示意性截面图。参考图4，该半导体结构包括第二半导体结构200和第三半导体结构300。在一些实施例中，第二半导体结构200具有如上或与图2所示类似的结构。在一些实施例中，第三半导体结构300具有如上或与图3所示类似的结构。在一些实施例中，第二半导体结构200与第三半导体结构300集成。在一些实施例中，第三半导体结构300设置在第二半导体结构200上方。在一些实施例中，第三半导体结构300设置为与第二半导体结构200的阻挡层106相对。

在一些实施例中，导电插塞202设置在接合结构104上方或与接合结构104接合，如此，第二半导体结构200与第三半导体结构300电连接。在一些实施例中，衬底201与衬底101通过导电插塞202和接合结构104电连接。在一些实施例中，导电插塞202设置在位于接合结构104上方的凹槽106a内。在一些实施例中，导电插塞202的部分由导电层105和阻挡层106所围绕。

在本发明中，还公开了一种制造半导体结构的方法。在一些实施例中，通过方法500形成半导体结构。方法500包括多种操作，相关说明和附图不应被视为操作顺序的限制。方法500包括多种操作(501、502、503、504、505、506、507、508和509)。

在操作501中，接收或提供图5a所示的第一衬底101。在一些实施例中，第一衬底101是通过第一衬底101上方的预定功能电路制造的半导体衬底。在一些实施例中，第一衬底101为cmos衬底，其中含有多个cmos组件和cmos电路。

在一些实施例中，介电层102设置在第一衬底101上方。在一些实施例中，传感结构103的部分或接合结构104的部分形成并设置在介电层102内。在一些实施例中，介电层102包括堆叠在各自上方的多层介电材料。在一些实施例中，介电层102为层间介电(ild)。在一些实施例中，介电层102包括第一介电层102a和第二介电层102b。在一些实施例中，第一介电层102a包括二氧化硅等氧化物，而第二介电层102b包括氮化硅等氮化物。在一些实施例中，通过沉积、化学汽相沉积(cvd)或任何其他合适的操作形成介电层102。在一些实施例中，传感结构103的部分或接合结构104的部分设置在第一介电层102a内。

在操作502中，在介电层102上方形成传感结构103的另一部分或接合结构104的另一部分，如图5b和5c所示。在一些实施例中，除去了介电层102的一些部分，以图案化介电层102，如图5b所示。在一些实施例中，通过光刻或任何其他合适的操作图案化介电层102。在一些实施例中，按照图案化的介电层102，通过蚀刻或任何其他合适操作除去了介电层102的一些部分，如此，从介电层102暴露介电层102内的传感结构103的一些部分或介电层102内的接合结构104的一些部分，如图5b所示。

除去介电层102的一些部分后，将铝铜(alcu)等导电材料设置在介电层102内部或上方，以形成传感结构103的另一部分或接合结构104的另一部分，如图5c所示。在一些实施例中，通过溅射、蒸发、电镀或任何其他合适操作设置导电材料。在一些实施例中，传感结构103的另一部分设置在介电层102上方。在一些实施例中，接合结构104的另一部分设置在介电层102上方。

在操作503中，导电层105设置在传感结构103上方，如图5d所示，或设置在接合结构104上方，如图5e所示。在一些实施例中，导电层105设置在传感结构103上。在一些实施例中，导电层105设置在接合结构104上。在一些实施例中，导电层105覆盖传感结构103的设置在介电层102或第二介电层102b上的部分。在一些实施例中，导电层105覆盖接合结构104的设置在介电层102或第二介电层102b上的部分。在一些实施例中，界面107设置在导电层105和传感结构103之间。

在一些实施例中，导电层105包括钛钨(tiw)、铂(pt)或金(au)。在一些实施例中，导电层105可抵抗氢氟酸(hf)蒸汽等蚀刻剂。在一些实施例中，通过溅射、电镀或任何其他合适操作设置导电层105。在一些实施例中，导电层105的厚度大于约0.02μm。

在操作504中，阻挡层106设置在介电层102和导电层105上方，如图5f或5g所示。在一些实施例中，设置阻挡层106以用于覆盖介电层102、接合结构104和设置在传感结构103上的导电层105，如图5f所示。在一些实施例中，设置阻挡层106用于以覆盖介电层102和设置在传感结构103和接合结构104上的导电层105，如图5g所示。在一些实施例中，阻挡层106包括氧化物、碳化物、氧化铝、矾土、碳化硅等成分。在一些实施例中，通过溅射、沉积、cvd或任何其他合适操作设置阻挡层106。

在操作505中，除去了阻挡层106的第一部分，以便暴露传感结构103上的导电层105，如图5h或5i所示。在一些实施例中，通过光刻或任何其他合适的操作图案化阻挡层106。在一些实施例中，通过蚀刻或任何其他合适的操作除去阻挡层106的第一部分。在一些实施例中，除去阻挡层106的第一部分后，形成了凹槽106a，如此，传感结构103上的导电层105的部分从阻挡层106中暴露。

在操作506中，除去了阻挡层106的第二部分(如图5j所示)，以便暴露接合结构104，或者除去了接合结构104上的阻挡层106的第二部分及导电层105的部分(如图5k所示)，以便暴露接合结构104。在一些实施例中，通过光刻或任何其他合适的操作图案化阻挡层106。在一些实施例中，通过蚀刻或任何其他合适的操作除去阻挡层106的第二部分。

在一些实施例中，除去阻挡层106的第二部分后，形成了另一凹槽106a，如图5j或5k所示。在一些实施例中，通过除去接合结构104上的阻挡层106的第二部分，形成了另一凹槽106a，如图5j所示。在一些实施例中，通过除去接合结构104上的阻挡层106的第二部分和导电层105的部分，形成了另一凹槽106a，如图5k所示。如此，接合结构104的部分从阻挡层106暴露。在一些实施例中，除去接合结构104上的阻挡层106的第二部分和导电层105的部分后，将一些导电层105设置在接合结构104上，如图5k所示。在一些实施例中，从阻挡层106暴露的接合结构104的该部分配置为容纳导电结构或与导电结构接合。

在一些实施例中，形成了如图5j所示的第一半导体结构100。第一半导体结构100与上述及图1所示的半导体结构100有相似的结构。在一些实施例中，形成了如图5k所示的第二半导体结构200。第二半导体结构200与上述及图2所示的半导体结构200有相似的结构。在一些实施例中，传感结构103上的导电层105至少部分地从阻挡层106暴露。

在操作507中，接收或提供图5l或5m所示的第三半导体结构300。在一些实施例中，第三半导体结构300包括第二衬底201、导电插塞202和牺牲氧化物203。在一些实施例中，第二衬底201包括多个设置在第二衬底201上方的机电元件或mems组件。在一些实施例中，第二衬底201为mems衬底。在一些实施例中，第二衬底201包括硅等的半导体材料。在一些实施例中，图案化第二衬底201以包括穿过第二衬底201的孔201a。

在一些实施例中，导电插塞202设置在第二衬底201上方，并从第二衬底201延伸穿过牺牲氧化物203。在一些实施例中，导电插塞202的部分从牺牲氧化物203凸出。在一些实施例中，导电插塞202包括多晶硅。在一些实施例中，牺牲氧化物203设置在第二衬底201上方，并围绕导电插塞202。在一些实施例中，牺牲氧化物203包括二氧化硅等介电材料。

在操作508中，导电插塞202与第一半导体结构100的接合结构104接合，如图5n所示，或者与第二半导体结构200的接合结构104接合，如图5o所示。在一些实施例中，导电插塞202设置在接合结构104上方。在一些实施例中，导电插塞202和接合结构104通过共晶接合或任何其他合适的操作进行接合。在一些实施例中，第一半导体结构100或第二半导体结构200设置为与第三半导体结构300相对。在一些实施例中，第三半导体结构300的牺牲氧化物203设置为与第一半导体结构100或第二半导体结构200的阻挡层106相对。

在操作509中，除去了牺牲氧化物203，如图5p或5q所示。在一些实施例中，通过湿蚀刻或任何其他合适的操作将牺牲氧化物203腐蚀掉。在一些实施例中，通过氢氟(hf)酸蒸汽等预定蚀刻剂除去牺牲氧化物203。在一些实施例中，在除去牺牲氧化物203后，第二衬底201的在特定区域处的部分被释放且变得灵敏或可移置，以促进传感。在一些实施例中，暴露了第二衬底201的与传感结构103或从阻挡层106暴露的导电层105相对设置的部分。

在一些实施例中，导电层105和阻挡层106可抵抗预定蚀刻剂。由于传感结构103和接合结构104被导电层105和阻挡层106覆盖，传感结构103和接合结构104将不会被预定蚀刻剂除去。仅除去牺牲氧化物203。除去牺牲氧化物203期间，导电层105至少部分地从阻挡层106暴露。在一些实施例中，除去牺牲氧化物期间或之后，从阻挡层106暴露的导电层105中不含不导电材料。由于在除去牺牲氧化物期间或之后，从阻挡层106暴露的导电层105上不会形成不导电材料，因此将不会产生充电效应，由此传感结构103的灵敏度不受影响。

在一些实施例中，形成包括第一半导体结构100和第三半导体结构300的半导体结构，如图5p所示。该半导体结构与上述或图3所示的半导体结构具有相似的结构。在一些实施例中，形成包括第二半导体结构200和第三半导体结构300的半导体结构，如图5q所示。该半导体结构与上述或图4所示的半导体结构具有相似的结构。在一些实施例中，传感结构103上的导电层105至少部分地从阻挡层106暴露。

在本发明中，公开了一种改进型半导体结构。半导体结构包括覆盖传感结构的导电层。导电层包括钛钨(tiw)或金(au)。导电层可保护传感结构在蚀刻操作期间不被除去，在蚀刻操作期间或之后不会在导电层上方形成不导电材料。由于不会在传感结构上方形成不导电材料，则不会产生充电效应。

在一些实施例中，半导体结构包括衬底；介电层，设置在衬底上方；传感结构，设置在介电层上方；接合结构，设置在介电层上方；导电层，覆盖传感结构；以及阻挡层，设置在介电层和导电层上方；其中，导电层和接合结构至少部分地从阻挡层暴露。

在一些实施例中，导电层包括钛钨(tiw)、铂(pt)或金(au)。在一些实施例中，导电层可抵抗氢氟酸(hf)蒸汽。在一些实施例中，导电层的厚度大于约0.01μm。在一些实施例中，从阻挡层暴露的导电层上不存在不导电材料、介电材料或绝缘材料。在一些实施例中，传感结构和导电层由阻挡层所围绕。

在一些实施例中，传感结构部分地设置在介电层内。在一些实施例中，接合结构由阻挡层所围绕。在一些实施例中，传感结构和接合结构可导电，或含有铝和铜。在一些实施例中，介电层包括氧化物、氮化物、二氧化硅或氮化硅。在一些实施例中，阻挡层包括氧化物、碳化物、氧化铝、矾土或碳化硅。在一些实施例中，从阻挡层暴露的接合结构配置为容纳导电结构或与导电结构接合。

在一些实施例中，半导体结构包括cmos衬底；介电层，设置在第一衬底上方；传感结构，设置在介电层上方；接合结构，设置在介电层上方；导电层，覆盖传感结构；阻挡层，设置在介电层上方并围绕传感结构和接合结构；mems衬底，设置为与阻挡层相对；以及导电插塞，设置在mems衬底上方并由此凸出；其中导电层至少部分地从阻挡层暴露，导电插塞与接合结构接合。

在一些实施例中，导电插塞的部分由导电层和阻挡层所围绕。在一些实施例中，导电插塞包括多晶硅。

在一些实施例中，制造半导体结构的方法包括容纳接收第一衬底，所述第一衬底包含包括设置在第一衬底

上方的介电层；在介电层上方形成传感结构和接合结构；在传感结构上设置导电层；在介电层上方设置阻挡层；除去阻挡层的第一部分，以便至少部分地暴露传感结构上的导电层；以及除去阻挡层的第二部分，以便至少部分暴露接合结构。

在一些实施例中，导电层的设置包括溅射或蒸发操作。在一些实施例中，方法进一步包括接收第二半导体结构，第二半导体结构包括第二衬底、设置在第二衬底上方的牺牲氧化物以及设置在第二衬底上方并穿过牺牲氧化物的导电插塞，将导电插塞与接合结构共晶接合，或除去牺牲氧化物。在一些实施例中，在除去牺牲氧化物时，导电层至少部分地从阻挡层暴露。在一些实施例中，牺牲氧化物通过氢氟酸(hf)蒸汽除去。

根据本发明的一个实施例，提供了一种半导体结构，包括：衬底；介电层，设置在所述衬底上方；传感结构，设置在所述介电层上方；接合结构，设置在所述介电层上方；导电层，覆盖所述传感结构；以及阻挡层，设置在所述介电层和所述导电层上方，其中，所述导电层和所述接合结构至少部分地从所述阻挡层暴露。

在上述半导体结构中，所述导电层包括钛钨(tiw)、铂(pt)或金(au)。

在上述半导体结构中，所述导电层对氢氟(hf)酸蒸汽有抵抗力。

在上述半导体结构中，所述导电层具有大于0.01μm的厚度。

在上述半导体结构中，不存在设置在从所述阻挡层暴露的所述导电层上的不导电材料、介电材料或绝缘材料。

在上述半导体结构中，所述传感结构和所述导电层由所述阻挡层围绕。

在上述半导体结构中，所述传感结构部分地设置在所述介电层内。

在上述半导体结构中，所述接合结构由所述阻挡层围绕。

在上述半导体结构中，所述传感结构和所述接合结构是导电的，或所述传感结构和所述接合结构包括铝和铜。

在上述半导体结构中，所述介电层包括氧化物、氮化物、二氧化硅或氮化硅。

在上述半导体结构中，所述阻挡层包括氧化物、碳化物、氧化铝、矾土或碳化硅。

在上述半导体结构中，从所述阻挡层暴露的所述接合结构配置为接收导电结构或与所述导电结构接合。

根据本发明的另一实施例，还提供了一种半导体结构，包括：互补金属氧化物半导体衬底；介电层，设置在所述互补金属氧化物半导体衬底上方；传感结构，设置在所述介电层上方；接合结构，设置在所述介电层上方；导电层，覆盖所述传感结构；阻挡层，设置在所述介电层上方以及围绕所述传感结构和所述接合结构；微电子机械系统衬底，设置为与所述阻挡层相对；以及导电插塞，设置在所述微电子机械系统衬底上方并且从所述微电子机械系统衬底凸出，其中，所述导电层至少部分地从所述阻挡层暴露，以及所述导电插塞与所述接合结构接合。

在上述半导体结构中，所述导电插塞的部分由所述导电层和所述阻挡层围绕。

在上述半导体结构中，所述导电插塞包括多晶硅。

根据本发明的又一实施例，还提供了一种制造半导体结构的方法，所述方法包括：接收第一衬底，所述第一衬底包括设置在所述第一衬底上方的介电层；在所述介电层上方形成传感结构和接合结构；在所述传感结构上设置导电层；在所述介电层上方设置阻挡层；除去所述阻挡层的第一部分，以至少部分地暴露位于所述传感结构上的所述导电层；以及除去所述阻挡层的第二部分，以至少部分地暴露所述接合结构。

在上述方法中，所述导电层的设置包括溅射或蒸发操作。

在上述方法中，进一步包括：接收第二半导体结构，所述第二半导体结构包括第二衬底、设置在所述第二衬底上方的牺牲氧化物以及设置在所述第二衬底上方并且延伸穿过所述牺牲氧化物的导电插塞；将所述导电插塞与所述接合结构共晶接合；除去所述牺牲氧化物。

在上述方法中，一旦除去所述牺牲氧化物，所述导电层至少部分地从所述阻挡层暴露。

在上述方法中，通过氢氟酸(hf)蒸汽除去所述牺牲氧化物。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同配置并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。