一种适合表面贴装工艺的压阻式压力传感器及其制造方法与流程

本发明涉及传感器技术领域，具体涉及一种适合表面贴装工艺的压阻式压力传感器及其制造方法。

背景技术：

随着物联网等行业的兴起，mems(microelectromechanicalsystems，微机电系统)传感器由于其体积小，功耗低，重量轻，响应快等优点，有着巨大的应用前景。尤其是mems压力传感器，在汽车电子、消费类产品、工业控制等领域有巨大的应用。

目前，mems传感器需要和相应的控制ic一起使用，实现具体的功能，将mems传感器和相应控制ic封装在一个封装模块中，目前有两种方式：(1)将mems传感器和相应控制ic并列放在一个封装基底上，通过引线键合实现mems传感器和相应控制ic以及与封装模块引脚的电连接；(2)通过倒装焊形式的三维(3d)封装，以堆叠方式将mems传感器和相应控制ic封装在一个模块中。与通过引线键合方式比，倒装焊形式的3d封装的电连接可靠性更高，封装结构面积更小。一般加工的半导体器件及mems传感器，其金属引脚(pad)一般在器件表面，为了方便实现mems传感器倒装焊形式的3d封装，业界的办法一般是通过硅通孔(tsv)技术，形成器件表面的金属引脚(pad)与器件底部的电通道，将金属引脚放在器件的底部，以便实现器件和封装基底或者其它器件之间的电连接。但传统的tsv技术一般需要在通孔中电镀铜，以形成电通道，但电镀铜后，后续工艺就不能进行高温工艺(≤500℃)，限制了后续器件加工的工艺可选择性及工艺先后顺序的灵活性，造成后续加工的困难。此外电镀铜后，由于铜和半导体材料热膨胀系数的不匹配，会产生残余应力，影响器件性能；而且电镀铜工艺和传统的cmos工艺不兼容。也有一些通过在晶圆上形成电隔离沟槽，用电隔离沟槽包围的晶圆材料作为电通道，将电信号引到器件底部，但一般都是需要使用两个晶圆，分别加工，通过键合方式实现，工艺复杂，加工成本高，而且晶圆厚度比较厚，由于目前加工工艺深宽比一般最大可以做到20∶1，形成贯穿晶圆的电隔离沟槽比较困难，一般都没有开通孔，而是通过减薄暴露电通道，减薄时由于器件已经做好，为了保护减薄过程中器件不受损伤，还需要临时键合，增加器件加工成本。

相关技术的公开文献有：

1、《designandrealizeof3dintegrationofpressuresensorssystemwiththroughsiliconvia(tsv)approach》(基于硅通孔技术技术的压力传感器系统的3维集成的设计及制作)

2011美国电气电子工程师学会(ieee)电子封装及高密度封装国际会议(2011internationalconferenceonelectronicspackagingtechnology&highdensitypackaging2011ieee)上公开了该文章；该文公开了通过首先形成压力传感器(功能芯片)，然后在压力传感的金属引脚(pad)上通过tsv技术在晶圆底部加工深孔。由于晶圆很厚，深孔贯穿整个晶圆加工比较困难，孔没有贯通整个晶圆，后续通过硅-玻璃临时键合，在采用机械化学研磨(cmp)晶圆底部，露出孔，然后在孔壁进行电绝缘处理，而后电镀铜，然后形成芯片底部的金属引脚(pad)，将压力传感器的电信号端引到芯片底部。

该文献公开的方案是通过tsv技术实现芯片的在晶圆级就可以将半导体器件的电信号引到芯片底部，便于后续3d封装。但由于采用的tsv技术需要电镀铜，从而导致后续工艺不能在高温下(≤500℃)进行；而且由于铜和半导体材料热膨胀系数不同，会产生残余应力，影响半导体器件的性能和可靠性；此外，电镀铜工艺和传统的cmos工艺不兼容。为了避免刻穿晶圆，后续采用机械研磨暴露孔，需要临时键合，工艺繁琐，增加加工成本。

2、《integrationofanewthroughsiliconviaconceptinamicroelectronicpressuresensor》(新的硅通孔技术在微电子压力传感器集成中的应用)

美国电气电子工程师学会(ieee)第14届微电子及微系统热、机械及多物理场模拟与实验国际会议(14thinternationalconferenceonthermal，mechanicalandmulti-physicssimulationandexperimentsinmicroelectronicsandmicrosystems，eurosime20132013ieee.)上公开了该文章；该文公开了一种基于普通晶圆通过tsv技术在晶圆底部形成电隔离沟槽，然后在电隔离沟槽包围的硅材料上形成金属引脚(pad)，形成相应的电通道，将已经加工好的压力传感器的电信号引出到压力传感器芯片的底部，便于后续实现3d封装。

该文献公开的方案是采用tsv技术形成电隔离沟槽，然后通过电隔离沟槽包围的硅材料作为电通道，将压力传感器的电信号引到芯片底部，可以在晶圆级实现电连接结构制作，也不需要电镀铜工艺，但由于先做好了器件的金属引脚(pad)，使得后续的加工工艺不能再高温下(≤500℃)进行，限制了后续加工工艺的可选择性及器件加工工艺先后顺序的灵活性，增加加工难度及成本。

3、专利号为us20150270206a1的美国专利

如图1所示，该专利利用已经加工好的压力传感器104，在封装阶段，通过tsv技术形成通孔126，在通孔126中电镀铜，在压力传感器的晶圆上形成相应的电通道，将压力传感器电信号引到器件底部，并形成金属焊点108和控制ic102连接，实现电信号的相互通讯，完成压力传感器104的3d封装。

此专利申请中，利用加工好的压力传感器，在封装阶段，通过tsv技术形成通孔，在通孔中电镀金属形成电通道，将压力传感器电信号引到器件底部，完成压力传感器和控制ic的3d封装。但该方法没有实现在晶圆级完成方便3d封装的压力传感器的加工；此外，在封装阶段通过tsv技术加工通孔，在通孔中电镀金属，也会由于金属和半导体材料热膨胀系数不匹配，产生残余应力，影响器件性能。

技术实现要素：

本发明解决的技术问题之一在于提供一种适合表面贴装工艺的压阻式压力传感器；解决上述现有技术存在的缺陷。

本发明解决的技术问题之二在于提供一种适合表面贴装工艺的压阻式压力传感器的制造方法；加工简单，成本低，与传统cmos工艺兼容，形成电通道后，器件加工工艺仍可以在高温下(＞500℃)进行，加工工艺先后顺序灵活，并且可以避免产生残余应力对器件性能的影响。

本发明解决上述技术问题之一的技术方案是：

所述的传感器包括衬底半导体材料、绝缘层以及顶层半导体材料；其特征在于：在衬底半导体材料内与绝缘层界面位置设有空腔；

顶层半导体材料和衬底半导体材料为反相掺杂，即顶层半导体材料为n型掺杂，则衬底半导体材料为p型掺杂；顶层半导体材料为p型掺杂时，则衬底半导体材料为n型掺杂；

衬底半导体材料上设有电隔离沟槽；顶层半导体材料和衬底半导体材料外表设有绝缘层；被电隔离沟槽包围的衬底半导体材料上形成有电接触孔，电接触孔内重掺杂；并形成金属引脚；

在顶层半导体材料上形成有压力传感器的压阻条、电学引线区及电学连接孔；

电学引线区和部分压阻条重合，也与电隔离沟槽包围的衬底半导体材料部分重合；

所述的电连接孔通过绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；并且位置在电学引线区和电隔离沟槽包围的衬底半导体材料部分的重合区域内；在电学连接孔内沉积导电层形成电连接通道；各电连接通道之间相互绝缘。

所述的一种适合表面贴装工艺的压阻式压力传感器可基于预制空腔绝缘衬底上的硅(cavity-soi)晶圆制作。

所述的电隔离沟槽的形状可以为圆形环、长方形环、正方形环等任意环形形状；电隔离沟槽内可以全部填充、部分填充或者完全不填充绝缘层。

所述的电学连接孔的形状为圆形、方形等任何形状。

本发明解决上述技术问题之二的技术方案是：

所述的方法包括以下步骤：

s1、在晶圆的衬底半导体材料内形成电隔离沟槽，具体包括(a)：在晶圆的衬底半导体材料上生长一层硬掩膜层；(b)：图形化、刻蚀，刻穿硬掩膜层及衬底半导体材料，暴露出晶圆中的部分绝缘层，形成电隔离沟槽；所述晶圆包括衬底半导体材料、绝缘层以及顶层半导体材料，在衬底半导体材料内与绝缘层界面位置设有空腔；

s2、去除s1中衬底硅表面的硬掩膜层，并在晶圆表面重新形成绝缘层、填堵电隔离沟槽；

s3、在顶层半导体材料上形成压力传感器的压阻条：在顶层半导体材料上方的绝缘层图形化、掺杂、形成压力传感器的压阻条；压阻条的掺杂方式和顶层半导体材料掺杂方式相反；

s4、顶层半导体材料重掺杂、形成电学引线区：在顶层半导体材料上方的绝缘层图形化、重掺杂，形成电学引线区域，组成压阻电桥；电学引线区和部分压阻条重合，也与电隔离沟槽包围的衬底半导体材料部分重合；电学引线区的掺杂方式与顶层半导体材料的掺杂方式相反；

s5、形成电学连接孔：在顶层半导体材料上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层半导体材料及晶圆内的绝缘层，暴露出部分衬底半导体材料；电学连接孔的位置在电学引线区和电隔离沟槽包围的衬底半导体材料部分的重合区域内；

s6、形成电连接通道，形成电学连接孔后，沉积导电层，填充电学连接孔，形成电学引线区与电隔离沟槽包围的衬底半导体材料之间的电连接通道，图形化、刻蚀，去除部分或全部晶圆表面的导电层，确保各个电连接通道电绝缘；导电层材料为掺杂方式与顶层半导体材料掺杂相反的半导体导电材料；

s7、形成电接触孔，在晶圆被电隔离沟槽包围的衬底半导体材料下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔；

s8、形成从顶层半导体材料重掺杂区到衬底半导体材料的电通道及金属引脚，在衬底半导体材料上的电接触孔内重掺杂，高温退火、活化；然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层半导体材料重掺杂区到衬底半导体材料的电通道及金属引脚；电接触孔内的掺杂方式与衬底半导体材料掺杂方式相同。

所述的s1中，硬掩膜层为二氧化硅材料、氮化硅等半导体加工中常用的硬掩膜层材料，生长方法可以采用化学气相沉积等半导体加工中常用的工艺。

所述的s2中，绝缘层可以完全不填充电隔离沟槽，也可以部分填充电隔离沟槽，也可以完全填充电隔离沟槽；

所述的s2中，生长绝缘层的材料可以是由四乙氧基硅烷反应生成的化学气相沉积的二氧化硅材料，也可以是用其它常用半导体加工工艺生长的绝缘层。

所述的s3中，轻掺杂的方式可以采用离子注入、热扩散方式等半导体常用的加工方式。

所述的s5、s7中，刻蚀的方法可以采用半导体加工常用的湿法刻蚀或者干法刻蚀。

所述的s6中，电连接通道具有导电性，一种典型的材料是低压化学汽相淀积或者外延生长的掺杂多晶硅。

所述的s8中，金属材料为铝(al)或者铝硅(al：si)等半导体加工中常用的金属引脚材料。

本发明利用所述晶圆结构，实现一种便于3d封装的压阻式压力传感器结构及其相应的制造方法。该结构通过pn结的单向导电性实现顶层半导体材料中的不同电连接通道的绝缘，通过tsv技术在所述晶圆衬底半导体材料上形成电隔离沟槽，电隔离沟槽包围的部分衬底半导体材料及相应的pn结组成相互绝缘的电通道，从而实现压阻式压力传感器的加工，方便后续的3d封装。本发明通过电学引线区将压力传感器电信号引出，避免使用金属布线，在衬底半导体材料上通过加工电隔离沟槽包围的部分衬底半导体材料及在顶层硅上形成的pn结形成相互绝缘的电通道，将压力传感器引脚引到衬底上，没有使用金属布线，因而形成电通道后，后续工艺可以使用高温工艺(＞500℃)，提高器件后续加工工艺可选择性及工艺先后顺序的灵活性，便于后续加工，降低加工成本。由于最后形成的电通道，不需要电镀铜工艺，避免残余应力对器件性能的影响；工艺与传统cmos工艺完全兼容，降低设备投入及加工成本。

附图说明

下面结合附图对本发明进一步说明：

图1为现有技术结构图之一；

图2为本发明晶圆结构横截面示意图；

图3本发明生长硬掩膜层后结构横截面示意图；

图4a、b本发明形成电隔离沟槽后结构示意图；

图5a、b、c本发明绝缘层填堵电隔离沟槽后结构示意图；

图6a、b本发明形成压阻条后结构示意图；

图7a、b本发明形成电学引线区后结构示意图；

图8a、b本发明形成电学连接孔结构示意图；

图9a、b本发明形成电连接通道后结构示意图；

图10a、b本发明形成电接触孔后结构示意图；

图11a、b本发明电通道及金属引脚结构示意图；

图12本发明实际应用及电路通道原理横截面示意图。

具体实施方式

本发明实施例基于预制空腔绝缘衬底上的硅(cavity-soi)晶圆，晶圆结构如图2所示，晶圆包括衬底硅300、绝缘层200(二氧化硅)，以及顶层硅100；在衬底硅300内与绝缘层200界面位置的空腔400。顶层硅100和衬底硅300的掺杂浓度以及晶向可以根据实际需要自由选择，但顶层硅100和衬底硅300的掺杂必须相反。本发明实施例只列出一种典型应用：顶层硅100和衬底硅300都采用(100)晶向、顶层硅为n型掺杂，衬底硅为p型掺杂(当然也可以是顶层硅为p型掺杂，衬底硅为n型掺杂)。

相关的实施步骤可以如下：

s1、在所述晶圆的衬底硅300上形成电隔离沟槽，具体包括(a)：在晶圆的衬底硅300上生长一层硬掩膜层，例如氧化硅、氮化硅材料，生长方法可以采用化学气相沉积、外延生长等半导体加工中常用的工艺，如图3；(b)：图形化、刻蚀，刻穿掩膜层及衬底硅300，暴露出晶圆中的部分绝缘层200，形成电隔离沟槽，电隔离沟槽的形状图中示意为圆形环，也可以是任何形状的环，例如长方形环、正方形环等，完成后结构示意图如图4a、b。

s2、去除s1中衬底硅表面的硬掩膜层，并在晶圆表面重新形成绝缘层、填堵电隔离沟槽；绝缘层可以完全不填充电隔离沟槽(如图5a)，也可以部分填充电隔离沟槽(如图5b)，也可以完全填充电隔离沟槽(如图5c)。生长绝缘层的材料可以是化学气相沉积的二氧化硅材料[由四乙氧基硅烷(teos)反应生成]，也可以是用其它半导体加工工艺生长的绝缘层。后续工艺步骤按照图5中b所示形式及绝缘材料部分填充电隔离沟槽示意，当然也可以是其它形式。

s3、在顶层硅100上形成压力传感器的压阻条，在顶层硅100上方的绝缘层图形化、p型轻掺杂(如果顶层硅100为p型，此处轻掺杂为n型轻掺杂)，形成压力传感器的压阻条，压阻条形状可以根据具体设计及应用选用不同的形状，本实施例示意性的用矩形压阻条表示。用轻掺杂的方式可以采用离子注入、热扩散方式等半导体常用的加工方式，压阻条布置位置可以根据具体设计确定，图中只是示意性给出，形成压阻条后，结构示意图如图6。

s4、顶层硅100重掺杂、形成电学引线区：在顶层硅100上方的绝缘层图形化、p型重掺杂，形成电学引线区域，组成压阻电桥。电学引线区和部分压阻条重合，也需要和电隔离沟槽包围的衬底硅300部分重合。形成的电学引线区的形状可以根据设计具体决定，图中只是示意性的表示一种电学引线区的形状，完成后结构示意图如图7。

s5、形成电学连接孔，在顶层硅100上方的绝缘层图形化、刻蚀，刻穿绝缘层、顶层硅100、及晶圆内的绝缘层200，暴露出部分衬底硅300。刻蚀的方法可以采用半导体加工常用的湿法刻蚀或者干法刻蚀，例如反应离子刻蚀(rie)。电学连接孔的位置在电学引线区和电隔离沟槽包围的衬底硅300部分的重合区域内。电学连接孔的形状图中示意性的表示为圆形，也可以是方形等任何形状。形成电学连接孔后，结构示意图如图8。

s6、形成电连接通道：形成电学连接孔后，沉积导电层，填充电学连接孔，形成电学引线区与电隔离沟槽包围的衬底硅300之间的电连接通道，导电层材料为p型(当顶层硅是p型时，此处采用n型掺杂的半导体导电材料)掺杂的半导体导电材料，图形化、刻蚀，去除部分晶圆表面的导电层，保证各个电连接通道电绝缘。当然也可以完全去除晶圆表面的导电层。图9中及后续工艺中只是示意性的表示为去除了晶圆表面部分导电层。导电层具有导电性，一种典型的材料是低压化学汽相淀积(lpcvd)或者外延(epitaxial)生长的p型掺杂(当顶层硅为p型，这里就应该是n型掺杂)(in-situdoping，原位掺杂)多晶硅。

s7、形成电接触孔，在晶圆的电隔离沟槽包围的衬底硅300下方的绝缘层上图形化、刻蚀，刻穿绝缘层，形成电接触孔。刻蚀的方法可以采用半导体加工常用的任何湿法刻蚀或者干法刻蚀，例如反应离子刻蚀(rie)。形成电接触孔后，结构示意图如图10所示。

s8、形成从顶层硅100的p型掺杂区到衬底硅的电通道及金属引脚，如图11所示，在衬底硅300上的电接触孔内p型重掺杂(当衬底硅为n型掺杂，此处也应该是n型重掺杂)，高温退火、活化；然后沉积金属，并图形化、刻蚀部分金属层，形成从顶层硅100的p型重掺杂区到衬底硅300的电通道及金属引脚，典型的金属材料为铝(al)或者铝硅(al：si)等半导体加工中常用的金属引脚材料。

至此，完成了本发明适合表面贴装工艺的压阻式压力传感器及其晶圆级制造描述。需要说明的是：通过p型掺杂将压力传感器的电信号引出，没有使用金属引线，通过开贯穿衬底硅的电隔离沟槽包围的衬底半导体材料部分及相应的pn结实现相互绝缘的电通道，没有使用在通孔中电镀铜的工艺形成电通道，避免金属残余应力对功能器件性能的影响，形成电通道后，器件后续加工工艺可以经受高温工艺(＞500℃)，因而加工工艺的先后顺序安排更加灵活，进而降低成本，本发明给出的上述工艺先后顺序只是一种示意，可以根据实际情况可以灵活调整；比如s1与s2互换。其后续用于3d封装及其电连接通道原理示意图如图12。实际应用中，压力传感器的电信号端通过重掺杂的电学引线区及电通道引到衬底半导体材料300上的金属引脚，在后续封装过程中，可以在衬底的金属引脚上植入适应于不同封装形式的金属结构，例如适应于bga封装(ballgridarray，球状引脚栅格阵列封装技术)的金属球等，从而实现适应于3d封装的芯片结构。其电流通道如图12所示，其中p型重掺杂的电学引线区、压阻条部分及导电连接孔中的导电层与顶层半导体材料100的界面为pn结界面，竖直向下的实线箭头表示电流导通方向，由于有pn结的单向导电性，所以顶层硅相邻p型掺杂区域不会有电学连接(除非相邻p型掺杂区域内pn结的反偏电压导致pn结击穿，但一般半导体器件没有那么高的使用电压)，从而保证各个电通道之间的相互绝缘。

以上是对本发明具体实施例的描述；但本发明的保护范围不局限于以上具体实施方式；凡依前述之具体实施例可得之等效变化；都应属于本发明保护范围之类。