等其他半导体基板。
[0079]绝缘膜22例如为硅氧化膜，具有绝缘性。另外，绝缘膜23例如为硅氮化膜，具有绝缘性，并且还具有相对于含有氟酸的蚀刻液的耐性。在此，在半导体基板21(硅层213)与绝缘膜23 (硅氮化膜)之间存在绝缘膜22 (硅氧化膜)，由此能够通过绝缘膜22来缓解绝缘膜23成膜时所产生的应力向半导体基板21传递的现象。另外，绝缘膜22在半导体基板21以及其上方形成半导体电路的情况下，能够作为元件间分离膜来使用。此外，绝缘膜22、23并不局限于前述的构成材料，另外，也可以根据需要而省略绝缘膜22、23中的任一方。
[0080]在这样的基板2的绝缘膜23上配置有被实施了图案形成的中间层3。该中间层3以在俯视观察时包围隔膜部20的周围的方式而被形成，在中间层3的上表面与基板2的上表面之间且在隔膜部20的中心侧(内侧)形成相当于中间层3的厚度量的高低差部。由此，当隔膜部20通过受压而发生了挠曲变形时，能够使应力向隔膜部20的与阶梯部之间的边界部分集中。因此，通过在所涉及的边界部分(或者其附近)配置压敏电阻元件5，从而能够提高检测灵敏度。
[0081]该中间层3例如由单晶硅、多晶硅(polyslicon)或者非晶体硅构成。另外，中间层3例如可以向单晶硅、多晶硅(polyslicon)或者非晶体硅中掺杂(扩散或者注入)磷、硼等杂质来构成。在该情况下，由于中间层3具有导电性，因此例如当在空洞部S的外侧，于基板2上形成MOS晶体管的情况下，能够将中间层3的一部分作为MOS晶体管的栅电极而使用。另外，还能够将中间层3的一部分作为布线而使用。
[0082]在这样的基板2上设置有与周围的部分相比为薄壁且通过受压而发生挠曲变形的隔膜部20 ο隔膜部20通过在半导体基板21的下表面设置有底的凹部24而被形成。即，隔膜部20被构成为包括在基板2的一面开口的凹部24的底部。该隔膜部20的下表面成为受压面25。在本实施方式中，如图2所示，隔膜部20具有正方形(矩形)的俯视形状。
[0083]在本实施方式的基板2中，凹部24贯穿硅层211，隔膜部20由氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这四层构成。在此，如后文所述，氧化硅层212能够在物理量传感器I的制造工序中在通过蚀刻而形成凹部24时被用作蚀刻停止层，从而能够减少隔膜部20的厚度在每个制品中的偏差。
[0084]另外，凹部24也可以不贯穿硅层211，从而隔膜部20由硅层211的薄壁部、氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这五层构成。
[0085]压敏电阻元件(功能元件)
[0086]如图1所示，多个压敏电阻元件5分别被形成于隔膜部20的空洞部S侧。在此，压敏电阻元件5被形成在半导体基板21的硅层213中。
[0087]如图2所示，多个压敏电阻元件5由配置在隔膜部20的外周部的多个压敏电阻元件5a、5b、5c、5d构成。
[0088]对应于在从基板2的厚度方向俯视观察(以下，仅称为“俯视观察”)时呈四边形的隔膜部20的四条边，而分别配置压敏电阻元件5a、压敏电阻元件5b、压敏电阻元件5c、压敏电阻元件5d。
[0089]压敏电阻元件5a沿着与隔膜部20的对应的边垂直的方向延伸。而且，在压敏电阻元件5a的两端部电连接有一对布线214a。同样，压敏电阻元件5b沿着与隔膜部20的对应的边垂直的方向延伸。而且，在压敏电阻元件5b的两端部电连接有一对布线214b。
[0090]另一方面，压敏电阻元件5c沿着与隔膜部20的对应的边平行的方向延伸。而且，在压敏电阻元件5c的两端部电连接有一对布线214c。同样，压敏电阻元件5d沿着与隔膜部20的对应的边平行的方向延伸。而且，在压敏电阻元件5d的两端部，电连接有一对布线214d。
[0091]另外，在下文中，将布线214a、214b、214c、214d统称为“布线214”。
[0092]这样的压敏电阻元件5以及布线214分别由例如掺杂(扩散或者注入)了磷、硼等杂质的硅(单晶硅)构成。在此，布线214中的杂质的掺杂浓度高于压敏电阻元件5中的杂质的掺杂浓度。此外，布线214也可以由金属构成。
[0093]此外，多个压敏电阻元件5例如被构成为，自然状态下的电阻值彼此相等。
[0094]以上所说明的压敏电阻元件5通过布线214等而构成了桥接电路(惠斯通桥接电路)。在该桥接电路上连接有供给驱动电压的驱动电路(未图示)。而且，在该桥接电路中，作为与压敏电阻元件5的电阻值相对应的信号(电压)被输出。
[0095]层叠结构体
[0096]层叠结构体6以在其与前述的基板2之间划分形成空洞部S的方式而形成。在此，层叠结构体6被配置在隔膜部20的压敏电阻元件5侧，并同隔膜部20(或者基板2)—起划分形成(构成)空洞部S(内部空间)。
[0097]该层叠结构体6具有:以在俯视观察时包围压敏电阻元件5的方式而被形成于基板2上的层间绝缘膜61;被形成于层间绝缘膜61上的布线层62;被形成于布线层62以及层间绝缘膜61上的层间绝缘膜63;被形成于层间绝缘膜63上且具有具备多个细孔642(开孔)的覆盖层641的布线层64;被形成于布线层64以及层间绝缘膜63上的表面保护膜65;以及被设置在覆盖层641上的密封层66。
[0098]层间绝缘膜61、63分别由例如硅氧化膜构成。此外，布线层62、64以及密封层66分别由铝等金属构成。此外，密封层66密封覆盖层641所具有的多个细孔642。此外，表面保护膜65例如为硅氮化膜。
[0099]在这样的层叠结构体6中，由除覆盖层641以外的布线层62以及布线层64构成的结构体构成了以在俯视观察时包围压敏电阻元件5的方式而被配置在基板2的一面侧的“壁部”。此外，覆盖层641相对于该壁部而被配置在与基板2相反的一侧，并构成了同壁部一起构成空洞部S(内部空间)的“顶部”。此外，布线层64具有对覆盖层641进行加固的四个加固部644，表面保护膜65具有对覆盖层641进行加固的四个加固部651。另外，关于加固部644、651以及与此相关的事项，将在后文中详细叙述。
[0100]此外，这样的层叠结构体6能够使用CMOS工艺之类的半导体制造工艺而形成。另夕卜，可以在硅层213上及其上方制造半导体电路。该半导体电路具有MOS晶体管等有源元件、其他根据需要而形成的电容器、电感器、电阻、二极管、布线(包括与压敏电阻元件5连接的布线)等电路要素。
[0101]通过基板2与层叠结构体6而划分形成的空洞部S为密闭的空间。该空洞部S作为压力基准室而发挥功能，所述压力基准室成为物理量传感器I进行检测的压力的基准值。在本实施方式中，空洞部S处于真空状态(300Pa以下)。通过将空洞部S设为真空状态，能够将物理量传感器I作为以真空状态为基准而检测压力的“绝对压力传感器”来使用，从而提高了其便利性。
[0102]但是，空洞部S也可以不是真空状态，而是大气压，也可以是气压低于大气压的减压状态，还可以是气压高于大气压的加压状态。此外，可以向空洞部S充入氮气、稀有气体等惰性气体。
[0103]以上，对于物理量传感器I的结构进行了简单说明。
[0104]这种结构的物理量传感器I中，如图3(a)所示，隔膜部20根据隔膜部20的受压面25所受到的压力P而发生变形，由此，如图3(b)所示，压敏电阻元件5a、5b、5c、5d发生变形，从而压敏电阻元件5a、5b、5c、5d的电阻值发生变化。伴随于此，压敏电阻元件5a、5b、5c、5d所构成的桥接电路的输出发生变化，基于该输出，能够求出由受压面25受到的压力的大小。
[0105]更具体地说，在产生前述的隔膜部20的变形之前的自然状态下，例如，在压敏电阻元件5a、5b、5c、5d的电阻值彼此相等的情况下，压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积相等，桥接电路的输出(电位差)为零。
[0106]另一方面，当产生前述的隔膜部20的变形时，如图3(b)所示，压敏电阻元件5a、5b将产生沿着其长边方向的压缩变形以及沿着宽度方向的拉伸变形，并且压敏电阻元件5c、5d将产生沿其长边方向的拉伸变形以及沿其宽度方向的压缩变形。因此，当产生了前述的隔膜部20的变形时，压敏电阻元件5a、5b的电阻值与压敏电阻元件5c、5d的电阻值中的一方的电阻值增加，另一方的电阻值减少。
[0107]通过这样的压敏电阻元件5a、5b、5c、5d的变形，将产生压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积之差，与该差相应的输出(电位差)从桥接电路被输出。基于来自该桥接电路的输出，能够求出由受压面25受到的压力的大小(绝对压力)。
[0108]在此，当产生了前述的隔膜部20的变形时，压敏电阻元件5a、5b的电阻值与压敏电阻元件5c、5d的电阻值中的一方的电阻值增加，另一方的电阻值减少，因此能够增大压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积之差的变化，伴随于此，能够增大来自桥接电路的输出。其结果为，能够提高压力的检测灵敏度。
[0109]如此，在物理量传感器I中，基板2所具有的隔膜部20被设置于在俯视观察时与覆盖层641重叠的位置处，并通过受压而发生挠曲变形。由此，能够实现可检测压力的物理量传感器I。此外，由于被配置于隔膜部20上的压敏电阻元件5为通过变形而输出电信号的传感器元件，因此能够提高压力的检测灵敏度。此外，由于如前文所述在俯视观察时隔膜部20的轮廓呈矩形，因此能够提高压力的检测灵敏度。
[0110]加固部
[0111]以下，对加固部644、651进行详细说明。
[0112]图4为表示图1所示的物理量传感器的加固部的配置的俯视图，图5为表示图1所示的物理量传感器的局部放大剖视图。
[0113]如前文所述，布线层64具有对覆盖层6
[0079]绝缘膜22例如为硅氧化膜，具有绝缘性。另外，绝缘膜23例如为硅氮化膜，具有绝缘性，并且还具有相对于含有氟酸的蚀刻液的耐性。在此，在半导体基板21(硅层213)与绝缘膜23 (硅氮化膜)之间存在绝缘膜22 (硅氧化膜)，由此能够通过绝缘膜22来缓解绝缘膜23成膜时所产生的应力向半导体基板21传递的现象。另外，绝缘膜22在半导体基板21以及其上方形成半导体电路的情况下，能够作为元件间分离膜来使用。此外，绝缘膜22、23并不局限于前述的构成材料，另外，也可以根据需要而省略绝缘膜22、23中的任一方。
[0080]在这样的基板2的绝缘膜23上配置有被实施了图案形成的中间层3。该中间层3以在俯视观察时包围隔膜部20的周围的方式而被形成，在中间层3的上表面与基板2的上表面之间且在隔膜部20的中心侧(内侧)形成相当于中间层3的厚度量的高低差部。由此，当隔膜部20通过受压而发生了挠曲变形时，能够使应力向隔膜部20的与阶梯部之间的边界部分集中。因此，通过在所涉及的边界部分(或者其附近)配置压敏电阻元件5，从而能够提高检测灵敏度。
[0081]该中间层3例如由单晶硅、多晶硅(polyslicon)或者非晶体硅构成。另外，中间层3例如可以向单晶硅、多晶硅(polyslicon)或者非晶体硅中掺杂(扩散或者注入)磷、硼等杂质来构成。在该情况下，由于中间层3具有导电性，因此例如当在空洞部S的外侧，于基板2上形成MOS晶体管的情况下，能够将中间层3的一部分作为MOS晶体管的栅电极而使用。另外，还能够将中间层3的一部分作为布线而使用。
[0082]在这样的基板2上设置有与周围的部分相比为薄壁且通过受压而发生挠曲变形的隔膜部20 ο隔膜部20通过在半导体基板21的下表面设置有底的凹部24而被形成。即，隔膜部20被构成为包括在基板2的一面开口的凹部24的底部。该隔膜部20的下表面成为受压面25。在本实施方式中，如图2所示，隔膜部20具有正方形(矩形)的俯视形状。
[0083]在本实施方式的基板2中，凹部24贯穿硅层211，隔膜部20由氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这四层构成。在此，如后文所述，氧化硅层212能够在物理量传感器I的制造工序中在通过蚀刻而形成凹部24时被用作蚀刻停止层，从而能够减少隔膜部20的厚度在每个制品中的偏差。
[0084]另外，凹部24也可以不贯穿硅层211，从而隔膜部20由硅层211的薄壁部、氧化硅层212、硅层213、绝缘膜22以及绝缘膜23这五层构成。
[0085]压敏电阻元件(功能元件)
[0086]如图1所示，多个压敏电阻元件5分别被形成于隔膜部20的空洞部S侧。在此，压敏电阻元件5被形成在半导体基板21的硅层213中。
[0087]如图2所示，多个压敏电阻元件5由配置在隔膜部20的外周部的多个压敏电阻元件5a、5b、5c、5d构成。
[0088]对应于在从基板2的厚度方向俯视观察(以下，仅称为“俯视观察”)时呈四边形的隔膜部20的四条边，而分别配置压敏电阻元件5a、压敏电阻元件5b、压敏电阻元件5c、压敏电阻元件5d。
[0089]压敏电阻元件5a沿着与隔膜部20的对应的边垂直的方向延伸。而且，在压敏电阻元件5a的两端部电连接有一对布线214a。同样，压敏电阻元件5b沿着与隔膜部20的对应的边垂直的方向延伸。而且，在压敏电阻元件5b的两端部电连接有一对布线214b。
[0090]另一方面，压敏电阻元件5c沿着与隔膜部20的对应的边平行的方向延伸。而且，在压敏电阻元件5c的两端部电连接有一对布线214c。同样，压敏电阻元件5d沿着与隔膜部20的对应的边平行的方向延伸。而且，在压敏电阻元件5d的两端部，电连接有一对布线214d。
[0091]另外，在下文中，将布线214a、214b、214c、214d统称为“布线214”。
[0092]这样的压敏电阻元件5以及布线214分别由例如掺杂(扩散或者注入)了磷、硼等杂质的硅(单晶硅)构成。在此，布线214中的杂质的掺杂浓度高于压敏电阻元件5中的杂质的掺杂浓度。此外，布线214也可以由金属构成。
[0093]此外，多个压敏电阻元件5例如被构成为，自然状态下的电阻值彼此相等。
[0094]以上所说明的压敏电阻元件5通过布线214等而构成了桥接电路(惠斯通桥接电路)。在该桥接电路上连接有供给驱动电压的驱动电路(未图示)。而且，在该桥接电路中，作为与压敏电阻元件5的电阻值相对应的信号(电压)被输出。
[0095]层叠结构体
[0096]层叠结构体6以在其与前述的基板2之间划分形成空洞部S的方式而形成。在此，层叠结构体6被配置在隔膜部20的压敏电阻元件5侧，并同隔膜部20(或者基板2)—起划分形成(构成)空洞部S(内部空间)。
[0097]该层叠结构体6具有:以在俯视观察时包围压敏电阻元件5的方式而被形成于基板2上的层间绝缘膜61;被形成于层间绝缘膜61上的布线层62;被形成于布线层62以及层间绝缘膜61上的层间绝缘膜63;被形成于层间绝缘膜63上且具有具备多个细孔642(开孔)的覆盖层641的布线层64;被形成于布线层64以及层间绝缘膜63上的表面保护膜65;以及被设置在覆盖层641上的密封层66。
[0098]层间绝缘膜61、63分别由例如硅氧化膜构成。此外，布线层62、64以及密封层66分别由铝等金属构成。此外，密封层66密封覆盖层641所具有的多个细孔642。此外，表面保护膜65例如为硅氮化膜。
[0099]在这样的层叠结构体6中，由除覆盖层641以外的布线层62以及布线层64构成的结构体构成了以在俯视观察时包围压敏电阻元件5的方式而被配置在基板2的一面侧的“壁部”。此外，覆盖层641相对于该壁部而被配置在与基板2相反的一侧，并构成了同壁部一起构成空洞部S(内部空间)的“顶部”。此外，布线层64具有对覆盖层641进行加固的四个加固部644，表面保护膜65具有对覆盖层641进行加固的四个加固部651。另外，关于加固部644、651以及与此相关的事项，将在后文中详细叙述。
[0100]此外，这样的层叠结构体6能够使用CMOS工艺之类的半导体制造工艺而形成。另夕卜，可以在硅层213上及其上方制造半导体电路。该半导体电路具有MOS晶体管等有源元件、其他根据需要而形成的电容器、电感器、电阻、二极管、布线(包括与压敏电阻元件5连接的布线)等电路要素。
[0101]通过基板2与层叠结构体6而划分形成的空洞部S为密闭的空间。该空洞部S作为压力基准室而发挥功能，所述压力基准室成为物理量传感器I进行检测的压力的基准值。在本实施方式中，空洞部S处于真空状态(300Pa以下)。通过将空洞部S设为真空状态，能够将物理量传感器I作为以真空状态为基准而检测压力的“绝对压力传感器”来使用，从而提高了其便利性。
[0102]但是，空洞部S也可以不是真空状态，而是大气压，也可以是气压低于大气压的减压状态，还可以是气压高于大气压的加压状态。此外，可以向空洞部S充入氮气、稀有气体等惰性气体。
[0103]以上，对于物理量传感器I的结构进行了简单说明。
[0104]这种结构的物理量传感器I中，如图3(a)所示，隔膜部20根据隔膜部20的受压面25所受到的压力P而发生变形，由此，如图3(b)所示，压敏电阻元件5a、5b、5c、5d发生变形，从而压敏电阻元件5a、5b、5c、5d的电阻值发生变化。伴随于此，压敏电阻元件5a、5b、5c、5d所构成的桥接电路的输出发生变化，基于该输出，能够求出由受压面25受到的压力的大小。
[0105]更具体地说，在产生前述的隔膜部20的变形之前的自然状态下，例如，在压敏电阻元件5a、5b、5c、5d的电阻值彼此相等的情况下，压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积相等，桥接电路的输出(电位差)为零。
[0106]另一方面，当产生前述的隔膜部20的变形时，如图3(b)所示，压敏电阻元件5a、5b将产生沿着其长边方向的压缩变形以及沿着宽度方向的拉伸变形，并且压敏电阻元件5c、5d将产生沿其长边方向的拉伸变形以及沿其宽度方向的压缩变形。因此，当产生了前述的隔膜部20的变形时，压敏电阻元件5a、5b的电阻值与压敏电阻元件5c、5d的电阻值中的一方的电阻值增加，另一方的电阻值减少。
[0107]通过这样的压敏电阻元件5a、5b、5c、5d的变形，将产生压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积之差，与该差相应的输出(电位差)从桥接电路被输出。基于来自该桥接电路的输出，能够求出由受压面25受到的压力的大小(绝对压力)。
[0108]在此，当产生了前述的隔膜部20的变形时，压敏电阻元件5a、5b的电阻值与压敏电阻元件5c、5d的电阻值中的一方的电阻值增加，另一方的电阻值减少，因此能够增大压敏电阻元件5a、5b的电阻值的乘积与压敏电阻元件5c、5d的电阻值的乘积之差的变化，伴随于此，能够增大来自桥接电路的输出。其结果为，能够提高压力的检测灵敏度。
[0109]如此，在物理量传感器I中，基板2所具有的隔膜部20被设置于在俯视观察时与覆盖层641重叠的位置处，并通过受压而发生挠曲变形。由此，能够实现可检测压力的物理量传感器I。此外，由于被配置于隔膜部20上的压敏电阻元件5为通过变形而输出电信号的传感器元件，因此能够提高压力的检测灵敏度。此外，由于如前文所述在俯视观察时隔膜部20的轮廓呈矩形，因此能够提高压力的检测灵敏度。
[0110]加固部
[0111]以下，对加固部644、651进行详细说明。
[0112]图4为表示图1所示的物理量传感器的加固部的配置的俯视图，图5为表示图1所示的物理量传感器的局部放大剖视图。
[0113]如前文所述，布线层64具有对覆盖层6
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。