于600nm的最大高度。高度可以是已处理的半导体衬底10的表面15与层45的暴露表面之间的，垂直于已处理的半导体衬底10的表面的距离。层45可以包括氮化物或氧化物之一。
[0038]层45的沉积可以在高真空环境中处理，该高真空环境包括例如小于100 mTorr,小于50 mTorr或小于10 mTorr的压力。利用高密度等离子体，真空可以支持从例如蚀刻工艺的残留物或干蚀刻工艺的气体的空腔排出。换言之，其可以是联合排出、封闭以及获得的ILD沉积。层45可以是包括例如表面抛光步骤的另外的CMOS工艺的BE0L工艺的第一步骤。
[0039]BE0L工艺可以包括构建例如金属层或金属线的金属化结构以及中间介电层的水平堆叠。该堆叠体被形成或沉积以形成微机械系统的布线或互连。通常，金属层在例如光刻工艺中被沉积以及结构化，以形成不同晶体管25之间的金属线，其中金属线可以形成电连接。介电层隔离连接并且构建将再次被结构化的进一步金属层的基础。不同金属化层之间的连接可以例如由通过介电层的通孔来提供。沉积介电层、沉积金属化层以及结构化金属化层以形成至少一个金属线的步骤可以重复，直到完成整个布线。附加地，进一步的层可以沉积在堆叠体中以形成中间层，以例如形成用于蚀刻剂的蚀刻阻挡。此外，至少在MEMS区域的一部分中，BEOL工艺的所有层，即在功能层之后沉积的每一层被去除以通向功能层。这些层的去除部分在堆叠体中形成沟槽。尽管如此，不存在必要的进一步的高温步骤，它们能够损害已处理的半导体衬底，特别是已处理的半导体衬底的掺杂，或者功能层的张力和/或掺杂。
[0040]在结构宽度在130nm及以下的技术的上下文中，例如前段制程结构的拓扑图起到相对重要的作用。实施例允许总厚度不超过数百纳米，以便不损害通常存在的BPSG (硼磷硅玻璃)抛光步骤。此外，根据实施例，实现对于尽可能少的中间步骤的减少以及现存工艺的共享或联合使用以促进成功的集成，即满足对于成功集成的前提。
[0041]关于压力传感器，提供的一个选项是集成的压力传感器结构，其使用形成在衬底上的多晶硅片状物或薄膜。所使用的工艺利用5至6个掩模层以及复杂工艺来去除片状物与衬底之间的牺牲层。以这一形式，目前的工艺难以集成在CMOS工艺中。本发明仅使用2至3个掩模层以及牺牲层的CMOS可兼容去除，并且因此更好地集成在CMOS工艺中，甚至结合集成在130nm结点中。
[0042]此外，例如如果使用离子注入技术，掺杂半导体，例如功能层通常需要激活。掺杂剂首先保持在包括例如硅的衬底的晶格的间隙上，在该间隙处，掺杂剂没有影响。附加地，由于射入晶格的掺杂剂与晶格的分子，例如娃分子的碰撞，离子注入破坏了部分晶格。掺杂的半导体的热处理，例如退火激活了掺杂，即掺杂剂的分子基成在晶格中，并且由于分子的增加的热运动，通过取代遗失分子，已处理的半导体衬底被恢复。除了这些积极效果以外，还发生了掺杂剂的扩散。扩散随着持续时间的增加以及热处理温度的增加而增加。因此，本发明的实施例实现了热处理的限制。
[0043]为此，如果在例如为薄膜的功能层30中存在产生的空洞75，(多个)空洞75可以在牺牲材料或空腔35的(多个)拐角或裕度处。因此，可以以联合方式使用用于结构化多晶片状物的光刻工艺以用于空洞蚀刻。此外，能够使用用于封闭、填充或插入的工艺，其并不必然保留空腔35在片状物内空洞75 (正)下方的部分。该工艺可以被包括在可以例如是ILD层的层45的沉积中。
[0044]功能层30可以形成为多晶硅片状物或薄膜并且可以构建压力传感器。一旦已经完成CMOS结构，所提议的变形集成压力薄片，并且减少结构化光刻工艺的数目。取决于工艺管理，也能够在接触孔结构化之前同时使用密闭氧化物作为ILD。以这一方式，实现CMOS工艺内现存工艺的最大利用。
[0045]出于这一目的，仅对拐角或侧边执行薄膜的开口，使得首先，光刻工艺可以用于结构化用于空洞蚀刻的多薄片；此外，变得可能的是，为了封闭或密闭，利用并不必然需要在薄片内空洞75的下方保持空腔35的工艺。
[0046]通过合适的温度处理，薄片被修改以使得除了掺杂剂的激活以外，还实现拉伸应力。随后，通过干蚀刻工艺去除传感器薄片上支撑的所有层以及在一个实施方式变形中通过薄钝化来取代。进一步的具体工艺是空腔的干排出(例如牺牲层的蚀刻)，掺杂剂的激活以及对于薄片施加拉伸应力，以及排出空洞的封闭或密闭和ILD沉积的组合。
[0047]根据实施例，对于压力传感器薄片的集成概念的合适选择是可实现的。这包括一旦周围CMOS电路的晶体管结构的必要部分已经完成则插入薄片(跟随FE0L处理)，以不损害CMOS电路的方式利用合适参数的温度处理以及空腔的同时排出以及最底部的层间电介质的部分的沉积(其中最底部的接触层次将在以后的时间点被结构化)。因此，现存的工艺顺序可以在CMOS工艺中使用(仅2至3个附加掩模层次用于集成压力传感器)。
[0048]图6通过可以例如实现压力传感器的示例性微机械系统提供示意截面图。微机械系统57包括已处理的半导体衬底10以及晶体管区域27中的至少一个晶体管25。晶体管包括在栅极电极处的间隔物氧化物或间隔物氮化物66。当已处理的半导体衬底被视为最低结构部分时，至少一个金属层65构建在至少一个晶体管25上方，其中至少一个金属层65的下表面具有第一垂直层次235，所述下表面是面对晶体管25的表面。此外，例如为MEMS层的功能层30布置在MEMS区域60中。功能层30包括处于第二垂直层次240的上表面，该第二垂直层次240低于第一垂直层次235，即更接近于表面15。功能层30可以包括多晶硅并且可选地包括空洞75，空洞75可以由填充材料77填充。填充材料77可以包括例如ILD材料，其可以延伸至或延伸进入空腔35。
[0049]至少一个晶体管25可以配置为提供例如电路以例如换能或者处理功能层的物理性质的变化。在至少一个晶体管25上方的至少一个金属层65配置为提供对于至少一个晶体管25的电接触。在MEMS区域60中的功能层30是例如传感器中的功能部分，其中功能层30配置为例如由于(作用在功能层30上的)不同的环境压力而改变其物理性质。功能层的物理性质可以例如是功能层的传导率。覆盖功能层30的层45以及可选的更多/其他层，例如水平堆叠的ILD以及金属层/金属化结构/金属线/至少一个金属层65，可以在制造工艺期间在晶体管区域27的至少一个部分上方延伸。尽管如此，至少在MEMS区域60的部分中在制造工艺的进一步步骤中去除这些层，从而形成沟槽85以通向功能层30，功能层30是例如微机械系统的传感部分。
[0050]阱50定位为邻近于半导体10的表面15。通常，阱50包括与掺杂的衬底200相同的掺杂类型，然而相比于掺杂的衬底200，更高的掺杂浓度导致阱50更高的导电率。例如，掺杂的衬底200和阱50可以是ρ掺杂，并且阱50的掺杂级别可以是高于掺杂衬底200的掺杂级别2至5个数量级。通过离子注入工艺或扩散工艺，紧接着诸如炉内退火或快速热退火(RTA)的热处理，可以产生阱50的高掺杂浓度。阱50可以用作已制造的微机械系统或微机械压力传感器中的(反)电极。
[0051]图7示出可以是例如压力传感器的微机械系统的截面图，更准确说是，示意FIB(聚焦离子束)段的截面图。功能层30沉积在已处理的半导体衬底10的布置有掺杂阱50的区域上。尽管如此，功能层30例如通过沉积在阱50中的空腔35或STI氧化物220与掺杂阱50电绝缘。此外，已处理的半导体衬底10的表面15和功能层30由层45覆盖。为了例如通过外部电路接触阱50，电接触55构建为邻近于层45和功能层30。层45的至少在与功能层的表面40垂直的区域中覆盖功能层30的部分可以在进一步的处理步骤中去除，以防止功能层30的灵敏度受到例如层45的不同机械强度的影响。此外，功能层30提供通过对于本发明典型的FE0L工艺之后的功能层的热处理获得的典型的结晶程度。REM直光显微镜或截面断裂可以示出该结构。
[0052]—旦微机械系统被构建，功能层可以最终形成微机械系统的薄膜、梁、杠杆、悬臂等中的一个。功能层因此变为机械换能或机械活动元件。因为空腔已经形成为邻近于功能层，功能层的至少一部分能够响应于机械力、压力、加速度、电力以及其他物理影响而运动。
[0053]图8示出暴露于1 bar压力下的功能层30的有限元方法(FEM)模拟的结果。为了模拟的目的，功能层30是薄膜，假定为300nm厚，并且四边被夹住。如可以预期的，在功能层30中间可以观察到最大位移(3.65 nm)。另一方面，等距表面到薄膜边缘的距离可以清楚表明，在薄膜的拐角中预期有最小位移。
[0054]在前的描述主要关注于MEMS区域以及如何在功能层30下方产生空腔。以下附图9至12关注于晶体管区域以及如何在MEMS区域中形成MEMS元件的同时保护至少一个晶体管免受影响(例如，损害或改变)。因此，在以下附图中忽略了 MEMS区域，诸如例如空洞或如何封闭空洞的细节。
[0055]为了进一步以较低成本开发具有改进性能的微机电系统(MEMS)，有利的是可以将MEMS过程整体地集成到现有CMOS技术中。已经测试了整体集成的不同方式:它们是“首先MEMS”以及“最后MEMS”方法，其中MEMS结构在CMOS过程之前或之后产生。另一方法是“转移和加入”技术，其中MEMS结构在分开的晶片上预先产生并且随后转移到CMOS晶片上。
[0056]MEMS集成的另一选项是“交织”技术，其中CMOS和MEMS过程交替。因此，通常整个MEMS工艺被包括在CMOS处理中。这能够实现两种元件的完美集成。
[0057]挑战之一在于，不是形成MEMS组件的过程影响CMOS功能性，正好相反，是进一步的CMOS过程影响或者甚至毁坏先前形成的MEMS结构。此外，标准的CMOS工艺应当用于形成MEMS结构，以便获得低的总体复杂性。因此，特
[0038]层45的沉积可以在高真空环境中处理，该高真空环境包括例如小于100 mTorr,小于50 mTorr或小于10 mTorr的压力。利用高密度等离子体，真空可以支持从例如蚀刻工艺的残留物或干蚀刻工艺的气体的空腔排出。换言之，其可以是联合排出、封闭以及获得的ILD沉积。层45可以是包括例如表面抛光步骤的另外的CMOS工艺的BE0L工艺的第一步骤。
[0039]BE0L工艺可以包括构建例如金属层或金属线的金属化结构以及中间介电层的水平堆叠。该堆叠体被形成或沉积以形成微机械系统的布线或互连。通常，金属层在例如光刻工艺中被沉积以及结构化，以形成不同晶体管25之间的金属线，其中金属线可以形成电连接。介电层隔离连接并且构建将再次被结构化的进一步金属层的基础。不同金属化层之间的连接可以例如由通过介电层的通孔来提供。沉积介电层、沉积金属化层以及结构化金属化层以形成至少一个金属线的步骤可以重复，直到完成整个布线。附加地，进一步的层可以沉积在堆叠体中以形成中间层，以例如形成用于蚀刻剂的蚀刻阻挡。此外，至少在MEMS区域的一部分中，BEOL工艺的所有层，即在功能层之后沉积的每一层被去除以通向功能层。这些层的去除部分在堆叠体中形成沟槽。尽管如此，不存在必要的进一步的高温步骤，它们能够损害已处理的半导体衬底，特别是已处理的半导体衬底的掺杂，或者功能层的张力和/或掺杂。
[0040]在结构宽度在130nm及以下的技术的上下文中，例如前段制程结构的拓扑图起到相对重要的作用。实施例允许总厚度不超过数百纳米，以便不损害通常存在的BPSG (硼磷硅玻璃)抛光步骤。此外，根据实施例，实现对于尽可能少的中间步骤的减少以及现存工艺的共享或联合使用以促进成功的集成，即满足对于成功集成的前提。
[0041]关于压力传感器，提供的一个选项是集成的压力传感器结构，其使用形成在衬底上的多晶硅片状物或薄膜。所使用的工艺利用5至6个掩模层以及复杂工艺来去除片状物与衬底之间的牺牲层。以这一形式，目前的工艺难以集成在CMOS工艺中。本发明仅使用2至3个掩模层以及牺牲层的CMOS可兼容去除，并且因此更好地集成在CMOS工艺中，甚至结合集成在130nm结点中。
[0042]此外，例如如果使用离子注入技术，掺杂半导体，例如功能层通常需要激活。掺杂剂首先保持在包括例如硅的衬底的晶格的间隙上，在该间隙处，掺杂剂没有影响。附加地，由于射入晶格的掺杂剂与晶格的分子，例如娃分子的碰撞，离子注入破坏了部分晶格。掺杂的半导体的热处理，例如退火激活了掺杂，即掺杂剂的分子基成在晶格中，并且由于分子的增加的热运动，通过取代遗失分子，已处理的半导体衬底被恢复。除了这些积极效果以外，还发生了掺杂剂的扩散。扩散随着持续时间的增加以及热处理温度的增加而增加。因此，本发明的实施例实现了热处理的限制。
[0043]为此，如果在例如为薄膜的功能层30中存在产生的空洞75，(多个)空洞75可以在牺牲材料或空腔35的(多个)拐角或裕度处。因此，可以以联合方式使用用于结构化多晶片状物的光刻工艺以用于空洞蚀刻。此外，能够使用用于封闭、填充或插入的工艺，其并不必然保留空腔35在片状物内空洞75 (正)下方的部分。该工艺可以被包括在可以例如是ILD层的层45的沉积中。
[0044]功能层30可以形成为多晶硅片状物或薄膜并且可以构建压力传感器。一旦已经完成CMOS结构，所提议的变形集成压力薄片，并且减少结构化光刻工艺的数目。取决于工艺管理，也能够在接触孔结构化之前同时使用密闭氧化物作为ILD。以这一方式，实现CMOS工艺内现存工艺的最大利用。
[0045]出于这一目的，仅对拐角或侧边执行薄膜的开口，使得首先，光刻工艺可以用于结构化用于空洞蚀刻的多薄片；此外，变得可能的是，为了封闭或密闭，利用并不必然需要在薄片内空洞75的下方保持空腔35的工艺。
[0046]通过合适的温度处理，薄片被修改以使得除了掺杂剂的激活以外，还实现拉伸应力。随后，通过干蚀刻工艺去除传感器薄片上支撑的所有层以及在一个实施方式变形中通过薄钝化来取代。进一步的具体工艺是空腔的干排出(例如牺牲层的蚀刻)，掺杂剂的激活以及对于薄片施加拉伸应力，以及排出空洞的封闭或密闭和ILD沉积的组合。
[0047]根据实施例，对于压力传感器薄片的集成概念的合适选择是可实现的。这包括一旦周围CMOS电路的晶体管结构的必要部分已经完成则插入薄片(跟随FE0L处理)，以不损害CMOS电路的方式利用合适参数的温度处理以及空腔的同时排出以及最底部的层间电介质的部分的沉积(其中最底部的接触层次将在以后的时间点被结构化)。因此，现存的工艺顺序可以在CMOS工艺中使用(仅2至3个附加掩模层次用于集成压力传感器)。
[0048]图6通过可以例如实现压力传感器的示例性微机械系统提供示意截面图。微机械系统57包括已处理的半导体衬底10以及晶体管区域27中的至少一个晶体管25。晶体管包括在栅极电极处的间隔物氧化物或间隔物氮化物66。当已处理的半导体衬底被视为最低结构部分时，至少一个金属层65构建在至少一个晶体管25上方，其中至少一个金属层65的下表面具有第一垂直层次235，所述下表面是面对晶体管25的表面。此外，例如为MEMS层的功能层30布置在MEMS区域60中。功能层30包括处于第二垂直层次240的上表面，该第二垂直层次240低于第一垂直层次235，即更接近于表面15。功能层30可以包括多晶硅并且可选地包括空洞75，空洞75可以由填充材料77填充。填充材料77可以包括例如ILD材料，其可以延伸至或延伸进入空腔35。
[0049]至少一个晶体管25可以配置为提供例如电路以例如换能或者处理功能层的物理性质的变化。在至少一个晶体管25上方的至少一个金属层65配置为提供对于至少一个晶体管25的电接触。在MEMS区域60中的功能层30是例如传感器中的功能部分，其中功能层30配置为例如由于(作用在功能层30上的)不同的环境压力而改变其物理性质。功能层的物理性质可以例如是功能层的传导率。覆盖功能层30的层45以及可选的更多/其他层，例如水平堆叠的ILD以及金属层/金属化结构/金属线/至少一个金属层65，可以在制造工艺期间在晶体管区域27的至少一个部分上方延伸。尽管如此，至少在MEMS区域60的部分中在制造工艺的进一步步骤中去除这些层，从而形成沟槽85以通向功能层30，功能层30是例如微机械系统的传感部分。
[0050]阱50定位为邻近于半导体10的表面15。通常，阱50包括与掺杂的衬底200相同的掺杂类型，然而相比于掺杂的衬底200，更高的掺杂浓度导致阱50更高的导电率。例如，掺杂的衬底200和阱50可以是ρ掺杂，并且阱50的掺杂级别可以是高于掺杂衬底200的掺杂级别2至5个数量级。通过离子注入工艺或扩散工艺，紧接着诸如炉内退火或快速热退火(RTA)的热处理，可以产生阱50的高掺杂浓度。阱50可以用作已制造的微机械系统或微机械压力传感器中的(反)电极。
[0051]图7示出可以是例如压力传感器的微机械系统的截面图，更准确说是，示意FIB(聚焦离子束)段的截面图。功能层30沉积在已处理的半导体衬底10的布置有掺杂阱50的区域上。尽管如此，功能层30例如通过沉积在阱50中的空腔35或STI氧化物220与掺杂阱50电绝缘。此外，已处理的半导体衬底10的表面15和功能层30由层45覆盖。为了例如通过外部电路接触阱50，电接触55构建为邻近于层45和功能层30。层45的至少在与功能层的表面40垂直的区域中覆盖功能层30的部分可以在进一步的处理步骤中去除，以防止功能层30的灵敏度受到例如层45的不同机械强度的影响。此外，功能层30提供通过对于本发明典型的FE0L工艺之后的功能层的热处理获得的典型的结晶程度。REM直光显微镜或截面断裂可以示出该结构。
[0052]—旦微机械系统被构建，功能层可以最终形成微机械系统的薄膜、梁、杠杆、悬臂等中的一个。功能层因此变为机械换能或机械活动元件。因为空腔已经形成为邻近于功能层，功能层的至少一部分能够响应于机械力、压力、加速度、电力以及其他物理影响而运动。
[0053]图8示出暴露于1 bar压力下的功能层30的有限元方法(FEM)模拟的结果。为了模拟的目的，功能层30是薄膜，假定为300nm厚，并且四边被夹住。如可以预期的，在功能层30中间可以观察到最大位移(3.65 nm)。另一方面，等距表面到薄膜边缘的距离可以清楚表明，在薄膜的拐角中预期有最小位移。
[0054]在前的描述主要关注于MEMS区域以及如何在功能层30下方产生空腔。以下附图9至12关注于晶体管区域以及如何在MEMS区域中形成MEMS元件的同时保护至少一个晶体管免受影响(例如，损害或改变)。因此，在以下附图中忽略了 MEMS区域，诸如例如空洞或如何封闭空洞的细节。
[0055]为了进一步以较低成本开发具有改进性能的微机电系统(MEMS)，有利的是可以将MEMS过程整体地集成到现有CMOS技术中。已经测试了整体集成的不同方式:它们是“首先MEMS”以及“最后MEMS”方法，其中MEMS结构在CMOS过程之前或之后产生。另一方法是“转移和加入”技术，其中MEMS结构在分开的晶片上预先产生并且随后转移到CMOS晶片上。
[0056]MEMS集成的另一选项是“交织”技术，其中CMOS和MEMS过程交替。因此，通常整个MEMS工艺被包括在CMOS处理中。这能够实现两种元件的完美集成。
[0057]挑战之一在于，不是形成MEMS组件的过程影响CMOS功能性，正好相反，是进一步的CMOS过程影响或者甚至毁坏先前形成的MEMS结构。此外，标准的CMOS工艺应当用于形成MEMS结构，以便获得低的总体复杂性。因此，特
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。