用于晶圆级封装的单器件或多器件密闭结构。所述密闭结构均以两片晶圆作为两个底面、以金属材料或高分子材料作为侧壁，其制造成本较高、工艺较复杂。本申请所要解决的技术问题提供一种可用于半导体器件的晶圆级封装的多器件密闭结构，通过特殊的结构设计来降低工艺成本、减少工艺步骤，同时提供易于实现的引线方案。
[0019]为解决上述技术问题，本申请用于晶圆级封装的多器件密闭结构之一是在第一晶圆上具有硅材料的环形第一凸起且包围第一器件，第一器件的电极覆盖在第一凸起的某处顶部；在第二晶圆上具有第二器件，第二器件的电极对应着第一凸起的某处位置；第一晶圆与第二晶圆通过晶圆键合连为一体，第一凸起作为侧墙将至少一个第一器件和至少一个第二器件包围在内，从而由两片晶圆和第一凸起构成了多器件密闭结构。
[0020]本申请用于晶圆级封装的多器件密闭结构之二是在第一晶圆上具有硅材料的第一凸起，在第二晶圆上具有硅材料的第二凸起，第一凸起与第二凸起组合后构成了环形；在第一晶圆上还具有第一器件；第一器件的电极或者覆盖在第一凸起的某处顶部，或者对应着第二凸起的某处位置；在第二晶圆上还具有第二器件；第二器件的电极或者覆盖在第二凸起的某处底部，或者对应着第一凸起的某处位置；第一晶圆与第二晶圆通过晶圆键合连为一体，第一凸起与第二凸起组合后作为侧墙所围成的腔体将至少一个第一器件和至少一个第二器件包围在内，从而由两片晶圆和两个凸起构成了多器件密闭结构。
[0021]本申请用于晶圆级封装的多器件密闭结构的制造方法之一包括如下步骤:
[0022]首先，在第一晶圆形成环形的第一凸起，并在第一凸起围成的腔体中制作完成第一器件，第一器件在第一晶圆上的电极覆盖在第一凸起的某处顶部；在第二晶圆上制造完成第二器件，第二器件在第二晶圆上的电极对应着第一凸起的某处位置；
[0023]然后，将第二晶圆倒置与第一晶圆进行晶圆键合；此时由第一凸起作为侧壁与两片晶圆一起构成了多器件密闭结构，将至少一个第一器件和至少一个第二器件包围且密封住；
[0024]最后，减薄第二晶圆的厚度，并在需要对外进行电性连接的位置刻蚀穿透第二晶圆形成窗口，第一器件的电极和第二器件的电极通过窗口对外进行电性连接。
[0025]本申请用于晶圆级封装的多器件密闭结构的制造方法之二包括如下步骤:
[0026]首先，在第一晶圆形成第一凸起，并制作完成第一器件；第一器件在第一晶圆上的电极覆盖在第一凸起的某处顶部，或者对应着第二凸起的某处位置；在第二晶圆上形成第二凸起，并制造完成第二器件；第二器件在第二晶圆上的电极覆盖在第二凸起的某处顶部，或者对应着第一凸起的某处位置；
[0027]然后，将第二晶圆倒置与第一晶圆进行晶圆键合；此时由第一凸起和第二凸起组合后构成环形侧壁与两片晶圆一起构成了多器件密闭结构，将至少一个第一器件和至少一个第二器件包围且密封住；
[0028]最后，减薄第二晶圆的厚度，并在需要对外进行电性连接的位置刻蚀穿透第二晶圆形成窗口，第一器件的电极和第二器件的电极通过窗口对外进行电性连接。
[0029]与现有的用于晶圆级封装的多器件密闭结构相比，本申请采用硅材料的凸起作为侧壁形成密闭结构，避免了金属材料可能导致的污染问题。本申请还省略了硅通孔工艺，从而降低了工艺难度，减少了制造成本。本申请改用溅射、电镀、蒸发等工艺对外引线，或者利用器件电极向外延伸部分作为芯片电极，或者在硅材料凸起的外侧形成水平方向上电性连接的芯片电极，芯片电极可以延展到任一晶圆上。
【附图说明】
[0030]图1是现有的用于晶圆级封装的密闭结构的示意图。
[0031]图la至图1d是现有的用于晶圆级封装的密闭结构的制造方法的各步骤示意图。
[0032]图2是本申请用于晶圆级封装的多器件密闭结构的实施例一的示意图；
[0033]图2a至图2d是实施例一进彳丁晶圆键合的四种情形不意图；
[0034]图2e至图2h是实施例一的制造方法的各步骤示意图；
[0035]图3是本申请用于晶圆级封装的多器件密闭结构的实施例二的示意图；
[0036]图3a至图3d是实施例二的制造方法的各步骤示意图；
[0037]图4是本申请用于晶圆级封装的多器件密闭结构的实施例三的示意图；
[0038]图4a至图4f是实施例三的制造方法的各步骤示意图；
[0039]图5是本申请用于晶圆级封装的多器件密闭结构的实施例四的示意图；
[0040]图5a至图5f是实施例四的制造方法的各步骤示意图。
[0041]图中附图标记说明:1为基底晶圆；2为半导体器件；3为基底晶圆上的电极；4为盖帽晶圆；5为环形凸起；6为接触孔电极；7为盖帽晶圆上的电极；10为第一晶圆；11为第一凸起；12为第一器件；13为第一器件的电极；20为第二晶圆；21为第二凸起；22为第二器件；23为第二器件的晶圆；25为导电材料(芯片电极)。
【具体实施方式】
[0042]请参阅图2，这是本申请用于晶圆级封装的多器件密闭结构的实施例一。在第一晶圆10上具有环形的第一凸起11，由硅材料制成。第一凸起11围成的腔体中具有第一器件12，所述第一器件12包括MEMS器件、1C器件等。第一器件12的电极13至少覆盖在第一凸起11的某处顶部并向外延伸到第一凸起11的外缘之外。在第二晶圆20上具有第二器件22，所述第二器件22包括MEMS器件、1C器件等。第二器件22的电极23对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。第一晶圆10与第二晶圆20之间通过晶圆键合连为一体，第一凸起11作为侧墙将至少一个第一器件12和至少一个第二器件22包围在内，从而由两片晶圆和第一凸起11构成了多器件密闭结构。优选地，第一器件12与第二器件22需要配合使用。
[0043]上述实施例一在晶圆键合时包括如下四种情形:
[0044]情形一请参阅图2a，第一凸起11的某处顶部未覆盖第一器件12的电极13，第二晶圆20的对应位置也没有第二器件22的电极23，则该处的第一凸起11顶部直接与第二晶圆20连为一体。
[0045]情形二请参阅图2b，第一凸起11的某处顶部未覆盖第一器件12的电极13，第二晶圆20的对应位置具有第二器件22的电极23，则该处的第一凸起11顶部通过电极23与第二晶圆20连为一体。
[0046]情形三请参阅图2c，第一凸起11的某处顶部覆盖有第一器件12的电极13，第二晶圆20的对应位置没有第二器件22的电极23，则该处的第一凸起11顶部通过电极13与第二晶圆20连为一体。
[0047]情形四请参阅图2d，第一凸起11的某处顶部覆盖有第一器件12的电极13，第二晶圆20的对应位置也具有第二器件22的电极23，则该处的第一凸起11顶部通过电极13和电极23与第二晶圆20连为一体。
[0048]以上四种情形表明，晶圆键合时第一凸起11构成多器件密闭结构的侧壁。在第一凸起11和第二晶圆20之间还可具有第一器件12的电极13和/或第二器件22的电极23。
[0049]上述多器件密闭结构的实施例一的制造方法包括如下步骤:
[0050]第1步，请参阅图2e，在第一晶圆10上先形成环形的第一凸起11，例如米用光刻和刻蚀工艺。然后在第一凸起11所围成的腔体中制作完成第一器件12，第一器件12在第一晶圆10上具有电极13。电极13至少覆盖在第一凸起11的某处顶部，还向外延伸到第一凸起11的外缘之外。
[0051]第2步，请参阅图2f，在第二晶圆20上制造完成第二器件22，第二器件22对应着第一凸起11所围成的腔体之内。第二器件22在第二晶圆20上具有电极23，电极23对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。
[0052]可选地，这一步中电极23也可向外延伸到第一凸起11的外缘之外，那么在第5步中通过光刻和刻蚀工艺将电极23限制在第一凸起11的外缘以内。
[0053]上述第1步与第2步的顺序可以互换，或者同时进行。第一晶圆10与第二晶圆20的名称可以互换。
[0054]第3步，请参阅图2g，将第二晶圆20倒置，与第一晶圆10进行晶圆键合。此时由第一凸起11作为侧壁，与两片晶圆一起构成了多器件密闭结构。所述多器件密闭结构将至少一个第一器件12和至少一个第二器件22包围且密封住。在各器件均无电极的位置，第一凸起11与第二晶圆20连为一体。在两器件之间需要进行电性连接的位置，该位置的第一凸起11顶部的电极13与对应位置的电极23连为一体并形成电性连接。在第一器件12需要对外进行电性连接的位置，该位置的第一凸起11顶部的电极13与第二晶圆20连为一体。在第二器件22需要对外进行电性连接的位置，该位置的第一凸起11与对应位置的电极23连为一体。晶圆键
[0019]为解决上述技术问题，本申请用于晶圆级封装的多器件密闭结构之一是在第一晶圆上具有硅材料的环形第一凸起且包围第一器件，第一器件的电极覆盖在第一凸起的某处顶部；在第二晶圆上具有第二器件，第二器件的电极对应着第一凸起的某处位置；第一晶圆与第二晶圆通过晶圆键合连为一体，第一凸起作为侧墙将至少一个第一器件和至少一个第二器件包围在内，从而由两片晶圆和第一凸起构成了多器件密闭结构。
[0020]本申请用于晶圆级封装的多器件密闭结构之二是在第一晶圆上具有硅材料的第一凸起，在第二晶圆上具有硅材料的第二凸起，第一凸起与第二凸起组合后构成了环形；在第一晶圆上还具有第一器件；第一器件的电极或者覆盖在第一凸起的某处顶部，或者对应着第二凸起的某处位置；在第二晶圆上还具有第二器件；第二器件的电极或者覆盖在第二凸起的某处底部，或者对应着第一凸起的某处位置；第一晶圆与第二晶圆通过晶圆键合连为一体，第一凸起与第二凸起组合后作为侧墙所围成的腔体将至少一个第一器件和至少一个第二器件包围在内，从而由两片晶圆和两个凸起构成了多器件密闭结构。
[0021]本申请用于晶圆级封装的多器件密闭结构的制造方法之一包括如下步骤:
[0022]首先，在第一晶圆形成环形的第一凸起，并在第一凸起围成的腔体中制作完成第一器件，第一器件在第一晶圆上的电极覆盖在第一凸起的某处顶部；在第二晶圆上制造完成第二器件，第二器件在第二晶圆上的电极对应着第一凸起的某处位置；
[0023]然后，将第二晶圆倒置与第一晶圆进行晶圆键合；此时由第一凸起作为侧壁与两片晶圆一起构成了多器件密闭结构，将至少一个第一器件和至少一个第二器件包围且密封住；
[0024]最后，减薄第二晶圆的厚度，并在需要对外进行电性连接的位置刻蚀穿透第二晶圆形成窗口，第一器件的电极和第二器件的电极通过窗口对外进行电性连接。
[0025]本申请用于晶圆级封装的多器件密闭结构的制造方法之二包括如下步骤:
[0026]首先，在第一晶圆形成第一凸起，并制作完成第一器件；第一器件在第一晶圆上的电极覆盖在第一凸起的某处顶部，或者对应着第二凸起的某处位置；在第二晶圆上形成第二凸起，并制造完成第二器件；第二器件在第二晶圆上的电极覆盖在第二凸起的某处顶部，或者对应着第一凸起的某处位置；
[0027]然后，将第二晶圆倒置与第一晶圆进行晶圆键合；此时由第一凸起和第二凸起组合后构成环形侧壁与两片晶圆一起构成了多器件密闭结构，将至少一个第一器件和至少一个第二器件包围且密封住；
[0028]最后，减薄第二晶圆的厚度，并在需要对外进行电性连接的位置刻蚀穿透第二晶圆形成窗口，第一器件的电极和第二器件的电极通过窗口对外进行电性连接。
[0029]与现有的用于晶圆级封装的多器件密闭结构相比，本申请采用硅材料的凸起作为侧壁形成密闭结构，避免了金属材料可能导致的污染问题。本申请还省略了硅通孔工艺，从而降低了工艺难度，减少了制造成本。本申请改用溅射、电镀、蒸发等工艺对外引线，或者利用器件电极向外延伸部分作为芯片电极，或者在硅材料凸起的外侧形成水平方向上电性连接的芯片电极，芯片电极可以延展到任一晶圆上。
【附图说明】
[0030]图1是现有的用于晶圆级封装的密闭结构的示意图。
[0031]图la至图1d是现有的用于晶圆级封装的密闭结构的制造方法的各步骤示意图。
[0032]图2是本申请用于晶圆级封装的多器件密闭结构的实施例一的示意图；
[0033]图2a至图2d是实施例一进彳丁晶圆键合的四种情形不意图；
[0034]图2e至图2h是实施例一的制造方法的各步骤示意图；
[0035]图3是本申请用于晶圆级封装的多器件密闭结构的实施例二的示意图；
[0036]图3a至图3d是实施例二的制造方法的各步骤示意图；
[0037]图4是本申请用于晶圆级封装的多器件密闭结构的实施例三的示意图；
[0038]图4a至图4f是实施例三的制造方法的各步骤示意图；
[0039]图5是本申请用于晶圆级封装的多器件密闭结构的实施例四的示意图；
[0040]图5a至图5f是实施例四的制造方法的各步骤示意图。
[0041]图中附图标记说明:1为基底晶圆；2为半导体器件；3为基底晶圆上的电极；4为盖帽晶圆；5为环形凸起；6为接触孔电极；7为盖帽晶圆上的电极；10为第一晶圆；11为第一凸起；12为第一器件；13为第一器件的电极；20为第二晶圆；21为第二凸起；22为第二器件；23为第二器件的晶圆；25为导电材料(芯片电极)。
【具体实施方式】
[0042]请参阅图2，这是本申请用于晶圆级封装的多器件密闭结构的实施例一。在第一晶圆10上具有环形的第一凸起11，由硅材料制成。第一凸起11围成的腔体中具有第一器件12，所述第一器件12包括MEMS器件、1C器件等。第一器件12的电极13至少覆盖在第一凸起11的某处顶部并向外延伸到第一凸起11的外缘之外。在第二晶圆20上具有第二器件22，所述第二器件22包括MEMS器件、1C器件等。第二器件22的电极23对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。第一晶圆10与第二晶圆20之间通过晶圆键合连为一体，第一凸起11作为侧墙将至少一个第一器件12和至少一个第二器件22包围在内，从而由两片晶圆和第一凸起11构成了多器件密闭结构。优选地，第一器件12与第二器件22需要配合使用。
[0043]上述实施例一在晶圆键合时包括如下四种情形:
[0044]情形一请参阅图2a，第一凸起11的某处顶部未覆盖第一器件12的电极13，第二晶圆20的对应位置也没有第二器件22的电极23，则该处的第一凸起11顶部直接与第二晶圆20连为一体。
[0045]情形二请参阅图2b，第一凸起11的某处顶部未覆盖第一器件12的电极13，第二晶圆20的对应位置具有第二器件22的电极23，则该处的第一凸起11顶部通过电极23与第二晶圆20连为一体。
[0046]情形三请参阅图2c，第一凸起11的某处顶部覆盖有第一器件12的电极13，第二晶圆20的对应位置没有第二器件22的电极23，则该处的第一凸起11顶部通过电极13与第二晶圆20连为一体。
[0047]情形四请参阅图2d，第一凸起11的某处顶部覆盖有第一器件12的电极13，第二晶圆20的对应位置也具有第二器件22的电极23，则该处的第一凸起11顶部通过电极13和电极23与第二晶圆20连为一体。
[0048]以上四种情形表明，晶圆键合时第一凸起11构成多器件密闭结构的侧壁。在第一凸起11和第二晶圆20之间还可具有第一器件12的电极13和/或第二器件22的电极23。
[0049]上述多器件密闭结构的实施例一的制造方法包括如下步骤:
[0050]第1步，请参阅图2e，在第一晶圆10上先形成环形的第一凸起11，例如米用光刻和刻蚀工艺。然后在第一凸起11所围成的腔体中制作完成第一器件12，第一器件12在第一晶圆10上具有电极13。电极13至少覆盖在第一凸起11的某处顶部，还向外延伸到第一凸起11的外缘之外。
[0051]第2步，请参阅图2f，在第二晶圆20上制造完成第二器件22，第二器件22对应着第一凸起11所围成的腔体之内。第二器件22在第二晶圆20上具有电极23，电极23对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。
[0052]可选地，这一步中电极23也可向外延伸到第一凸起11的外缘之外，那么在第5步中通过光刻和刻蚀工艺将电极23限制在第一凸起11的外缘以内。
[0053]上述第1步与第2步的顺序可以互换，或者同时进行。第一晶圆10与第二晶圆20的名称可以互换。
[0054]第3步，请参阅图2g，将第二晶圆20倒置，与第一晶圆10进行晶圆键合。此时由第一凸起11作为侧壁，与两片晶圆一起构成了多器件密闭结构。所述多器件密闭结构将至少一个第一器件12和至少一个第二器件22包围且密封住。在各器件均无电极的位置，第一凸起11与第二晶圆20连为一体。在两器件之间需要进行电性连接的位置，该位置的第一凸起11顶部的电极13与对应位置的电极23连为一体并形成电性连接。在第一器件12需要对外进行电性连接的位置，该位置的第一凸起11顶部的电极13与第二晶圆20连为一体。在第二器件22需要对外进行电性连接的位置，该位置的第一凸起11与对应位置的电极23连为一体。晶圆键
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。