片电极25在第一凸起11的外侧与电极13和/或电极23在水平方向上形成电性连接。
[0070]与实施例一相同，上述实施例三在晶圆键合时也包括四种情形。第一凸起11的某处顶部或者直接与第二晶圆20连为一体，或者通过电极23与第二晶圆20连为一体，或者通过电极13与第二晶圆20连为一体，或者通过电极13和电极23与第二晶圆20连为一体。这些情形表明，晶圆键合时第一凸起11构成多器件密闭结构的侧壁。在第一凸起11的顶部和第二晶圆20之间还可具有第一器件12的电极13和/或第二器件22的电极23。
[0071]上述多器件密闭结构的实施例三的制造方法包括如下步骤:
[0072]第1步，请参阅图4a，在第一晶圆10上先形成环形的第一凸起11，例如米用光刻和刻蚀工艺。然后在第一凸起11所围成的腔体中制作完成第一器件12，第一器件12在第一晶圆10上具有电极13。电极13至少覆盖在第一凸起11的某处顶部且限制在第一凸起11的外缘以内。
[0073]第2步，请参阅图4b，在第二晶圆20上制造完成第二器件22，第二器件22对应着第一凸起11所围成的腔体之内。第二器件22在第二晶圆20上具有电极23，电极23对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。
[0074]可选地，这两步中电极13、电极23也可向外延伸到第一凸起11的外缘之外，那么在第5步中通过光刻和刻蚀工艺将电极13、电极23限制在第一凸起11的外缘以内。
[0075]上述第1步与第2步的顺序可以互换，或者同时进行。第一晶圆10与第二晶圆20的名称可以互换。
[0076]第3步，请参阅图4c，将第二晶圆20倒置，与第一晶圆10进行晶圆键合。此时由第一凸起11作为侧壁，与两片晶圆一起构成了多器件密闭结构。所述多器件密闭结构将至少一个第一器件12和至少一个第二器件22包围且密封住。在各器件均无电极的位置，第一凸起11与第二晶圆20连为一体。在两器件之间需要进行电性连接的位置，该位置的第一凸起11顶部的电极13与对应位置的电极23连为一体并形成电性连接。在第一器件12需要对外进行电性连接的位置，该位置的第一凸起11顶部的电极13与第二晶圆20连为一体。在第二器件22需要对外进行电性连接的位置，该位置的第一凸起11与对应位置的电极23连为一体。
[0077]第4步，请参阅图4d，减薄第二晶圆20的厚度，例如采用研磨(Lapping)、轮磨(Grinding)或化学机械研磨(CMP)等工艺。减薄后的第二晶圆20的优选厚度在20?200 μ m之间。
[0078]第5步，请参阅图4e，采用光刻和刻蚀工艺，在需要对外进行电性连接的位置刻蚀穿透第二晶圆20形成窗口，从而暴露出需要对外进行电性连接的电极13和电极23。这一步只要采用常规刻蚀工艺，不用硅通孔工艺，因而可以大幅降低制造成本，缩短工艺时间。
[0079]第6步，请参阅图4f，在第二晶圆20之上制作一层或多层导电材料25，例如采用通过溅射、蒸发、电镀等工艺。导电材料25在所述窗口中形成在第一凸起11的外侧，从而与需要对外进行电性连接的电极13和/或电极23形成电性连接。导电材料25例如是A1、Cu、Au、Ag、Pt、AlCu、AlS1、AlSiCu、T1、TiW、TiN、W、Cr、Ni 中的一种或多种。
[0080]第7步，请参阅图4，采用光刻和刻蚀工艺将多余的导电材料25去除，形成第一器件12和/或第二器件22与封装基板或其他外围设备进行电性连接所需的芯片电极25。最后对第一晶圆10和第二晶圆20进行切割以得到芯片，每颗芯片包括至少一个第一器件12和至少一个第二器件22及其外围的多器件密闭结构。
[0081]上述实施例三与实施例一的主要区别在于:实施例一中第一器件的电极水平延伸到第一晶圆的外缘，可直接用于对外进行电性连接。第二器件的电极需要制造在水平方向上形成电性连接的芯片电极。实施例三中第一器件的电极也被限制在第一凸起的某处顶部外缘以内，第一器件的电极和第二器件的电极均需要制造在水平方向上形成电性连接的芯片电极。此外，实施例三最终形成的芯片电极与芯片边缘之间留有一定距离，该距离可用来切割芯片，减少芯片面积。
[0082]请参阅图5，这是本申请用于晶圆级封装的多器件密闭结构的实施例四。在第一晶圆10上具有硅材料的第一凸起11，在第二晶圆20上具有硅材料的第二凸起21，第一凸起11与第二凸起21组合后构成了环形。在第一晶圆10上还具有第一器件12，所述第一器件12包括MEMS器件、1C器件等。第一器件12的电极13或者覆盖在第一凸起11的某处顶部且限制在第一凸起11的外缘以内，或者对应着第二凸起21的某处位置且限制在第二凸起21的外缘以内。在第二晶圆20上还具有第二器件22，所述第二器件22包括MEMS器件、1C器件等。第二器件22的电极23或者覆盖在第二凸起21的某处底部且限制在第二凸起21的外缘以内，或者对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。第一晶圆10与第二晶圆20之间通过晶圆键合连为一体，第一凸起11与第二凸起21组合后作为侧墙所围成的腔体将至少一个第一器件12和至少一个第二器件22包围在内，从而由两片晶圆和两个凸起构成了多器件密闭结构。优选地，第一器件12与第二器件22需要配合使用。导电材料形成的芯片电极25在第一凸起11和/或第二凸起21的外侧与电极13和/或电极23在水平方向上形成电性连接。
[0083]与实施例二相同，上述实施例四在晶圆键合时也包括多种情形。第一凸起11的某处顶部或者直接与第二晶圆20连为一体，或者通过电极23与第二晶圆20连为一体，或者通过电极13与第二晶圆20连为一体，或者通过电极13和电极23与第二晶圆20连为一体。第二凸起21的某处底部或者直接与第一晶圆10连为一体，或者通过电极23与第一晶圆10连为一体，或者通过电极13与第一晶圆10连为一体，或者通过电极13和电极23与第一晶圆10连为一体。这些情形表明，晶圆键合时第一凸起11和第二凸起21构成多器件密闭结构的侧壁。在第一凸起11和第二晶圆20之间还可具有第一器件12的电极13和/或第二器件22的电极23，在第二凸起21和第一晶圆10之间也可具有第一器件12的电极13和/或第二器件22的电极23。
[0084]上述多器件密闭结构的实施例四的制造方法包括如下步骤:
[0085]第1步，请参阅图5a，在第一晶圆10上先形成第一凸起11，例如采用光刻和刻蚀工艺。然后在第一晶圆10上制作完成第一器件12，第一器件12在第一晶圆10上具有电极13。第一器件12的电极13或者覆盖在第一凸起11的某处顶部且限制在第一凸起11的外缘以内，或者对应着第二凸起21的某处位置且限制在第二凸起21的外缘以内。
[0086]第2步，请参阅图5b，在第二晶圆20上先形成第二凸起21，例如采用光刻和刻蚀工艺。然后在第二晶圆20上制造完成第二器件22，第二器件22在第二晶圆20上具有电极23。第二器件22的电极23或者覆盖在第二凸起21的某处顶部且限制在第二凸起21的外缘以内，或者对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。
[0087]可选地，这两步中电极13、电极23也可向外延伸到第一凸起11和/或第二凸起21的外缘之外，那么在第5步中通过光刻和刻蚀工艺将电极13、电极23限制在第一凸起11和/或第二凸起21的外缘以内。
[0088]上述第1步与第2步的顺序可以互换，或者同时进行。第一晶圆10与第二晶圆20的名称也可互换。
[0089]第3步，请参阅图5c，将第二晶圆20倒置，与第一晶圆10进行晶圆键合。此时第一凸起11与第二凸起21组合后构成了环形的侧壁，与两片晶圆一起构成了多器件密闭结构。所述多器件密闭结构将至少一个第一器件12和至少一个第二器件22包围且密封住。在各器件均无电极的位置，第一凸起11与第二晶圆20连为一体，或者第二凸起21与第一晶圆10连为一体。在两器件之间需要进行电性连接的位置，该位置的第一凸起11顶部的电极13与对应位置的电极23连为一体并形成电性连接，或者该位置的第二凸起21底部的电极23与对应位置的电极13连为一体并形成电性连接。在第一器件12需要对外进行电性连接的位置，该位置的第一凸起11顶部的电极13与第二晶圆20连为一体，或者该位置的第二凸起21底部与对应位置的电极13连为一体。在第二器件22需要对外进行电性连接的位置，该位置的第一凸起11顶部与对应位置的电极23连为一体，或者该位置的第二凸起21底部的电极23与第一晶圆10连为一体。
[0090]第4步，请参阅图5d，减薄第二晶圆20的厚度，例如采用研磨(Lapping)、轮磨(Grinding)或化学机械研磨(CMP)等工艺。减薄后的第二晶圆20的优选厚度在20?200 μ m之间。
[009
[0070]与实施例一相同，上述实施例三在晶圆键合时也包括四种情形。第一凸起11的某处顶部或者直接与第二晶圆20连为一体，或者通过电极23与第二晶圆20连为一体，或者通过电极13与第二晶圆20连为一体，或者通过电极13和电极23与第二晶圆20连为一体。这些情形表明，晶圆键合时第一凸起11构成多器件密闭结构的侧壁。在第一凸起11的顶部和第二晶圆20之间还可具有第一器件12的电极13和/或第二器件22的电极23。
[0071]上述多器件密闭结构的实施例三的制造方法包括如下步骤:
[0072]第1步，请参阅图4a，在第一晶圆10上先形成环形的第一凸起11，例如米用光刻和刻蚀工艺。然后在第一凸起11所围成的腔体中制作完成第一器件12，第一器件12在第一晶圆10上具有电极13。电极13至少覆盖在第一凸起11的某处顶部且限制在第一凸起11的外缘以内。
[0073]第2步，请参阅图4b，在第二晶圆20上制造完成第二器件22，第二器件22对应着第一凸起11所围成的腔体之内。第二器件22在第二晶圆20上具有电极23，电极23对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。
[0074]可选地，这两步中电极13、电极23也可向外延伸到第一凸起11的外缘之外，那么在第5步中通过光刻和刻蚀工艺将电极13、电极23限制在第一凸起11的外缘以内。
[0075]上述第1步与第2步的顺序可以互换，或者同时进行。第一晶圆10与第二晶圆20的名称可以互换。
[0076]第3步，请参阅图4c，将第二晶圆20倒置，与第一晶圆10进行晶圆键合。此时由第一凸起11作为侧壁，与两片晶圆一起构成了多器件密闭结构。所述多器件密闭结构将至少一个第一器件12和至少一个第二器件22包围且密封住。在各器件均无电极的位置，第一凸起11与第二晶圆20连为一体。在两器件之间需要进行电性连接的位置，该位置的第一凸起11顶部的电极13与对应位置的电极23连为一体并形成电性连接。在第一器件12需要对外进行电性连接的位置，该位置的第一凸起11顶部的电极13与第二晶圆20连为一体。在第二器件22需要对外进行电性连接的位置，该位置的第一凸起11与对应位置的电极23连为一体。
[0077]第4步，请参阅图4d，减薄第二晶圆20的厚度，例如采用研磨(Lapping)、轮磨(Grinding)或化学机械研磨(CMP)等工艺。减薄后的第二晶圆20的优选厚度在20?200 μ m之间。
[0078]第5步，请参阅图4e，采用光刻和刻蚀工艺，在需要对外进行电性连接的位置刻蚀穿透第二晶圆20形成窗口，从而暴露出需要对外进行电性连接的电极13和电极23。这一步只要采用常规刻蚀工艺，不用硅通孔工艺，因而可以大幅降低制造成本，缩短工艺时间。
[0079]第6步，请参阅图4f，在第二晶圆20之上制作一层或多层导电材料25，例如采用通过溅射、蒸发、电镀等工艺。导电材料25在所述窗口中形成在第一凸起11的外侧，从而与需要对外进行电性连接的电极13和/或电极23形成电性连接。导电材料25例如是A1、Cu、Au、Ag、Pt、AlCu、AlS1、AlSiCu、T1、TiW、TiN、W、Cr、Ni 中的一种或多种。
[0080]第7步，请参阅图4，采用光刻和刻蚀工艺将多余的导电材料25去除，形成第一器件12和/或第二器件22与封装基板或其他外围设备进行电性连接所需的芯片电极25。最后对第一晶圆10和第二晶圆20进行切割以得到芯片，每颗芯片包括至少一个第一器件12和至少一个第二器件22及其外围的多器件密闭结构。
[0081]上述实施例三与实施例一的主要区别在于:实施例一中第一器件的电极水平延伸到第一晶圆的外缘，可直接用于对外进行电性连接。第二器件的电极需要制造在水平方向上形成电性连接的芯片电极。实施例三中第一器件的电极也被限制在第一凸起的某处顶部外缘以内，第一器件的电极和第二器件的电极均需要制造在水平方向上形成电性连接的芯片电极。此外，实施例三最终形成的芯片电极与芯片边缘之间留有一定距离，该距离可用来切割芯片，减少芯片面积。
[0082]请参阅图5，这是本申请用于晶圆级封装的多器件密闭结构的实施例四。在第一晶圆10上具有硅材料的第一凸起11，在第二晶圆20上具有硅材料的第二凸起21，第一凸起11与第二凸起21组合后构成了环形。在第一晶圆10上还具有第一器件12，所述第一器件12包括MEMS器件、1C器件等。第一器件12的电极13或者覆盖在第一凸起11的某处顶部且限制在第一凸起11的外缘以内，或者对应着第二凸起21的某处位置且限制在第二凸起21的外缘以内。在第二晶圆20上还具有第二器件22，所述第二器件22包括MEMS器件、1C器件等。第二器件22的电极23或者覆盖在第二凸起21的某处底部且限制在第二凸起21的外缘以内，或者对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。第一晶圆10与第二晶圆20之间通过晶圆键合连为一体，第一凸起11与第二凸起21组合后作为侧墙所围成的腔体将至少一个第一器件12和至少一个第二器件22包围在内，从而由两片晶圆和两个凸起构成了多器件密闭结构。优选地，第一器件12与第二器件22需要配合使用。导电材料形成的芯片电极25在第一凸起11和/或第二凸起21的外侧与电极13和/或电极23在水平方向上形成电性连接。
[0083]与实施例二相同，上述实施例四在晶圆键合时也包括多种情形。第一凸起11的某处顶部或者直接与第二晶圆20连为一体，或者通过电极23与第二晶圆20连为一体，或者通过电极13与第二晶圆20连为一体，或者通过电极13和电极23与第二晶圆20连为一体。第二凸起21的某处底部或者直接与第一晶圆10连为一体，或者通过电极23与第一晶圆10连为一体，或者通过电极13与第一晶圆10连为一体，或者通过电极13和电极23与第一晶圆10连为一体。这些情形表明，晶圆键合时第一凸起11和第二凸起21构成多器件密闭结构的侧壁。在第一凸起11和第二晶圆20之间还可具有第一器件12的电极13和/或第二器件22的电极23，在第二凸起21和第一晶圆10之间也可具有第一器件12的电极13和/或第二器件22的电极23。
[0084]上述多器件密闭结构的实施例四的制造方法包括如下步骤:
[0085]第1步，请参阅图5a，在第一晶圆10上先形成第一凸起11，例如采用光刻和刻蚀工艺。然后在第一晶圆10上制作完成第一器件12，第一器件12在第一晶圆10上具有电极13。第一器件12的电极13或者覆盖在第一凸起11的某处顶部且限制在第一凸起11的外缘以内，或者对应着第二凸起21的某处位置且限制在第二凸起21的外缘以内。
[0086]第2步，请参阅图5b，在第二晶圆20上先形成第二凸起21，例如采用光刻和刻蚀工艺。然后在第二晶圆20上制造完成第二器件22，第二器件22在第二晶圆20上具有电极23。第二器件22的电极23或者覆盖在第二凸起21的某处顶部且限制在第二凸起21的外缘以内，或者对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。
[0087]可选地，这两步中电极13、电极23也可向外延伸到第一凸起11和/或第二凸起21的外缘之外，那么在第5步中通过光刻和刻蚀工艺将电极13、电极23限制在第一凸起11和/或第二凸起21的外缘以内。
[0088]上述第1步与第2步的顺序可以互换，或者同时进行。第一晶圆10与第二晶圆20的名称也可互换。
[0089]第3步，请参阅图5c，将第二晶圆20倒置，与第一晶圆10进行晶圆键合。此时第一凸起11与第二凸起21组合后构成了环形的侧壁，与两片晶圆一起构成了多器件密闭结构。所述多器件密闭结构将至少一个第一器件12和至少一个第二器件22包围且密封住。在各器件均无电极的位置，第一凸起11与第二晶圆20连为一体，或者第二凸起21与第一晶圆10连为一体。在两器件之间需要进行电性连接的位置，该位置的第一凸起11顶部的电极13与对应位置的电极23连为一体并形成电性连接，或者该位置的第二凸起21底部的电极23与对应位置的电极13连为一体并形成电性连接。在第一器件12需要对外进行电性连接的位置，该位置的第一凸起11顶部的电极13与第二晶圆20连为一体，或者该位置的第二凸起21底部与对应位置的电极13连为一体。在第二器件22需要对外进行电性连接的位置，该位置的第一凸起11顶部与对应位置的电极23连为一体，或者该位置的第二凸起21底部的电极23与第一晶圆10连为一体。
[0090]第4步，请参阅图5d，减薄第二晶圆20的厚度，例如采用研磨(Lapping)、轮磨(Grinding)或化学机械研磨(CMP)等工艺。减薄后的第二晶圆20的优选厚度在20?200 μ m之间。
[009
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。