SRAM测试方法和存储介质与流程

本发明涉及半导体集成电路制造领域，特别涉及一种sram测试方法和存储介质。

背景技术：

1、在半导体制造行业，测试是生产过程中一项非常关键的环节。通过测试可以筛选良品，也需要对失效芯片进行工程测试分析，找到芯片失效原因并解决，这对提升研发进度、提高工艺健康度、达成客户良率预期等有着重要意义。测试贯穿集成电路制造全过程，是保障产品质量不可或缺的步骤。

2、由于sram芯片结构的紧凑规则性及其制造工艺上更接近逻辑产品的设计特性，sram是业界用来持续监测成熟工艺平台健康度和研发新工艺平台最常用的工具之一。因此，sram的测试方法一直是半导体测试领域中极为重要的一环。

3、在现有技术中，针对sram芯片的失效分析，通常需要根据不同的失效类型分别建立独立的测试流程。具体而言，当芯片发生失效时，工程师需要将失效样品分别按照“读失效”、“写失效”及“读反转失效”三种测试流程分别独立测试，最终合并分析数据。

4、然而，上述现有测试方法存在以下明显缺陷：

5、第一，数据可靠性低。对于软失效（soft fail）类型的芯片缺陷，其失效表现具有不稳定性，受测试环境、接触电阻、电压波动等因素影响较大。多次测试的波动会干扰最终数据结果，导致数据可分析性差，严重影响失效分析的准确性。

6、第二，测试成本高。需要多次使用测试针卡对芯片的焊垫进行扎针接触，多次测试意味着测试时间的成倍增加，而测试时间直接决定测试成本，针卡的反复使用也会加速其损耗，进一步推高测试成本。

7、第三，不利于后续封装。同一芯片在测试过程中经历多次扎针，极易造成焊垫（pad）的物理损伤，焊垫损伤会直接影响后续封装工艺的可靠性和良率，甚至导致芯片在封装后出现新的失效模式。

技术实现思路

1、本发明的目的在于提供一种sram测试方法和存储介质，将“读失效”与“读反转失效”两个独立测试流程整合为一次连续测试，显著缩短了测试时间、降低了测试成本，为sram芯片的失效分析提供了一种高效、可靠、低成本的测试解决方案。

2、为了达到上述目的，本发明提供了一种sram测试方法，其包括：

3、将sram芯片的读失效测试流程与读反转失效测试流程整合为一次连续的测试流程，整合后的测试流程包括：

4、步骤一，在常压条件下向所述sram芯片写入测试数据；

5、步骤二、在降压条件下读取所述sram芯片中写入的测试数据，获得第一读取结果；

6、步骤三、根据所述第一读取结果判断是否发生失效，若发生失效，则标记为读失效；

7、步骤四、在常压条件下再次读取所述sram芯片中写入的测试数据，获得第二读取结果；

8、步骤五、根据所述第二读取结果判断是否发生失效，若发生失效，则标记为读反转失效，并结束测试。

9、可选的，在所述步骤一之前，以常压条件对所述sram芯片进行电性接触测试，若所述电性接触测试不通过，则结束测试；若所述电性接触测试通过，则执行所述步骤一。

10、可选的，所述常压条件下的电压值为所述sram芯片的正常工作电压值，所述降压条件下的电压值低于所述sram芯片的正常工作电压值。

11、可选的，在所述步骤五中，若未发生失效，则降低所述步骤二中的电压值，并从所述步骤二开始继续循环。

12、可选的，在所述步骤三中，若未发生失效，则降低所述步骤二中的电压值，并从所述步骤二开始继续循环。

13、可选的，每次重新去所述步骤二开始循环时，以预设的电压步长逐次递减所述步骤二中的电压值。

14、可选的，所述步骤二中的电压值最低不低于预设的测试电压值，若所述步骤二中的电压值降至预设的测试电压值时，则结束测试，并输出预设的测试电压值。

15、可选的，在所述步骤三中，若发生失效，则输出当前降压条件下的失效电压值，且仅在所述步骤三为首次执行时，将该失效电压值作为失效临界电压值记录。

16、可选的，在所述步骤五中，若发生失效，则输出所述步骤三中输出的失效电压值。

17、基于本发明的另一个方面，本发明还提供一种存储介质，所述存储介质上存储有可被读写的程序，所述程序被执行时能够实现如上所述的sram测试方法。

18、如上配置，本发明将“读失效”与“读反转失效”两个测试流程整合为一次连续的测试流程，芯片仅需经历一次扎针即可完成“读失效”与“读反转失效”的全部测试。测试环境统一、接触电阻稳定，从根本上避免了因多次测试引入的干扰因素，确保了失效电压值等关键数据的准确性，为后续失效机理分析提供了可靠的数据依据。经实测证明，采用本发明所述的sram测试方法后，每片晶圆（wafer）的测试时长由原来的240分钟降至150分钟，单片晶圆节省测试时间90分钟；每批次（lot）晶圆有效节约测试时长37小时，测试时间的显著缩短直接降低了测试机台占用成本，提升了产能利用率。同时，本发明的芯片仅需经历一次扎针即可完成“读失效”与“读反转失效”的全部测试项目，最大限度地减少了针卡对芯片焊垫的物理冲击，降低了芯片的损伤风险，同时延长了测试针卡的使用寿命，进一步降低了测试成本。综上所述，本发明通过将“读失效”与“读反转失效”两个独立测试流程整合为一次连续测试，在保证测试数据准确性和可分析性的前提下，显著缩短了测试时间、降低了测试成本，同时减少了对芯片焊垫和测试针卡的损伤，为sram芯片的失效分析提供了一种高效、可靠、低成本的测试解决方案。

1.一种sram测试方法，其特征在于，包括：

2.如权利要求1所述的sram测试方法，其特征在于，在所述步骤一之前，以常压条件对所述sram芯片进行电性接触测试，若所述电性接触测试不通过，则结束测试；若所述电性接触测试通过，则执行所述步骤一。

3.如权利要求1所述的sram测试方法，其特征在于，所述常压条件下的电压值为所述sram芯片的正常工作电压值，所述降压条件下的电压值低于所述sram芯片的正常工作电压值。

4.如权利要求1所述的sram测试方法，其特征在于，在所述步骤五中，若未发生失效，则降低所述步骤二中的电压值，并从所述步骤二开始继续循环。

5.如权利要求1所述的sram测试方法，其特征在于，在所述步骤三中，若未发生失效，则降低所述步骤二中的电压值，并从所述步骤二开始继续循环。

6.如权利要求5或4所述的sram测试方法，其特征在于，每次重新去所述步骤二开始循环时，以预设的电压步长逐次递减所述步骤二中的电压值。

7.如权利要求5或4所述的sram测试方法，其特征在于，所述步骤二中的电压值最低不低于预设的测试电压值，若所述步骤二中的电压值降至预设的测试电压值时，则结束测试，并输出预设的测试电压值。

8.如权利要求5或4所述的sram测试方法，其特征在于，在所述步骤三中，若发生失效，则输出当前降压条件下的失效电压值，且仅在所述步骤三为首次执行时，将该失效电压值作为失效临界电压值记录。

9.如权利要求8所述的sram测试方法，其特征在于，在所述步骤五中，若发生失效，则输出所述步骤三中输出的失效电压值。

10.一种存储介质，其上存储有程序，其特征在于，所述程序被执行时实现如权利要求1-9中任一项所述的sram测试方法。