内存模组、内存模组运行时长记录装置及方法与流程
本发明涉及计算机存储，更具体地涉及一种内存模组、内存模组运行时长记录装置及方法。
背景技术：
1、内存模组是计算系统的核心易失性存储部件，其电气性能与可靠性随累计通电时长呈现渐进式衰减，因此精准的运行时长记录对模组的生命周期管理至关重要。目前，内存模组运行时长的记录主要依赖于主机系统侧实现，例如通过操作系统日志、bios/uefi固件或服务器基板管理控制器（baseboard management controller，bmc）进行记录。
2、然而，因现有运行时长记录方案中时长数据的存储节点位于主机主板或操作系统硬盘中，与内存模组物理实体相分离，当内存模组被拆卸、更换插槽或跨平台迁移后，历史使用时长无法随模组本体转移；并且，计时启停逻辑依赖于主机软件协议栈或操作系统的电源管理状态，导致内存模组在非操作系统场景（如bios setup、uefi shell）下供电时，计时逻辑无法触发，造成使用时长漏记；同时，时长数据的生成、累加与写入均由主机侧通用处理器完成，该开放式写入路径使得时长数据易被任意修改、重置或伪造。
技术实现思路
1、本发明提供了一种内存模组、内存模组运行时长记录装置及方法，以解决现有内存模组运行时长记录方案中时长数据不可迁移、非操作系统场景漏记以及防篡改能力缺失的技术问题。
2、为解决上述技术问题，第一方面，提供一种内存模组运行时长记录装置，集成于内存模组基板上，包括：
3、时基单元，其使能端与所述内存模组的物理供电端电性连接，用于基于接收到的内存模组的物理供电信号作为启停触发条件，对内存模组的通电时长进行累计计时，以生成累计运行时长；
4、非易失性存储单元，与所述时基单元相连，用于保存所述累计运行时长。
5、其进一步技术方案为：所述时基单元包括硬件定时器，所述硬件定时器的使能端连接至所述内存模组的物理供电端，以基于所述内存模组的物理供电信号启动计时。
6、其进一步技术方案为：所述时基单元还包括微控制器和实时时钟芯片；其中，所述微控制器的使能端连接至所述内存模组的物理供电端，且所述微控制器与所述实时时钟芯片及所述硬件定时器呈电性连接，并被配置为：响应其使能端接收到的物理供电信号，驱动所述实时时钟芯片生成基准时钟，并响应于所述实时时钟芯片输出的时钟脉冲信号控制所述硬件定时器执行累计计时。
7、其进一步技术方案为：所述微控制器、所述实时时钟芯片及所述硬件定时器集成于同一芯片内，所述芯片内部还集成有低频振荡器，所述低频振荡器的输出端与所述实时时钟芯片的时钟输入端连接，以向所述实时时钟芯片提供基准时钟信号；且所述微控制器还被配置为基于所述累计运行时长根据预设的校验算法计算生成校验码，并写入所述非易失性存储单元。
8、其进一步技术方案为：所述内存模组运行时长记录装置还包括电源管理单元，所述电源管理单元连接于所述内存模组的物理供电端与所述时基单元之间，用于对所述内存模组的物理供电信号进行滤波和稳压，以向所述时基单元提供稳定的工作电压和使能信号。
9、其进一步技术方案为：所述电源管理单元内置有掉电检测电路，所述掉电检测电路被配置为：检测所述物理供电信号的电压，当所述电压跌落至预设阈值时，触发所述时基单元执行向所述非易失性存储单元紧急写入的操作。
10、其进一步技术方案为：所述内存模组运行时长记录装置还包括通信接口单元，所述通信接口单元复用所述内存模组的通信总线，被配置为响应外部设备的读取请求，向所述外部设备提供所述累计运行时长。
11、第二方面，提供一种内存模组，包括基板以及设置于所述基板上的dram颗粒，所述内存模组还包括上述的内存模组运行时长记录装置。
12、第三方面，提供一种内存模组运行时长记录方法，包括：
13、由集成于内存模组基板上的时基单元响应于所述内存模组的物理供电信号，开始或停止对所述内存模组的累计运行时长进行计时；
14、按照预设周期，将所述累计运行时长存储于集成于所述内存模组本体上的非易失性存储单元中。
15、其进一步技术方案为：所述内存模组运行时长记录方法还包括：
16、所述时基单元还基于当前累计运行时长根据预设的校验算法计算生成校验码，并采用磨损均衡算法将所述累计运行时长以及所述校验码写入所述非易失性存储单元，进行持久化保存；
17、响应于外部设备的设备时长读取请求，根据所述设备时长读取请求读取所述非易失性存储单元中相应存储的累计运行时长和校验码，并发送至所述外部设备；和/或
18、当集成于内存模组基板上的电源管理单元监测到所述内存模组的物理供电信号异常跌落且持续预设时延后，触发所述时基单元执行向所述非易失性存储单元紧急写入的操作。
19、与现有技术相比，本发明提供的内存模组运行时长记录装置，将时基单元、非易失性存储单元集成于内存模组基板上，实现了计时及存储载体与被测物理实体的共板绑定，使得时长数据能够随内存模组实体物理迁移，具备终身伴随性；并且，通过直接以模组自身的物理供电信号作为计时启停的唯一判据，摆脱了对主机协议栈的依赖，确保了在任何通电状态下均能持续累加，能够在包括非操作系统场景在内的全部通电场景下完整记录内存模组的运行时长，实现全场景覆盖；同时，累计运行时长由模组内部集成的时基单元和非易失性存储单元自主生成并持久化保存，外部主机仅具备只读访问权限，从根本上切断了外部篡改路径，使时长数据具备不可篡改的自证效力，可广泛应用于各类内存模组产品，具有良好的工业实用性和前景。
1.一种内存模组运行时长记录装置，其特征在于，集成于内存模组的基板上，包括：
2.如权利要求1所述的内存模组运行时长记录装置，其特征在于，所述时基单元包括硬件定时器，所述硬件定时器的使能端连接至所述内存模组的物理供电端，以基于所述内存模组的物理供电信号启动计时。
3.如权利要求2所述的内存模组运行时长记录装置，其特征在于，所述时基单元还包括微控制器和实时时钟芯片；其中，所述微控制器的使能端连接至所述内存模组的物理供电端，且所述微控制器与所述实时时钟芯片及所述硬件定时器呈电性连接，并被配置为：响应其使能端接收到的物理供电信号，驱动所述实时时钟芯片生成基准时钟，并响应于所述实时时钟芯片输出的时钟脉冲信号控制所述硬件定时器执行累计计时。
4.如权利要求3所述的内存模组运行时长记录装置，其特征在于，所述微控制器、所述实时时钟芯片及所述硬件定时器集成于同一芯片内，所述芯片内部还集成有低频振荡器，所述低频振荡器的输出端与所述实时时钟芯片的时钟输入端连接，以向所述实时时钟芯片提供基准时钟信号；且所述微控制器还被配置为基于所述累计运行时长根据预设的校验算法计算生成校验码，并写入所述非易失性存储单元。
5.如权利要求1所述的内存模组运行时长记录装置，其特征在于，所述内存模组运行时长记录装置还包括电源管理单元，所述电源管理单元连接于所述内存模组的物理供电端与所述时基单元之间，用于对所述内存模组的物理供电信号进行滤波和稳压，以向所述时基单元提供稳定的工作电压和使能信号。
6.如权利要求5所述的内存模组运行时长记录装置，其特征在于，所述电源管理单元内置有掉电检测电路，所述掉电检测电路被配置为：检测所述物理供电信号的电压，当所述电压跌落至预设阈值时，触发所述时基单元执行向所述非易失性存储单元紧急写入的操作。
7.如权利要求1所述的内存模组运行时长记录装置，其特征在于，所述内存模组运行时长记录装置还包括通信接口单元，所述通信接口单元复用所述内存模组的通信总线，被配置为响应外部设备的读取请求，向所述外部设备提供所述累计运行时长。
8.一种内存模组，包括基板以及设置于所述基板上的dram颗粒，其特征在于，所述内存模组还包括如权利要求1至7任一项所述的内存模组运行时长记录装置。
9.一种内存模组运行时长记录方法，其特征在于，所述内存模组运行时长记录方法包括：
10.如权利要求9所述的内存模组运行时长记录方法，其特征在于，所述内存模组运行时长记录方法还包括：