一种静态随机存储器、减少漏电的预充电方法、处理器、芯片以及电子设备与流程
本技术涉及存储器，特别涉及一种静态随机存储器、减少漏电的预充电方法、处理器、芯片以及电子设备。
背景技术：
1、随着静态随机存储器的快速发展和用户需求，静态随机存储器的性能和功耗备受关注。其中，多端口的静态随机存储器拥有独立的读端口和写端口，即，在执行读操作和写操作时均有单独的端口和路径，可以拥有更高的灵活性，往往受到更多的关注。
2、为了保证每次读操作的准确性，在对多端口的静态随机存储器进行读操作前，往往会给静态随机存储器中所有存储单元连接的全部读位线均进行预充电，即，将全部读位线上拉至高电平。然而，静态随机存储器中一条读字线往往会对应多条读位线，在进行读操作时，当一条读字线被激活后，会导致与该读字线对应的且被预充电后的每条读位线与对应存储单元的读端口之间都会产生漏电回路，因此，除去本身需要进行读取数据的部分存储单元外，被激活的读字线对应的其他无需读取数据的存储单元中也均会产生漏电回路，进而造成存储器漏电回路过多，功耗过大，影响存储器性能。
3、因此，如何提供一种低漏电的存储器，是亟待解决的技术问题。
技术实现思路
1、本技术实施方式提供一种静态随机存储器、减少漏电的预充电方法、处理器、芯片以及电子设备，可以减少漏电现象，降低漏电功耗，提高静态随机存储器性能。
2、第一方面，本技术实施例提供一种静态随机存储器，包括多条读位线、多条预充线、多个第一开关器件、多个第二开关器件和成阵列排布的多个存储单元；其中，同一列的多个上述存储单元与同一条读位线电连接，同一行不同列的多个上述存储单元分别与不同的读位线电连接，且同一行的多个上述存储单元对应同一条预充线，同一列不同行的多个上述存储单元对应不同的预充线；每个上述存储单元对应一个上述第一开关器件，每个上述第一开关器件的第一极与对应存储单元的预充线连接，上述第一开关器件的第二极与对应存储单元的读位线连接；每条上述预充线还对应一个上述第二开关器件，每个上述第二开关器件的第一极与电源连接，上述第二开关器件的第二极与对应的预充线连接。
3、目前静态随机存储器中的存储单元在进行读操作时，当前预充电的机制往往存在较多冗余的漏电回路，从而产生大量的漏电功耗，影响静态随机存储器的性能。对此，本技术实施例提供一种静态随机存储器，该静态随机存储器中包括多条读位线、多条预充线、多个第一开关器件、多个第二开关器件和成阵列排布的多个存储单元。其中，本技术实施例中，取消了独立设置的预充晶体管，仅设置有全局预充机制，即，一行的存储单元共用一条预充通路(如：电源-第二开关器件-预充线)。每个上述存储单元连接的读位线通过该存储单元对应的第一开关器件与对应的预充线连接，且该预充线与电源之间还对应设置有一个第二开关器件，这种连接方式可以使得该预充线对应的第二开关器件与上述第一开关器件同时导通时，可以对该第一开关器件连接的读位线进行预充电；相应的，在该预充线对应的第二开关器件关断或上述第一开关器件关断时，无法对该第一开关器件连接的读位线进行预充电。因此，可以通过控制第一开关器件和第二开关器件的导通或关断对多条读位线进行选择性预充。例如：在接收到针对任意一个存储单元进行读操作之后，可以控制该存储单元的第一开关器件，以及该存储单元所在行对应预充线的第二开关器件导通，进而可以只对该存储单元对应的读位线进行预充电，不对该行其他存储单元对应的读位线进行预充电，使得其他存储单元处于非工作状态时，其对应的读位线也处于非充电状态，避免了在激活读字线后，其他不需要执行读操作的存储单元中会产生冗余的漏电回路，大大减少了静态随机存储器中冗余的漏电回路，减少漏电现象，降低静态随机存储器的整体漏电功耗，提高了性能。
4、在一些可能实现的方式中，还包括多个第三开关器件，其中，每条上述预充线还与一个第三开关器件的栅极电连接；每个上述第三开关器件的第一极接地，第二极为第三开关器件的输出端。
5、在本技术实施例中，在对要读取的存储单元连接的读位线完成预充电后，即可以执行读操作，因此，对应第三开关器件的栅极接收到预充线上的电平控制，进而会使得第三开关器件的第二极会根据对应的电平控制处于不同的电平状态，进而指示读取的数据为0或1，以完成读操作。
6、在一些可能实现的方式中，上述存储单元为多端口的存储单元，其中，上述多端口的存储单元至少包括读端口，每个上述存储单元的读端口与对应的读位线电连接。
7、在本技术实施例中，多端口的存储单元可以单独通过读端口对存储单元进行数据的读取，进而使得静态随机存储器具有更高的并行性和灵活性。
8、在一些可能实现的方式中，上述第一开关器件为n型金属氧化物半导体场晶体管mos或p型mos管。
9、在本技术实施例中，第一开关器件选择能够快速导通或关断的晶体管，可以能够快速给读位线进行预充电，进而提高读操作的执行效率，减少读操作的执行时间。而且，不同类型的晶体管可以更加灵活适用不同的电路结构。
10、在一些可能实现的方式中，上述第二开关器件为p型金属氧化物半导体场晶体管mos或n型mos管。
11、在本技术实施例中，第二开关器件可以为p型mos管或n型mos管；从而在全局预充机制中通过p型mos管或n型mos管充高电平进行预充电，以便灵活适应于各种电路连接场景。
12、在一些可能实现的方式中，上述静态随机存储器还包括控制电路；上述控制电路用于：在未接收到读操作时，控制上述多个存储单元分别对应的第一开关器件均保持关断；上述控制电路还用于：在接收到针对第一存储单元的读操作时，控制第一预充线对应的上述第二开关器件导通，并控制第一存储单元对应的第一开关器件导通，以对第一读位线进行预充电；上述第一存储单元为上述多个存储单元中的任意一个，上述第一预充线为上述第一存储单元对应的预充线，上述第一读位线为上述第一存储单元对应的读位线。
13、在本技术实施例中，该静态随机存储器还可以包括控制电路，该控制电路可以用于控制开关器件的导通或关断，进而可以对该要读取的存储单元对应的读位线进行选择性预充电，不对其他存储单元对应的读位线进行预充电，减少了存储单元中冗余的漏电回路，降低了静态随机存储器的整体漏电功耗，提高了性能。
14、在一些可能实现的方式中，上述控制电路还用于：在完成对上述第一存储单元的读操作后，控制上述第一存储单元对应的上述第一开关器件关断。
15、在本技术实施例中，在完成对上述第一存储单元的读操作后，控制电路可以关闭对读位线的预充电，避免电源持续给读位线进行充电，从而降低了功耗。
16、第二方面，本技术实施例还提供了一种减少漏电的预充电方法，应用于静态随机存储器，上述静态随机存储器包括多条读位线、多条预充线、多个第一开关器件、多个第二开关器件和成阵列排布的多个存储单元；其中，同一列的多个上述存储单元与同一条读位线电连接，同一行不同列的多个上述存储单元分别与不同的读位线电连接，且同一行的多个上述存储单元对应同一条预充线，同一列不同行的多个上述存储单元对应不同的预充线；每个上述存储单元对应一个上述第一开关器件，每个上述第一开关器件的第一极与对应存储单元的预充线连接，上述第一开关器件的第二极与对应存储单元的读位线连接；每条上述预充线还对应一个上述第二开关器件，每个上述第二开关器件的第一极与电源连接，上述第二开关器件的第二极与对应的预充线连接；上述方法包括：在未接收到读操作时，控制上述多个存储单元分别对应的第一开关器件均保持关断；接收针对第一存储单元的读操作；在接收到针对第一存储单元的读操作后，从上述多个存储单元中控制上述第一存储单元对应的第一开关器件导通，并控制第一预充线对应的上述第二开关器件导通，以对第一读位线进行预充电；其中，上述第一存储单元为上述多个存储单元中的任意一个，上述第一预充线为上述第一存储单元对应的预充线，上述第一读位线为上述第一存储单元对应的读位线。
17、在一种可能实现的方式中，静态随机存储器还包括多个第三开关器件，其中，每条上述预充线还与一个第三开关器件的栅极电连接；每个上述第三开关器件的第一极接地，第二极为第三开关器件的输出端。
18、在一种可能实现的方式中，上述存储单元为多端口的存储单元，其中，上述多端口的存储单元至少包括读端口，每个上述存储单元的读端口与对应的读位线电连接。
19、在一种可能实现的方式中，上述第一开关器件为n型金属氧化物半导体场晶体管mos或p型mos管。
20、在一种可能实现的方式中，上述第二开关器件为p型金属氧化物半导体场晶体管mos或n型mos管。
21、在一种可能实现的方式中，上述方法还包括：在完成对上述第一存储单元的读操作后，控制上述第一存储单元对应的上述第一开关器件关断。
22、第三方面，本技术实施例提供一种处理器，包括逻辑电路，以及如第一方面提供的任意一项上述的静态随机存储器，上述逻辑电路与上述静态随机存储器电连接。
23、第四方面，本技术实施例提供一种芯片，包括堆叠封装的处理器芯片和内存芯片，上述处理器芯片和上述内存芯片电连接，上述处理器芯片为如第三方面提供的上述处理器芯片。
24、第五方面，本技术实施例提供一种电子设备，上述电子设备包括电路板及根据第三方面提供的上述处理器，其中上述电路板与上述处理器电连接。
25、第六方面，本技术实施例提供一种电子设备，上述电子设备包括电路板及根据第四方面提供的上述芯片，其中上述电路板与上述芯片电连接。
26、应理解，本技术的第二方面提供的减少漏电的预充电方法、第三方面提供的处理器、第四方面提供的芯片、第五方面提供的电子设备以及第六方面提供的电子设备与本技术第一方面的技术方案一致，其具体内容以及有益效果可参考上述第一方面中提供的静态随机存储器，此处不再进行赘述。