一种N_bitID输出芯片及其操作方法与流程

本发明涉及芯片，具体涉及一种n_bit id输出芯片及其操作方法。

背景技术：

1、随着防伪和认证在各个行业的需求的提高，存储id的芯片也应用广泛。该类芯片往往和需认证的产品结合在一起，往往使用量比较大。

2、现有技术中，存储id的芯片有的减少端口但增加天线，导致成本上升，有的内置加密协议或者是开关电路，增加了芯片的待机功耗和复杂性。

技术实现思路

1、针对现有技术的不足，本申请提出了一种n_bit id输出芯片及其操作方法，具有很低的待机功耗，利用引脚复用技术便于时序的判定，使用较为普适的efuse ip，降低了设计风险和成本，增加了该芯片的可靠性。

2、以下是本发明的技术方案，一种n_bit id输出芯片，包括：

3、上电使能电路，用于初始化芯片及模式切换，连接振荡器、偏置电路和efuse ip读激励产生电路；

4、选择电路，用于动态切换中测修调pad和efuse读激励产生电路的控制信号，通过cs端口、read端口、pgm端口、sclk端口连接n bit efuse ip；

5、efuse ip读激励产生电路，用于生成多路控制信号驱动选择电路，通过cs2端口、read2端口、pgm2端口、sclk2端口连接选择电路；

6、修调电路，用于校准efuse编程电流，连接振荡器和n bit efuse ip；

7、下拉电路，用于非选通状态下抑制漏电流，连接n bit efuse ip的avdd端口；

8、输入输出电路，用于数据模式切换和信号稳定性监测，连接data_out端口和驱动电路。

9、作为本发明优选的方案，efuse ip读激励产生电路包括：

10、第一分频器接收振荡器时钟信号，输出分频信号至d触发器和第四逻辑模块；

11、具有清零功能的d触发器，其q端输出使能信号至第一逻辑模块；

12、第二分频器与第一逻辑模块协同生成时序控制信号；

13、第四逻辑模块整合第一分频器和第二逻辑模块的输出，生成cs2/read2/pgm2/sclk2控制信号。

14、作为本发明优选的方案，选择电路实现信号切换的方式包括：

15、在测试模式下接收中测修调pad的cs1/read1/pgm1/sclk1信号；

16、在正常工作模式下切换至efuse读激励产生电路的cs2/read2/pgm2/sclk2信号；

17、通过上电使能电路的状态信号控制切换逻辑。

18、作为本发明优选的方案，修调电路包括：

19、电流校准模块，根据振荡器频率动态调整efuse编程电流阈值；

20、过流保护模块，实时监测编程电流并限制其幅值；

21、反馈补偿单元，连接n bit efuse ip的dout端口以优化校准参数。

22、作为本发明优选的方案，下拉电路包括：

23、至少一个nmos晶体管，其漏极连接n bit efuse ip的avdd端口；

24、控制逻辑模块，在非选通状态下导通nmos晶体管将avdd端口接地；

25、噪声抑制滤波器，并联在nmos晶体管源极与地之间。

26、作为本发明优选的方案，输入输出电路的工作模式包含：

27、第一工作模式，上电后自动输出id方波，持续时间为2n个时钟周期；

28、第二工作模式，接收激活信号后再次输出id方波，输出时序与激活信号保持相位同步；

29、第三工作模式，输入状态下持续监测data_out端口的信号完整性。

30、一种n_bit id输出芯片的操作方法，包括以下步骤：

31、s1、上电使能电路触发振荡器生成全局时钟，调电路校准efuse编程电流至预设阈值；

32、s2、通过分频器级联生成cs2/read2/pgm2/sclk2控制信号，选择电路根据工作模式切换控制信号源；

33、s3、执行efuse熔丝烧录时采用外部高压信号，刷新判断电路触发dout信号输出至data_out端口；

34、s4、对读取的efuse数据执行crc校验和逻辑状态比对，检测到异常时调整编程电流参数。

35、作为本发明优选的方案，s1包括：

36、上电后1ms内完成偏置电路的电压稳定；

37、在50μs内建立分频器的初始相位关系；

38、通过下拉电路在100ns内消除avdd端口的初始噪声。

39、作为本发明优选的方案，s3包括：

40、在烧录操作时采用多脉冲验证机制，每个编程脉冲后读取熔丝状态；

41、当连续三次读取状态一致时确认烧录完成；

42、未达成一致时递增编程电流并重新烧录。

43、作为本发明优选的方案，s4包括：

44、建立熔丝状态与逻辑电平的映射关系表；

45、通过驱动电路反馈实际输出波形与预期波形对比；

46、当误差超过5％时触发修调电路重启校准流程。

47、本发明的有益效果是：

48、1、本发明中，振荡器和偏置电路常开且消耗极低的功耗，其他模块为数字电路，具有很低的待机功耗；

49、2、本发明中，利用引脚复用技术，数据输出端口也可以当做输入端口，便于时序的判定；

50、3、本发明中，使用较为普适的efuse ip，降低了设计风险和成本，增加了该芯片的可靠性。

1.一种n_bit id输出芯片，其特征在于，包括：

2.根据权利要求1所述的一种n_bit id输出芯片，其特征在于，efuse ip读激励产生电路包括：

3.根据权利要求1所述的一种n_bit id输出芯片，其特征在于，选择电路实现信号切换的方式包括：

4.根据权利要求1所述的一种n_bit id输出芯片，其特征在于，修调电路包括：

5.根据权利要求1所述的一种n_bit id输出芯片，其特征在于，下拉电路包括：

6.根据权利要求1所述的一种n_bit id输出芯片，其特征在于，输入输出电路的工作模式包含：

7.一种n_bit id输出芯片的操作方法，适用于权利要求1-6任一项所述的一种n_bitid输出芯片，其特征在于，包括以下步骤：

8.根据权利要求7所述的一种n_bit id输出芯片的操作方法，其特征在于，s1包括：

9.根据权利要求7所述的一种n_bit id输出芯片的操作方法，其特征在于，s3包括：

10.根据权利要求7所述的一种n_bitid输出芯片的操作方法，其特征在于，s4包括：