执行训练操作的存储器、存储系统及存储系统的操作方法与流程

摘要: 本公开的实施例涉及存储器,尤其涉及一种执行训练操作的存储器。背景技术:1、为了使存储器正常工作,需要完成与各类信号的输入和输出相关的训练操作。训练操作通常在存储...
执行训练操作的存储器、存储系统及存储系统的操作方法与流程

本公开的实施例涉及存储器,尤其涉及一种执行训练操作的存储器。

背景技术:

1、为了使存储器正常工作,需要完成与各类信号的输入和输出相关的训练操作。训练操作通常在存储器的初始操作开始后执行。只有当训练操作被正确执行时,信号的输入和输出操作才能在存储器的后续操作中稳定进行。

技术实现思路

1、在一个实施例中,存储器可以包括:第一检测器,其被配置为与第一时钟同步地对芯片选择信号的逻辑电平进行连续检测;第二检测器,其被配置为与第二时钟同步地对芯片选择信号的逻辑电平进行连续检测,第二时钟具有与第一时钟的相位相反的相位;以及合格与失败(合格/失败)确定电路,其被配置为当由第一检测器连续检测到的逻辑电平与由第二检测器连续检测到的逻辑电平彼此不同时,确定训练操作为合格。

2、在一个实施例中,存储系统的操作方法可以包括:从存储器控制器向存储器传输时钟;将存储器设定为第一模式;翻转从存储器控制器传输至存储器的芯片选择信号;由存储器在时钟的偶数上升沿对芯片选择信号的逻辑电平进行n次检测,其中n为大于或等于2的整数;由存储器在时钟的奇数上升沿对芯片选择信号的逻辑电平进行n次检测;以及当芯片选择信号的逻辑电平在偶数上升沿被n次检测为高电平且芯片选择信号的逻辑电平在奇数上升沿被n次检测为低电平时,由存储器确定在第一模式下的训练为合格。

3、在一个实施例中,存储系统可以包括:存储器控制器,其被配置为传输时钟和芯片选择信号;以及存储器,其被配置为接收时钟和芯片选择信号,并通过在时钟的偶数上升沿对芯片选择信号的逻辑电平进行n次检测且在时钟的奇数上升沿对芯片选择信号的逻辑电平进行n次检测,来将训练的结果传输至存储器控制器,其中n为大于或等于2的整数。

1.一种存储器,包括:

2.根据权利要求1所述的存储器,其中,当设定为第一模式时,所述合格/失败确定电路:当由所述第一检测器连续检测到高电平且由所述第二检测器连续检测到低电平时,确定所述训练操作为合格。

3.根据权利要求2所述的存储器,其中,当设定为第二模式时,所述合格/失败确定电路:当由所述第一检测器连续检测到低电平且由所述第二检测器连续检测到高电平时,确定所述训练操作为合格。

4.根据权利要求1所述的存储器,还包括:

5.根据权利要求4所述的存储器,还包括芯片选择接收电路,其:接收所述芯片选择信号。

6.根据权利要求1所述的存储器,其中,所述第一检测器包括:

7.根据权利要求6所述的存储器,其中,所述第二检测器包括:

8.根据权利要求7所述的存储器,其中,所述合格/失败确定电路还:

9.根据权利要求7所述的存储器,其中,所述合格/失败确定电路包括:

10.根据权利要求7所述的存储器,其中:

11.根据权利要求1所述的存储器,其中,所述训练操作包括:激活所述芯片选择信号。

12.一种存储系统的操作方法,包括:

13.根据权利要求12所述的操作方法,还包括:

14.根据权利要求13所述的操作方法,其中,n为16。

15.一种存储系统,包括:

16.根据权利要求15所述的存储系统,其中,当所述存储器设定为第一模式时,所述存储器:当所述芯片选择信号的所述逻辑电平在所述偶数上升沿被连续检测为高电平且所述芯片选择信号的所述逻辑电平在所述奇数上升沿被连续检测为低电平时,所述训练的结果被确定为合格。

17.根据权利要求15所述的存储系统,其中,当所述存储器设定为第二模式时,所述存储器:当所述芯片选择信号的所述逻辑电平在所述偶数上升沿被连续检测为低电平且所述芯片选择信号的所述逻辑电平在所述奇数上升沿被连续检测为高电平时,所述训练的结果被确定为合格。

18.根据权利要求15所述的存储系统,其中,所述训练包括:激活所述芯片选择信号。