半导体外延结构和半导体器件的制作方法

技术特征：
1.一种半导体外延结构，其特征在于，包括：衬底；位于所述衬底一侧的半导体层，所述半导体层包括缓冲层；其中，所述缓冲层中掺杂有铁原子，且所述缓冲层中远离所述衬底的一侧表面处的铁原子的掺杂浓度小于所述缓冲层中其他位置处的铁原子的掺杂浓度。2.根据权利要求1所述的半导体外延结构，其特征在于，所述缓冲层中铁原子的掺杂浓度满足以下关系：y
fe
＝k*x b；其中，y
fe
为铁原子的掺杂浓度，单位个/cm3；k为小于0的常数；b为铁原子的初始掺杂浓度，单位个/cm3；x为所述缓冲层的生长厚度，单位nm。3.根据权利要求2所述的半导体外延结构，其特征在于，所述b的取值范围在1e17至1e19之间。4.根据权利要求2所述的半导体外延结构，其特征在于，所述k的取值范围在-1e17至-1e14之间。5.根据权利要求1或2所述的半导体外延结构，其特征在于，所述缓冲层的成型厚度在100nm-1000nm之间。6.根据权利要求1或2所述的半导体外延结构，其特征在于，所述缓冲层远离所述衬底的一侧表面处铁原子的掺杂浓度小于1e17个/cm3。7.根据权利要求6所述的半导体外延结构，其特征在于，所述缓冲层中远离所述衬底的一侧表面处铁原子的掺杂浓度在1e15个/cm3至1e17个/cm3之间。8.根据权利要求1所述的半导体外延结构，其特征在于，所述半导体层还包括成核层、沟道层、势垒层和帽层，所述缓冲层位于所述成核层远离所述衬底的一侧，所述沟道层位于所述缓冲层远离所述衬底的一侧，所述势垒层位于所述沟道层远离所述衬底的一侧，且所述势垒层与所述沟道层构成异质结，所述帽层位于所述势垒层远离所述衬底的一侧。9.一种半导体器件，其特征在于，包括源极、漏极、栅极和如权利要求1-8任一项所述的半导体外延结构，所述源极、所述漏极和所述栅极均位于所述半导体层远离所述衬底的一侧。

技术总结
本发明的实施例提供了一种半导体外延结构和半导体器件，涉及微电子领域，该半导体外延结构包括衬底和位于衬底一侧的半导体层，半导体层包括缓冲层，其中，缓冲层中掺杂有铁原子，且缓冲层中远离衬底的一侧表面处的铁原子的掺杂浓度小于缓冲层中其他位置处的铁原子的掺杂浓度。通过在缓冲层中渐变降低掺Fe浓度的方式，从而形成梯度浓度，并使得缓冲层上与沟道层的界面处Fe的浓度得以降低，有效减缓了Fe杂质进入沟道层引起杂质散射从而降低二维电子浓度和电子迁移率的情况，同时缓冲层中的厚度和Fe掺杂浓度可控，提高了生产的稳定性。提高了生产的稳定性。提高了生产的稳定性。


技术研发人员：张晖 杜小青 孔苏苏 李仕强 周文龙 谈科伟
受保护的技术使用者：苏州能讯高能半导体有限公司
技术研发日：2021.11.08
技术公布日：2022/6/28