一种HEMT与嵌入式电极结构LED的单片集成器件的制作方法

一种hemt与嵌入式电极结构led的单片集成器件
技术领域
1.本实用新型涉及半导体技术领域，具体涉及一种hemt与嵌入式电极结构led的单片集成器件。


背景技术：

2.相比于传统的白炽灯和荧光灯，ingan/gan发光二极管(led)具有功耗低、亮度大、寿命长、易调制、响应速度快等优点，在公路照明、智能显示、可见光通信等领域具有广泛的应用应用前景。
3.在目前可见光通信的研究中，绝大部分都是采用基于bias
‑
tee的可见光通信系统方案。因为交流信号无法直接驱动led，为实现可见光通信，需要将交流信号偏置到led所需的直流工作点，通过bias
‑
tee可以将高频信号与直流信号结合起来，加载到led光源两端。具有良好性能的商用bias
‑
tee偏置器价格昂贵，自制的bias
‑
tee偏置器可能因为参数设置不合理导致严重的基线漂移，限制了可见光通信的发展。另一方面，基于bias
‑
tee的可见光通信系统的信号调制度小，随着距离增大，系统的通信信噪比降低，噪声增大。晶体管电路是另外一种实现可见光通信功能的驱动方式，与bias
‑
tee偏置器驱动的方式相比，采用mosfet晶体管，能够调制更高的电压和电流，然而由于mosfet晶体管中载流子的迁移率有限，限制了其在射频领域的应用，无法实现高速可见光通信数据传输。
4.gan基hemt凭借其优异的耐压、耐高温特性和具有高电子迁移率的二维电子气在功率器件和射频器件中均受到重点关注。通过hemt器件调制led电路是一种全新的实现可见光通信的方案，增强型hemt通过一个正的栅极电压来“打开”，零电压来“关闭”，可以很容易被理解为一个开关。当hemt工作在开关模式时，器件能够实现短的时间内在最低和最高电阻状态之间切换，使交流调制信号加载到led上。
5.基于bias
‑
tee偏置器或mosfet晶体管等分立器件与led组成的可见光系统，元器件间的互联所引入的寄生电阻、电容、电感使器件的性能降低。如何实现hemt与led单片集成，减少封装引入的寄生电容、电阻对器件性能的影响是人们需要解决的问题之一。


技术实现要素：

6.基于此，本实用新型的目的在于提出一种hemt(高电子迁移率晶体管)与嵌入式电极结构led的单片集成器件。本实用新型的hemt
‑
led集成器件结构简单，减少了封装引入的寄生电容、电阻对器件性能的影响，可实现器件的微型化的可见光系统。
7.本实用新型的目的是通过以下技术方案实现的。
8.一种hemt与嵌入式电极结构led的单片集成器件，从下到上依次包括衬底、金属键合层、第一钝化层、组合区域、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层、n
‑
gan层和第二钝化层；所述组合区域分为hemt区和led区，hemt区和led区相邻；所述hemt区从下到上依次包括电极层、algan势垒层、gan沟道层、algan背势垒层、i
‑
gan缓冲层；所述电极层包括源电极、栅电极、漏电极；源电极与led区中p电极相连，源电极、栅电极和漏电极被钝化层
隔开，该钝化层与第一钝化层组成整体；栅电极位于源电极和漏电极之间；所述led区从下到上依次包括p电极、ag反射层；p电极和ag反射层都与p
‑
gan层接触，ag反射层镶嵌在p电极中；algan势垒层、gan沟道层、algan背势垒层以及i
‑
gan层都与led区的p电极接触。
9.hemt区中电极层设置在第一钝化层上；led区中p电极设置在第一钝化层上。
10.所述器件包括n电极，n电极依次贯穿于第一钝化层、p电极、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层，n电极的两端分别延伸至金属键合层和n
‑
gan层的内部；n电极与p电极、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层间界面处采用钝化层隔开。
11.所述n电极的表面设有钝化层，n电极的两端无钝化层，延伸至金属键合层内部的部分n电极的表面无钝化层。
12.所述hemt区还包括栅引出电极、漏引出电极，栅引出电极与栅电极相连，漏引出电极与漏电极相连。栅引出电极和漏引出电极的上方无所有外延层(algan势垒层、gan沟道层、algan背势垒层、i
‑
gan缓冲层、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层、n
‑
gan层和第二钝化层)。栅引出电极和漏引出电极间设有钝化层。
13.algan势垒层、gan沟道层、algan背势垒层、i
‑
gan缓冲层、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层、n
‑
gan层的侧壁上设有钝化层。
14.栅引出电极和漏引出电极各自不与algan势垒层、gan沟道层、algan背势垒层、i
‑
gan缓冲层、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层、n
‑
gan层、p电极、ag反射层、n电极以及源电极接触。
15.本实用新型的衬底上可以为1个或多个hemt
‑
led单片集成器件，各器件之间被空隙隔离，即各器件之间有空隙。
16.所述hemt
‑
led单片集成器件的方法，包括以下步骤：
17.(1)利用mocvd技术，在衬底上依次生长aln缓冲层，algan缓冲层，n
‑
gan层，ingan/gan多量子阱层和p
‑
gan层；在p
‑
gan层上生长i
‑
gan缓冲层，algan背势垒层，gan沟道层，algan势垒层；
18.(2)通过光刻、显影，刻蚀掉部分的algan势垒层、gan沟道层、algan背势垒层和i
‑
gan缓冲层，直至暴露出部分p
‑
gan层(即部分p
‑
gan层上方的algan势垒层、gan沟道层、algan背势垒层和i
‑
gan缓冲层被刻蚀掉)；此时p
‑
gan层上方分为hemt区与led区；hemt区包括i
‑
gan缓冲层、algan背势垒层、gan沟道层、algan势垒层；
19.(3)利用mg掺杂工艺，修复刻蚀对p
‑
gan层造成的损伤；
20.(4)通过光刻、电子束蒸发的方法，在hemt区的algan势垒层上沉积源电极和漏电极，热退火，形成欧姆接触；源电极和漏电极部分覆盖algan势垒层；源电极和漏电极未接触
21.(5)通过光刻、电子束蒸发的方法，在hemt区的algan势垒层上沉积具有肖特基特性的栅电极；栅电极位于源电极和漏电极之间；栅电极与源电极和漏电极未接触；获得含有hemt
‑
led区域的结构；
22.(6)衬底上有1个或多个含有hemt
‑
led区域的结构；各含有hemt
‑
led区域的结构之间通过光刻与icp刻蚀进行相互隔离；
23.(7)在电极表面和未被电极覆盖的algan势垒层上利用pecvd的技术沉积钝化层；
24.(8)在led区p
‑
gan的表面上沉积一层银反射层，而后经光刻、显影，icp刻蚀，形成所需要的银反射层图形；银反射层未完全覆盖p
‑
gan；
25.(9)在被刻蚀掉的银反射层的区域内部分涂覆一层负胶，在银反射层以及未被银反射层覆盖的p
‑
gan上沉积p电极；p电极与源电极接触；
26.(10)通过光刻胶剥离工艺，除去步骤(9)中光刻胶及其正上方区域led的p电极，形成若干个孔状结构；
27.(11)通过光刻、icp刻蚀，除去孔状结构下方p
‑
gan层、ingan/gan多量子阱层直至暴露出n
‑
gan层，形成深孔结构；
28.(12)在步骤(11)所产生的孔状结构中和p电极的上表面生长钝化层；
29.(13)通过光和icp刻蚀，除去步骤(12)中的孔状结构中的部分钝化层，孔结构中钝化层形成中形成孔状结构，直至暴露出n
‑
gan层；
30.(14)通过光刻，用电子束蒸发的方式在步骤(13)所刻蚀的区域沉积n电极；
31.(15)通过电子束蒸发的方式在钝化层以及孔状结构的n电极上沉积键合金属；
32.(16)将步骤(15)制备的集成外延片与另一沉积了金属键合层的衬底在高温高压下通过金属键合的方式键合在一起，然后通过机械磨削减薄和化学腐蚀的方式去除原外延的衬底(即步骤(1)中的衬底)，最后通过icp干法刻蚀的方式，暴露出n
‑
gan层(即去除步骤(1)中aln缓冲层，algan缓冲层)，达到衬底转移的目的；
33.(17)通过pecvd的技术在n
‑
gan层表面生长钝化层，起到保护n
‑
gan层的作用。
34.步骤(1)中aln缓冲层的厚度为100
‑
200nm，algan缓冲层的厚度为300
‑
500nm，n
‑
gan层的厚度为2
‑
4μm，ingan/gan多量子阱层的厚度为50
‑
90nm，p
‑
gan层的厚度为200
‑
300nm；i
‑
gan缓冲层的厚度为200
‑
300nm，algan背势垒层的厚度为40
‑
80nm，gan沟道层的厚度为60
‑
120nm，algan势垒层的厚度为20
‑
30nm，所述algan背势垒层的al组分浓度为0.1
‑
0.2，algan势垒层的al组分浓度为0.2
‑
0.3(数值为摩尔比，al占al和ga元素总和的摩尔比)。
35.步骤(1)中所述ingan/gan多量子阱结构为5
‑
9层。
36.步骤(4)所述hemt的源电极、漏电极独自为ti/al/ni/au多金属层；步骤(6)所述hemt的栅电极为ni/au多金属层；步骤(9)所述p电极为ni/ag/cr/pt合金或ni/ag/ti/cr/pt/an。
37.步骤(14)所述led的n电极为cr/al/ti/ni/au合金或ti/al/ti/au。
38.步骤(16)中金属键合是指利用au/sn合金进行整面键合，键合温度为250
‑
300℃，键合压力为4000
‑
5000mbar，键合时间为30
‑
60min。
39.步骤(17)完成后，通过光刻、刻蚀制备出漏、栅引出电极区域；具体是去除漏、栅电极上方或漏、栅电极一端正上方的所有外延材料(包括sio2钝化层，n
‑
gan层，ingan/gan多量子阱层，algan电子阻挡层，p
‑
gan层，gan缓冲层，algan背势垒层，gan沟道层以及algan势垒层)，采用pecvd生长sio2绝缘层对刻蚀侧壁进行钝化保护)，然后采用boe腐蚀的方法去除部分的sio2钝化层，引出金属层；采用电子束蒸发制备源、栅引出电极。
40.和现有技术相比，本实用新型具有以下有益效果和优点：
41.(1)本实用新型实现了hemt与嵌入式电极结构led单片集成，相比于垂直结构，嵌入式电极的器件电流分布均匀，散热性能好，另外电极不遮挡出光，能够有效提升led的光效。
42.(2)本实用新型利用hemt驱动led器件，可以将交流调制信号有效加载到led器件，
实现可见光通信系统；通过单片集成技术还可以减少封装引线导致的寄生电容、电阻，提高led器件的带宽。
附图说明
43.图1为本实用新型实施例选区刻蚀后hemt
‑
led集成片外延结构示意图；1
‑
衬底，2
‑
aln缓冲层，3
‑
algan缓冲层，4
‑
n
‑
gan，5
‑
ingan/gan多量子阱层，6
‑
algan电子阻挡层，7
‑
p
‑
gan层，8
‑
i
‑
gan缓冲层，9
‑
algan背势垒层，10
‑
gan沟道层，11
‑
algan势垒层；
44.图2为本实用新型实施例制备完hemt源漏栅电极和led的p、n电极后的结构示意图；1
‑
衬底，2
‑
aln缓冲层，3
‑
algan缓冲层，4
‑
n
‑
gan，5
‑
ingan/gan多量子阱层，6
‑
algan电子阻挡层，7
‑
p
‑
gan层，8
‑
i
‑
gan缓冲层，9
‑
algan背势垒层，10
‑
gan沟道层，11
‑
algan势垒层，12
‑
hemt的漏电极，13
‑
hemt的源电极，14
‑
hemt的栅电极，15
‑
ag反射层，16
‑
led的p电极，17
‑
第一钝化层，18
‑
led的n电极；
45.图3为本实用新型的实施例的制备完hemt
‑
led集成器件的结构示意图；4
‑
n
‑
gan，5
‑
ingan/gan多量子阱层，6
‑
algan电子阻挡层，7
‑
p
‑
gan层，8
‑
i
‑
gan缓冲层，9
‑
algan背势垒层，10
‑
gan沟道层，11
‑
algan势垒层，12
‑
hemt的漏电极，13
‑
hemt的源电极，14
‑
hemt的栅电极，15
‑
ag反射层，16
‑
led的p电极，17
‑
第一钝化层，18
‑
led的n电极，19
‑
金属键合层，20
‑
转移衬底，21
‑
第二钝化层；
46.图4为本实用新型的实施例hemt
‑
led集成器件的电极结构俯视剖视示意图。
具体实施方式
47.以下结合具体实施例和附图对本实用新型作进一步说明，但本实用新型的实施不限于此。
48.本实用新型的hemt
‑
led集成器件的结构示意图如图3所示。所述hemt与嵌入式电极结构led的单片集成器件，从下到上依次包括衬底20、金属键合层19、第一钝化层17、组合区域、p
‑
gan层7、algan电子阻挡层6、ingan/gan多量子阱层5、n
‑
gan层4和第二钝化层21；所述组合区域分为hemt区和led区，hemt区和led区相邻；所述hemt区从下到上依次包括电极层、algan势垒层11、gan沟道层10、algan背势垒层9、i
‑
gan缓冲层8；所述电极层包括源电极13、栅电极14、漏电极12；源电极13与led区中p电极16相连，源电极13、栅电极14和漏电极12被钝化层隔开，该钝化层与第一钝化层17组成整体；栅电极14位于源电极13和漏电极12之间；所述led区从下到上依次包括p电极16、ag反射层15；p电极16和ag反射层15都与p
‑
gan层7接触，ag反射层15镶嵌在p电极16中；algan势垒层11、gan沟道层10、algan背势垒层9以及i
‑
gan缓冲层8都与led区的p电极16接触。
49.hemt区中电极层设置在第一钝化层17上；led区中p电极16设置在第一钝化层17上。
50.所述器件包括n电极18，n电极18依次贯穿于第一钝化层17、p电极16、p
‑
gan层7、algan电子阻挡层6、ingan/gan多量子阱层5，n电极18的两端分别延伸至金属键合层19和n
‑
gan层4的内部；n电极18与p电极16、p
‑
gan层7、algan电子阻挡层6、ingan/gan多量子阱层5间界面处采用钝化层隔开。
51.所述n电极的表面设有钝化层，n电极的两端无钝化层，延伸至金属键合层内部的
部分n电极的表面无钝化层。
52.所述hemt区还包括栅引出电极、漏引出电极，栅引出电极与栅电极相连，漏引出电极与漏电极相连。栅引出电极和漏引出电极的上方无所有外延层。
53.实施例1
54.本实施例提供了一种hemt与嵌入式电极结构led的单片集成器件，hemt与嵌入式电极结构led的单片集成器件，从下到上依次包括衬底(转移衬底)、金属键合层、第一钝化层、组合区域、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层、n
‑
gan层和第二钝化层；所述组合区域分为hemt区和led区，hemt区和led区相邻；所述hemt区从下到上依次包括电极层、algan势垒层、gan沟道层、algan背势垒层、i
‑
gan缓冲层；所述电极层包括源电极、栅电极、漏电极；源电极与led区中p电极相连，源电极、栅电极和漏电极被钝化层隔开，该钝化层与第一钝化层组成整体；栅电极位于源电极和漏电极之间；所述led区从下到上依次包括p电极、ag反射层；p电极和ag反射层都与p
‑
gan层接触，ag反射层镶嵌在p电极中；algan势垒层、gan沟道层、algan背势垒层以及i
‑
gan层都与led区的p电极接触。hemt区中电极层设置在第一钝化层上；led区中p电极设置在第一钝化层上。所述器件包括n电极，n电极依次贯穿于第一钝化层、p电极、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层，n电极的两端分别延伸至金属键合层和n
‑
gan层的内部；n电极与p电极、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层间界面处采用钝化层隔开。所述n电极的表面设有钝化层，n电极的两端无钝化层，延伸至金属键合层内部的部分n电极的表面无钝化层。所述hemt区还包括栅引出电极、漏引出电极，栅引出电极与栅电极相连，漏引出电极与漏电极相连。
55.一种衬底转移外延hemt与led的单片集成器件的制备方法，包括以下步骤：
56.(1)利用mocvd技术，在si衬底上依次外延生长led全结构，所述led全结构包括100nm的aln缓冲层，300nm的algan缓冲层，2.4μm的n
‑
gan层，50nm的ingan/gan多量子阱层(5个周期)，100nm的algan电子阻挡层，200nm的p
‑
gan层；继续依次生长的hemt外延全结构，hemt外延全结构为200nm的i
‑
gan缓冲层，40nm的algan背势垒层，60nm的gan沟道层，20nm的algan势垒层；所述algan背势垒层的al组分浓度为0.15(摩尔比，al占al和ga元素总和的0.1
‑
0.2)，algan势垒层的al组分浓度为0.2(摩尔比，al占al和ga元素总和的0.2
‑
0.3)；
57.(2)在步骤(1)的外延结构上通过光刻、显影，使用icp刻蚀，刻蚀掉共计320nm厚的部分algan势垒层、gan沟道层、algan背势垒层和i
‑
gan缓冲层，直至暴露出p
‑
gan层，让集成器件分为hemt区与led区；hemt区包括i
‑
gan缓冲层、algan背势垒层、gan沟道层、algan势垒层；
58.(3)利用mg掺杂工艺，对暴露出来p
‑
gan层进行mg扩散掺杂，扩散深度为20nm，修复由于icp刻蚀对p
‑
gan层造成的损伤；p
‑
gan层表面mg会用酸溶解清洗掉；
59.(4)通过光刻、电子束蒸发的方法，在hemt区域的algan势垒层上不同地方沉积多层金属ti(20nm)/al(120nm)/ni(40nm)/au(50nm)，并在氮气氛围850℃的温度下退火30秒，分别形成源、漏电极欧姆接触；源漏电极中ti沉积在algan势垒层上；
60.(5)通过光刻、电子束蒸发的方法，在hemt区域的algan势垒层上源漏电极之间沉积多层金属ni(60nm)/au(100nm)，形成栅电极肖特基接触；栅电极中ni沉积在algan势垒层上；源电极、漏电极以及栅电极之间有间隔，不接触；
61.(6)除了步骤(5)完成的包含hemt
‑
led区域结构外，步骤(1)的外延结构上还可以
制备多个包含hemt
‑
led区域结构，各包含hemt
‑
led区域结构间通过光刻与icp刻蚀进行隔离；(即一个晶圆片上有很多个hemt
‑
led集成器件，每个集成器件之间隔离)；
62.(7)在步骤(6)所得芯片的hemt区表面即电极表面和未被电极覆盖的algan势垒层上，利用pecvd的技术沉积200nm的sio2钝化层；
63.(8)通过光刻、电子束蒸发的方法在led区p
‑
gan的表面上沉积一层200nm厚的银反射层，而后经光刻、显影，在选择区域使用icp刻蚀，形成所需要的银反射层图形；银反射层未完全覆盖p
‑
gan；
64.(9)通过bar光刻在银反射层图形间隙处沉积一层负胶，然后采用电子束蒸发和热蒸发的方式依次沉积金属ni(1nm)/ag(100nm)/ti(100nm)/cr(30nm)/pt(50nm)/an(300nm)，形成led的p电极并与hemt的源电极相连，通过光刻胶剥离技术，在ag反射层间隙处形成孔状结构；孔状结构贯穿p电极；p电极与hemt区的源电极、algan势垒层、gan沟道层、algan背势垒层和i
‑
gan缓冲层接触；
65.(10)通过光刻、icp刻蚀，除去孔状结构下方p
‑
gan层、ingan/gan多量子阱层直至暴露出n
‑
gan层，形成深孔结构，刻蚀深度为400nm；
66.(11)利用pecvd技术在步骤(10)所产生的孔状结构中和p电极的上表面生长sio2钝化层，起到保护和隔绝p
‑
gan和ingan/gan多量子阱的作用，sio2钝化层厚度为200nm；
67.(12)通过光刻、icp刻蚀，除去步骤(11)中的孔状结构中的部分sio2钝化层，直至暴露出n
‑
gan层，刻蚀深度为400nm；
68.(13)通过光刻，用电子束蒸发的方式在步骤(12)所刻蚀的区域沉积ti(20nm)/al(60nm)/ti(60nm)/au(1200nm)电极，并在200℃的n2氛围下退火1min，形成led的n电极；
69.(14)通过电子束蒸发的方式，在钝化层和n电极上依次沉积ni(30nm)/sn(1000nm)/au(300nm)/sn(300nm)作为键合金属层；
70.(15)将步骤(14)制备好的si基外延片与同样沉积了cr(30nm)/au(300nm)/sn(500nm)/au(200nm)的多层金属si衬底通过金属键合的方式键合在一起(利用au/sn合金进行整面键合)，键合温度为300℃，键合时间为4000mbar时间为40分钟；然后通过机械磨削减薄和化学腐蚀的方式去除外延si衬底，并结合icp干法刻蚀的方式，去除aln缓冲层和algan缓冲层，暴露出n
‑
gan层，达到衬底转移的目的；
71.(16)将步骤(15)暴露的n
‑
gan晶圆，在30％的koh溶液中浸泡1分钟，溶液的温度为70℃，使n
‑
gan的表面粗化，采用pecvd生长200nm的sio2钝化层保护n
‑
gan；
72.(17)通过光刻、刻蚀制备出漏、栅引出电极区域；具体是去除漏、栅电极上方或漏、栅电极一端正上方的所有外延材料(包括sio2钝化层，n
‑
gan层，ingan/gan多量子阱层，algan电子阻挡层，p
‑
gan层，gan缓冲层，algan背势垒层，gan沟道层以及algan势垒层)，采用pecvd生长sio2绝缘层对刻蚀侧壁进行钝化保护)，然后采用boe腐蚀的方法暴露出漏、栅电极pad金属(boe腐蚀是为了去除部分的sio2钝化层，引出金属层)，腐蚀时间为480秒，保留钝化层；
73.(18)将步骤(17)制备了侧壁护的晶圆采用电子束蒸发制备源、栅引出电极(引出电极沉积在暴露出的金属层上，引出电极结构的底部与引出金属层接触，侧壁是sio2钝化层)，电极结构为ti(100nm)/au(3300nm)。
74.图1为本实用新型实施例选区刻蚀后hemt
‑
led集成片外延结构示意图(即本实施
例中步骤(2)完成后的外延结构示意图)；1
‑
衬底，2
‑
aln缓冲层，3
‑
algan缓冲层，4
‑
n
‑
gan，5
‑
ingan/gan多量子阱层，6
‑
algan电子阻挡层，7
‑
p
‑
gan层，8
‑
i
‑
gan缓冲层，9
‑
algan背势垒层，10
‑
gan沟道层，11
‑
algan势垒层。
75.图2为本实用新型实施例制备完hemt源漏栅电极和led的p、n电极后的结构示意图(即本实施例的步骤(13)完成后的器件结构示意图)；1
‑
衬底，2
‑
aln缓冲层，3
‑
algan缓冲层，4
‑
n
‑
gan，5
‑
ingan/gan多量子阱层，6
‑
algan电子阻挡层，7
‑
p
‑
gan层，8
‑
i
‑
gan缓冲层，9
‑
algan背势垒层，10
‑
gan沟道层，11
‑
algan势垒层，12
‑
hemt的漏电极，13
‑
hemt的源电极，14
‑
hemt的栅电极，15
‑
ag反射层，16
‑
led的p电极，17
‑
第一钝化层，18
‑
led的n电极。
76.图4为本实用新型的实施例hemt
‑
led集成器件的电极结构俯视剖视示意图。
77.本实施例制备的hemt
‑
led单片集成系统实现了利用hemt器件的栅极电压来控制led的工作电流，调整发光强度。集成系统的体积为1mm*1mm，相比于传统hemt与led单片集成方法，该系统的led光输出功率提升10
‑
12％，光效提升10％。
78.实施例2
79.本实施例提供了一种hemt与嵌入式电极结构led的单片集成器件，所述集成器件分为hemt以及led两个区域，hemt区从下到上依次分布的转移衬底、键合金属层、钝化层、hemt栅源栅电极、algan势垒层、gan沟道层、algan背势垒层和i
‑
gan缓冲层、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层、n
‑
gan层和钝化层，led区从下到上依次分布的转移衬底、键合层、p电极、ag反射层、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层、n
‑
gan层、钝化层，n电极以嵌入电极的形式均匀分布于led中。n电极依次贯穿于钝化层、p电极、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层，n电极的两端分别延伸至金属键合层和n
‑
gan层的内部；n电极与p电极、p
‑
gan层、algan电子阻挡层、ingan/gan多量子阱层间界面处采用钝化层隔开。ag反射层镶嵌在p电极中。
80.本实施例还提供了一种制备hemt
‑
led单片集成器件的方法，包括以下步骤：
81.(1)利用mocvd技术，在sic衬底上外延生长led全结构，led全结构包括100nm的aln缓冲层，300nm的algan缓冲层，3.5μm的n
‑
gan层，90nm的ingan/gan多量子阱层(9个周期)，100nm的algan电子阻挡层，200nm的p
‑
gan层；继续生长的hemt外延全结构，hemt外延全结构为200nm的gan缓冲层，40nm的algan背势垒层，100nm的gan沟道层，20nm的algan势垒层，所述algan背势垒层的al组分浓度为0.15，algan势垒层的al组分浓度为0.3；
82.(2)在步骤(1)的外延结构上通过光刻、显影，使用icp刻蚀，刻蚀掉厚度共计360nm的部分algan势垒层、gan沟道层、algan背势垒层和gan缓冲层，直至暴露出p
‑
gan层，让集成器件分为hemt区与led区；hemt区包括i
‑
gan缓冲层、algan背势垒层、gan沟道层、algan势垒层；
83.(3)利用mg掺杂工艺，对暴露出来p
‑
gan层进行mg扩散掺杂，扩散深度为20nm，修复由于icp刻蚀对p
‑
gan层造成的损伤；
84.(4)通过光刻、电子束蒸发的方法，在hemt区域的algan势垒层上不同地方依次沉积多层金属ti(20nm)/al(120nm)/ni(40nm)/au(50nm)，并在氮气氛围850℃的温度下退火30秒，形成源、漏电极欧姆接触；
85.(5)通过光刻、电子束蒸发的方法，在hemt区域的algan势垒层上依次沉积多层金属ni(60nm)/au(100nm)，形成栅电极肖特基接触；栅电极中ni沉积在algan势垒层上；源电
极、漏电极以及栅电极之间有间隔，不接触；
86.(6)除了步骤(5)完成的包含hemt
‑
led区域结构外，步骤(1)的外延结构上还可以制备多个包含hemt
‑
led区域结构，各包含hemt
‑
led区域结构间通过光刻与icp刻蚀进行隔离；刻蚀深度为400nm；
87.(7)在步骤(6)所得芯片的hemt区表面即电极表面和未被电极覆盖的algan势垒层上，利用pecvd的技术沉积200nm的si3n4钝化层；
88.(8)通过光刻、电子束蒸发的方法在led区p
‑
gan的表面上沉积一层200nm厚的银反射层，而后经光刻、显影，在选择区域使用icp刻蚀，形成所需要的银反射层图形；银反射层未完全覆盖p
‑
gan；
89.(9)通过bar光刻在银反射层图形间隙处沉积一层负胶，然后采用电子束蒸发和热蒸发的方式依次沉积金属ni(1nm)/ag(100nm)/ti(100nm)/cr(30nm)/pt(50nm)/an(300nm)，形成led的p电极并与hemt的源电极相连，通过光刻胶剥离技术，在ag反射层间隙处形成孔状结构；孔状结构贯穿p电极；p电极与hemt区的源电极、algan势垒层、gan沟道层、algan背势垒层和i
‑
gan缓冲层接触；
90.(10)通过光刻、icp刻蚀，除去孔状结构下方p
‑
gan层、ingan/gan多量子阱层直至暴露出n
‑
gan层，形成深孔结构，刻蚀深度为300nm；
91.(11)利用pecvd技术在步骤(10)所产生的孔状结构中生长si3n4钝化层，起到保护和隔绝p
‑
gan和ingan/gan多量子阱的作用，si3n4钝化层厚度为200nm；
92.(12)通过光刻、icp刻蚀，除去步骤(11)中的孔状结构中的部分si3n4钝化层，直至暴露出n
‑
gan层，刻蚀深度为300nm；
93.(13)通过光刻，用电子束蒸发的方式在步骤(12)所刻蚀的区域沉积ti(20nm)/al(60nm)/ti(60nm)/au(1200nm)电极，并在200℃的n2氛围下退火1min，形成led的n电极；
94.(14)通过电子束蒸发的方式，在hemt
‑
led外延片的整个区域上(在钝化层和n电极上)依次沉积ni(30nm)/sn(1000nm)/au(300nm)/sn(300nm)作为键合金属层；
95.(15)将步骤(14)制备好的sic基外延片与同样沉积了cr(30nm)/au(300nm)/sn(500nm)/au(200nm)的多层金属si衬底通过金属键合的方式键合在一起，键合温度为300℃，键合时间为4000mbar时间为40分钟；然后通过机械磨削减薄和化学腐蚀的方式去除外延sic衬底，并结合icp干法刻蚀的方式，去除aln缓冲层和algan缓冲层，暴露出led区域的n
‑
gan层，达到衬底转移的目的；
96.(16)将步骤(15)暴露的n
‑
gan晶圆，在30％的koh溶液中浸泡1分钟，溶液的温度为70℃，使n
‑
gan的表面粗化，采用pecvd生长200nm的si3n4钝化层保护n
‑
gan；
97.(17)在对应的漏、栅引出电极区域进行光刻、刻蚀，去除漏、栅电极对应部分上面的所有材料，采用pecvd生长500nm的si3n4绝缘层对gan等刻蚀侧壁进行钝化保护，然后采用boe腐蚀的方法暴露出漏、栅电极pad金属，腐蚀时间为480秒，保留钝化层；
98.(18)将步骤(17)制备了侧壁护的晶圆采用电子束蒸发制备源、栅引出电极，电极结构为ti(100nm)/au(1000nm)。
99.本实用新型的hemt
‑
led集成器件的结构示意图如图3所示。
100.图4为本实用新型的hemt
‑
led集成器件的电极结构俯视剖视示意图。
101.本实施例制备的hemt
‑
led单片集成系统实现了利用hemt器件的栅极电压来控制
led的工作电流，调整发光强度。相比于传统hemt与led单片集成方法，该系统的led光输出功率提升10
‑
12％，光效提升10％。
102.本实施例制备得到的hemt
‑
led单片集成系统与实施例1类似，在此不再赘述。
103.上述实施方式仅为本实用新型的优选实施方式，不能以此来限定本实用新型保护的范围，本领域的技术人员在本实用新型的基础上所做的任何非实质性的变化及替换均属于本实用新型所要求保护的范围。