栅极驱动电路和显示面板的制作方法

1.本技术涉及显示技术领域，尤其涉及一种栅极驱动电路和显示面板。


背景技术：

2.液晶显示装置作为目前显示行业的主流显示设备，其设计和技术在随着时代以及人们的需求不断更新。目前大多数液晶显示屏都采用栅极驱动电路取代栅极驱动器(gate driver)的外接栅极驱动芯片，已实现面板的窄边框。
3.现有的栅极驱动电路都是用n
‑
a级的输出作为n级的开启信号，用n b的输出作为n级的复位信号，但是到栅极驱动电路的最后一级或几级栅极驱动单元往往需要一个复位信号使栅极驱动电路的最后一级或几级栅极驱动单元停止输出高信号。目前一般采用的方法是直接增加一个复位信号，这样多一个信号花费增加，或者用栅极驱动电路第一级的帧开启信号作为复位信号，这种方法的栅极驱动电路在最后几级或者dummy级在空白时间内的稳定性风险增加，导致栅极驱动电路的信赖性风险增大。


技术实现要素：

4.本技术的目的是提供一种栅极驱动电路和显示面板，不需要额外增加信号数量，对最后几级或者最后一级栅极驱动单元进行复位的同时减少信号数量和增加空白时间内栅极驱动电路的稳定性。
5.本技术公开了一种栅极驱动电路，所述栅极驱动电路包括多行扫描线、至少两根时钟信号线和多个级联的栅极驱动单元，至少两根时钟信号线输出至少两个不同的时钟信号；多个级联的栅极驱动单元与所述多行扫描线对应，每个栅极驱动单元连接对应的时钟信号线，以接收对应的所述时钟信号，生成栅极驱动信号并输出至对应的所述扫描线；所述栅极驱动电路还包括复位信号产生电路；所述复位信号产生电路的输入端接收所述时钟信号中的至少一个，以及最后一级栅极驱动单元输出的栅极驱动信号，生成复位信号；输出端将所述复位信号输出至最后一级栅极驱动单元的复位端；其中，所述复位信号产生电路生成的复位信号在每一帧内的开始时刻不早于当前帧画面的所述最后一级栅极驱动单元的栅极驱动信号的结束时刻，所述复位信号的结束时刻不晚于下一帧画面的帧启动信号的开始时刻。
6.可选的，所述栅极驱动单元分为至少两组，每组所述栅极驱动单元中对应的所述栅极驱动单元依次级联，不同组的所述栅极驱动单元连接不同的时钟信号线，同一组栅极驱动单元连接相同的时钟信号线；所述复位信号产生电路接收所有栅极驱动单元中的最后一级栅极驱动单元输出的栅极驱动信号；所述复位信号产生电路的输出端将所述复位信号同时输出至每组所述栅极驱动单元中的最后一级栅极驱动单元的复位端。
7.可选的，所述显示面板有n条扫描线，所述栅极驱动电路有n 1 个栅极驱动单元，前n个栅极驱动单元对应n条扫描线，第n 1个所述栅极驱动单元为虚拟栅极驱动单元，所述虚拟栅极驱动单元输出的栅极驱动信号输出至所述第n级栅极驱动单元的复位端；所述复
位信号产生电路的输出端将所述复位信号输出至所述虚拟栅极驱动单元的复位端。
8.可选的，所述复位信号的开始时刻与所述最后一级栅极驱动单元的栅极驱动信号的结束时刻为同一时刻。
9.可选的，所述复位信号产生电路包括复位控制模块、复位信号输出模块和电压维持模块；所述最后一级栅极驱动单元的输出端连接至所述复位控制模块的控制端，所述复位控制模块的输入端连接至一标准高电平；所述复位控制模块的输出端连接至所述复位信号输出模块的控制端；所述复位信号输出模块的输入端连接至所述时钟信号中的至少一个；所述电压维持模块设置在所述复位信号输出模块的控制端与所述复位信号输出模块的输出端之间；所述复位信号输出模块的输出端输出所述复位信号，并将所述复位信号输出至所述最后一级栅极驱动单元的复位端。
10.可选的，所述复位信号产生电路包括复位控制模块、复位信号输出模块和电压维持模块；所述最后一级栅极驱动单元的输出端连接至所述复位控制模块的控制端，所述复位控制模块的输入端连接至所述复位控制模块的控制端；所述复位控制模块的输出端连接至所述复位信号输出模块的控制端；所述复位信号输出模块的输入端连接至所述时钟信号中的至少一个；所述电压维持模块设置在所述复位信号输出模块的控制端与所述复位信号输出模块的输出端之间；所述复位信号输出模块的输出端输出所述复位信号，并将所述复位信号输出至所述最后一级栅极驱动单元的复位端。
11.可选的，所述时钟信号至少包括第一时钟信号和第二时钟信号，所述第一时钟信号输入至所述复位信号输出模块的输入端；所述复位信号产生电路还包括下拉模块，所述下拉模块的输入端接收一低电压信号，所述下拉模块的控制端接收所述第二时钟信号，所述下拉模块的输出端连接所述复位信号输出模块的输出端。
12.可选的，所述时钟信号至少包括第一时钟信号，所述第一时钟信号输入至所述复位信号输出模块的输入端；所述复位信号产生电路还包括下拉模块，所述下拉模块的输入端接收一低电压信号，所述下拉模块的控制端接收帧启动信号，所述下拉模块的输出端连接所述复位信号输出模块的输出端。
13.可选的，所述复位控制模块包括第一晶体管，复位信号输出模块包括第二晶体管，所述下拉模块包括第三晶体管和第四晶体管；所述电压维持模块包括第一电容；所述时钟信号至少包括第一时钟信号和第二时钟信号；所述最后一级栅极驱动单元的输出端连接至所述第一晶体管的控制端，所述第一晶体管的输入端连接至一标准高电平；所述第一晶体管的输出端连接至所述第二晶体管的控制端；所述第二晶体管的输入端连接至所述第一时钟信号；所述第一电容设置在所述第二晶体管的控制端与所述第二晶体管的输出端之间；所述第二晶体管的输出端输出所述复位信号，并将所述复位信号输出至所述最后一级栅极驱动单元的复位端；所述第三晶体管的控制端接收所述第二时钟信号，输入端接收一低电平信号，输出端连接所述第一晶体管的输出端；所述第四晶体管的控制端连接所述第二时钟信号，输入端接收一低电平信号，输出端连接所述第二晶体管的输出端。
14.本技术还公开了一种显示面板，包括时序控制模块以及如上任一所述的栅极驱动电路，其中，所述时序控制模块生成时钟信号以及帧启动信号，所述栅极驱动电路根据时钟信号以及帧启动信号生成栅极驱动信号并输出至所述栅极驱动电路的扫描线以驱动所述显示面板；所述栅极驱动电路包括复位信号产生电路，所述复位信号产生电路的输入端接
收所述时钟信号中的至少一个，以及最后一级栅极驱动单元输出的栅极驱动信号，生成复位信号；输出端将所述复位信号输出至最后一级栅极驱动单元的复位端。
15.相对于增加新的信号来对栅极驱动电路的最后几级的栅极驱动单元进行复位的方案来说，本技术不需要额外增加行的信号数量，从而避免信号数量增加而增加产品成本，本技术设置复位信号产生电路通过栅极驱动电路已有的信号生成复位信号并输出，保证栅极驱动电路最后几级或者dummy级在栅极驱动电路充电结束后及时复位，减少无复位信号或者以帧启动信号作为复位信号时电路中薄膜晶体管器件的负载，对最后几级或者最后一级栅极驱动单元进行复位的同时增加空白时间内栅极驱动电路的稳定性。
附图说明
16.所包括的附图用来提供对本技术实施例的进一步的理解，其构成了说明书的一部分，用于例示本技术的实施方式，并与文字描述一起来阐释本技术的原理。显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
17.图1是本技术的第一实施例的一种栅极驱动电路的结构示意图；
18.图2是本技术的第一实施例的复位信号的波形示意图；
19.图3是本技术的第二实施例的一种栅极驱动电路的结构示意图；
20.图4是本技术的第二实施例的复位信号的波形示意图；
21.图5是本技术的第三实施例的复位信号产生电路的结构示意图；
22.图6是本技术的第四实施例的复位信号产生电路的结构示意图；
23.图7是本技术的第五实施例的复位信号产生电路的结构示意图；
24.图8是本技术的第六实施例的复位信号产生电路的结构示意图；
25.图9是本技术的第六实施例的复位信号产生电路中的信号波形示意图；
26.图10是本技术的第七实施例的复位信号产生电路的结构示意图；
27.图11是本技术的第八实施例的一种栅极驱动电路的结构示意图；
28.图12是本技术的第九实施例的一种栅极驱动电路的结构示意图；
29.图13是本技术的第十实施例的一种栅极驱动电路的结构示意图；
30.图14是本技术的第十实施例的复位信号产生电路的结构示意图；
31.图15是本技术的第十实施例的复位信号以及相关时序信号的波形示意图；
32.图16是本技术的第十实施例的复位信号以及相关时序信号的波形示意图；
33.图17是本技术的第十一实施例的显示面板的结构示意图。
34.其中，100、显示面板；110、栅极驱动电路；120、时序控制模块；130、栅极驱动单元；140、复位信号产生电路；141、复位控制模块；142、复位信号输出模块；143、下拉模块；144、电压维持模块；150、扫描线；160、第一时钟信号线；170、第二时钟信号线； c1、第一电容；t1、第一晶体管；t2、第二晶体管；t3、第三晶体管； t4、第四晶体管；clk、时钟信号接收端；input、输入端；output、输出端；reset、复位端；clk1、第一时钟信号；clk2、第二时钟信号；clk3、第三时钟信号；clk4、第四时钟信号；clk5、第五时钟信号；clk6、第六时钟信号；stv、帧启动信号；vgh、标准高电平；vss、标准低电平；gnd、接地端。
具体实施方式
35.需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本技术可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
36.在本技术的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/ 或其组合。
37.另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本技术的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
38.此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
39.下面参考附图和可选的实施例对本技术作详细说明。
40.图1是本技术的第一实施例的一种栅极驱动电路的示意图；图2 是本技术的第一实施例的复位信号的波形示意图；如图1所示，作为本技术的一实施例，公开了一种栅极驱动电路110，栅极驱动电路110 包括多行扫描线150、至少两根时钟信号线和多个级联的栅极驱动单元130，至少两根时钟信号线输出至少两个不同的时钟信号；多个级联的栅极驱动单元130与所述多行扫描线150一一对应，每个栅极驱动单元130连接对应的时钟信号线，以接收对应的所述时钟信号，生成栅极驱动信号并输出至对应的所述扫描线150。
41.以图1示例说明，两根时钟信号线分别为第一时钟信号线160和第二时钟信号线170，奇数列栅极驱动单元对应连接第一时钟信号线 160接收第一时钟信号clk1，偶数列栅极驱动单元对应连接第二时钟信号线170接收第二时钟信号clk2，第一时钟信号clk1和第二时钟信号clk2都是周期性信号，且最后一级的栅极驱动信号goutn基于第二时钟信号产生。
42.每个栅极驱动单元130包括接收标准高电平vgh的标准高电平输入端，接收标准低电平vgl的标准低电平输入端，接收时钟信号的时钟信号输入端clk，还包括输入端input，输出端output以及复位端 reset，第一个栅极驱动单元的输入端连接帧启动信号stv，输出端输出第一扫描线g1对应的扫描信号至第一扫描线，复位端reset连接下一级栅极驱动单元130的输出端output，除第一级栅极驱动单元外，所有的栅极驱动单元130的输入端input连接上一级栅极驱动单元的输出端output；除最后一级栅极驱动单元外，所有的栅极驱动单元的复位端reset连接下一级栅极驱动单元的输出端output。
43.所述栅极驱动电路110还包括复位信号产生电路140，所述复位信号产生电路140的输入端接收所述时钟信号中的至少一个，以及最后一级栅极驱动单元输出的栅极驱动信号，生成复位信号reset_0ut；输出端将所述复位信号输出至最后一级栅极驱动单元的复位
端。由于最后一级栅极驱动单元无法进行自动复位，且也没有下级栅极驱动单元输出栅极驱动信号进行复位，故本技术通过复位信号产生电路根据时钟信号以及最后一级栅极驱动单元的栅极驱动信号生成复位信号，对最后一级栅极驱动单元进行复位。
44.图2是本技术的第一实施例的复位信号的波形示意图；如图2所示，复位时需要考虑显示面板的正常显示，故复位时间不能太长或者太短，所述复位信号产生电路生成的复位信号在每一帧内的开始时刻不早于当前帧画面的所述最后一级栅极驱动单元的栅极驱动信号的结束时刻，所述复位信号的结束时刻不晚于下一帧画面的帧启动信号的开始时刻。
45.作为本技术的优选方案，所述复位信号开始时刻与所述最后一级栅极驱动单元的栅极驱动信号的结束时刻为同一时刻，reset_0ut信号在gountn下降沿导通，不影响gountn的正常驱动；所述复位信号的结束时刻与下一帧画面的帧启动信号的开始时刻为同一时刻， reset_0ut信号在stv上升沿截止，使下一帧信号输出之前，最后一级栅极单元始终维持在复位状态，从而对最后一级栅极驱动单元的下拉时间可以持续更长，下拉效果达到最佳。
46.图3是本技术的第二实施例的一种栅极驱动电路的示意图；作为本技术的另一实施例，与上述实施例不同的是，最后一级栅极驱动单元为虚拟栅极驱动单元，具体的，所述显示面板有n条扫描线150，所述栅极驱动电路110有n 1个栅极驱动单元130，前n个栅极驱动单元130对应n条扫描线，第n 1个所述栅极驱动单元为虚拟栅极驱动单元(dummy)，所述虚拟栅极驱动单元输出的栅极驱动信号输出至所述第n级栅极驱动单元的复位端；所述复位信号产生电路140的输出端将所述复位信号输出至所述虚拟栅极驱动单元的复位端。
47.其中，n的取值为偶数，奇数列栅极驱动单元对应连接第一时钟信号线160接收第一时钟信号clk1，偶数列栅极驱动单元对应连接第二时钟信号线170接收第二时钟信号clk2，所述复位信号产生电路140根据所述虚拟栅极驱动单元输出的栅极驱动信号gontn 1以及第二时钟信号clk2生成复位信号以输出所述虚拟栅极驱动单元的复位端。
48.图5是本技术的第三实施例的复位信号产生电路的结构示意图；如图5所示，作为本技术的第三实施例，是对上述任一实施例中的进一步完善和细化，所述复位信号产生电路140包括复位控制模块141、复位信号输出模块142和电压维持模块144。
49.所述最后一级栅极驱动单元的输出端goutn 1连接至所述复位控制模块141的控制端，所述复位控制模块141的输入端连接至一标准高电平vgh；所述复位控制模块141的输出端连接至所述复位信号输出模块142的控制端；所述复位信号输出模块142的输入端连接至所述时钟信号中的至少一个；所述电压维持模块144设置在所述复位信号输出模块142的控制端与所述复位信号输出模块142的输出端之间；所述复位信号输出模块142的输出端输出所述复位信号 reset_0ut，并将所述复位信号输出至所述最后一级栅极驱动单元的复位端。
50.标准高电平vgh优先给电压维持模块144进行充电，待最后一级栅极驱动单元的输出端输出栅极驱动信号断开后，复位控制模块141 无法继续接入标准高电平维持复位信号输出模块142的导通，此时电压维持模块141通过放电维持复位信号输出模块142的控制端的打开，从而使得复位信号的完整输出，避免栅极驱动信号goutn在最后一级时，由于受阻抗的影响导致波形变形，打开复位信号输出模块 142的控制端的时间有限，而复位信号输
出不完整。
51.其中，所述电压维持模块144主要包括电容，所述复位控制模块 141和所述复位信号输出模块142一般为高电平导通的薄膜晶体管，当然，所述复位控制模块141和所述复位信号输出模块142也可以是其他能实现该模块在复位电路的功能的电路，在此不再一一讲述。
52.图6是本技术的第四实施例的复位信号产生电路的结构示意图；作为本技术的第四实施例，对第三实施例进行了进一步改善，所述时钟信号至少包括第一时钟信号clk1和第二时钟信号clk2，所述第一时钟信号clk1输入至所述复位信号输出模块142的输入端；
53.所述复位信号产生电路140还包括下拉模块143，所述下拉模块143的输入端接收一低电压信号vss，低电压信号包括但不仅限于接地，时钟信号为低电平信号时也可以作为下拉模块143的输入端的接收信号；所述下拉模块143的控制端接收所述第二时钟信号clk2，所述下拉模块143的输出端连接所述复位信号输出模块142的输出端以及复位控制模块141的输出端。
54.输出两个时钟信号中的其中一个时钟信号的波形作为复位信号，导通时间由时钟信号决定，第一时钟信号clk1和第二时钟信号clk2 都是周期性信号，且最后一级的栅极驱动信号goutn基于第二时钟信号产生，第一时钟信号clk1有效时间内对应栅极驱动信号，两者组合作为复位信号，复位信号产生电路实施更加简单，且可靠性高。
55.图7是本技术的第五实施例的复位信号产生电路的结构示意图；作为本技术的第五实施例，与第四实施例不同的是，所述下拉模块以帧启动信号stv作为控制打开的信号，具体的，如图5所示，所述下拉模块143的输入端接收一低电压信号vss，所述下拉模块143的控制端接收帧启动信号stv，所述下拉模块143的输出端连接所述复位信号输出模块的输出端。
56.图8是本技术的第六实施例的复位信号产生电路的结构示意图；
57.图9是本技术的第六实施例的复位信号产生电路中的信号波形示意图；作为本技术的第六实施例，是对上述所有实施例的细化和完善，如图8和图9所示，所述复位控制模块141包括第一晶体管t1，复位信号输出模块142包括第二晶体管t2，所述下拉模块143包括第三晶体管t3和第四晶体管t4；所述电压维持模块包括第一电容c1；所述时钟信号至少包括第一时钟信号clk1和第二时钟信号clk2。
58.其中，所述最后一级栅极驱动单元的输出端连接至所述第一晶体管t1的控制端，所述第一晶体管t1的输入端连接至一标准高电平 vgh；所述第一晶体管t1的输出端连接至所述第二晶体管t2的控制端；所述第二晶体管t2的输入端连接至所述第一时钟信号clk1；所述第一电容c1设置在所述第二晶体管t2的控制端与所述第二晶体管 t2的输出端之间；所述第二晶体管t2的输出端输出所述复位信号，并将所述复位信号输出至所述最后一级栅极驱动单元的复位端；所述第三晶体管t3的控制端接收所述第二时钟信号clk2，输入端接收一低电平信号vss，输出端连接所述第一晶体管的输出端；所述第四晶体管t4的控制端连接所述第二时钟信号clk2，输入端接收一低电平信号，输出端连接所述第二晶体管t2的输出端。
59.参考图8和图9，t1时间，goutn高电平期间，clk1为低电平， clk2高电平；q点电位从低电平上升到v1电位；t2时间，goutn低电平，clk1高电平，clk2低电平；q点电位上升至v2
电位；t3时间， goutn低电平，clk1低电平，clk2高电平；q点电位下降到低电平电位，复位信号reset_out在t2时间内输出；vgh通过t1给电容c1 充电；goutn控制t1的导通，控制c1的充电时间；clk1通过t2输出复位信号；c1维持t2的导通；clk2控制t3和t4下拉对电容c1 进行放电。
60.图10是本技术的第七实施例的复位信号产生电路的结构示意图；如图10所示，与上述实施例不同的是，所述复位控制模块141 包括第一晶体管，所述第一晶体管t1的输入端与控制端短接，输入端不需要连接标准高电平信号，直接使用控制端接收的最后一级栅极驱动信号作为输入信号，可以再次节省信号以及需要连入该信号的走线空间。
61.图11是本技术的第八实施例的一种栅极驱动电路的结构示意图；本技术增加复位信号产生电路140，利用时序控制模块中已有的信号生成复位信号，以对最后一级或者最后几级栅极驱动单元进行复位，当栅极驱动单元可以划分为两组或者三组时，以两组为例，则需要对每组中的最后一级栅极驱动单元130进行复位，复位信号产生电路140的输出端同时连接两组中的最后一级栅极驱动单元130的复位端以对最后两级栅极驱动单元进行复位，例如两组中最后一级分别为第n 1级和第n 2级，如此接收第n 2级对应的栅极驱动信号和时序控制信号生成对应第n 2级的复位信号对第n 1级和第n 2级栅极驱动单元进行复位，n为大于等于2的自然数，一个复位信号产生电路便可实现最后一级或最后几级的栅极驱动单元的复位，其中最后两级可以是栅极驱动单元，也可以是虚拟栅极驱动单元，复位信号产生电路140对最后两级栅极驱动单元复位也可以是对最后两级dummy进行复位。
62.图12是本技术的第九实施例的一种栅极驱动电路的结构示意图；如图12所示，也可以每组栅极驱动单元都对应设置有一个复位信号产生电路140，每个所述复位信号产生电路的输出端连接每组栅极驱动单元130中最后一级的栅极驱动单元的复位端，每个所述复位信号产生电路的输入端接收所述时序控制信号以及最后一级的栅极驱动单元的所述栅极驱动信号生成复位信号，以将最后一级所述栅极驱动单元进行复位，例如两组中最后一级分别为第n 1级和第n 2级，如此接收第n 1级对应的栅极驱动信号和时序控制信号生成对应第 n 1级的复位信号对第n 1级栅极驱动单元进行复位，接收第n 2级对应的栅极驱动信号 2和时序控制信号生成对应第n 2级的复位信号对第n 2级进行复位，n为大于等于2的自然数，一个复位信号产生电路便可实现最后一级栅极驱动单元的复位。
63.图13是本技术的第十实施例的一种栅极驱动电路的结构示意图；图14是本技术的第十实施例的复位信号产生电路的结构示意图； 15是本技术的第十实施例的复位信号以及相关时序信号的波形示意图；图16是本技术的第十实施例的复位信号以及相关时序信号的波形示意图；作为本技术的另一实施例，参考图13至图16所示，本实施例中，时钟信号包括clk1至clk6供6个时钟信号，根据6个时钟信号生成所有的栅极驱动单元对应的栅极驱动信号，复位信号产生电路主要由4个薄膜晶体管(tft)组成，四个薄膜晶体管分别为第一晶体管t1、第二晶体管t2、第三晶体管t3和第四晶体管t4；其中，第一晶体管t1的栅极接收栅极驱动电路最后一级的输出信号goutn，此时最后一级栅极驱动单元为虚拟栅极驱动单元。作为第一晶体管 t1的打开信号，其打开信号可以是最后一级的输出信号或者是一种高电平信号vgh；第三晶体管t3的打开信号为栅极驱动电路的时钟信号clk5，输出信号为另一时钟信号clk2；然后第一晶体管t1和第三晶体管t3共同作用的输出信号作为第二晶体管t2的打开信号，其输入信号为时钟信号clk2，值得注意的是clk2和clk5两条时钟信号是一对相
对信号；clk2信号的高电平对应clk5的低电平，clk5信号的高电平时对应clk2的低电平，第四晶体管t4的打开信号以及输入信号与第三晶体管t3相同。
64.根据图15和图16所示，对应q点波形，在电位第一次上升的开始时间到结束时间，即t1时间，goutn高电平，ck2低电平，ck5高电平；q点电位从低电平上升到v1电位；在电位第一次上升的结束时间到第二次上升的结束时间，即t2时间，goutn高电平；ck2和 ck5都是低电平；q点电位上升到v2；t3时间，goutn低电平，ck2 高电平，ck5低电平；q点电位上升到最高电位v3电位；t4时间， goutn低电平，ck2和ck5低电平；q点电位下降到v4电位；t5时间， goutn低电平，ck2低电平，ck5高电平；q点电位下降到低电平电位，复位信号在t3时间内输出，以对最后一级或最后几级虚拟栅极驱动单元进行复位。
65.图17是本技术的第十一实施例的显示面板的结构示意图；如图 17所示，本实施例公开了一种显示面板100，包括时序控制模块120 以及如上任一实施例中所述的栅极驱动电路110，其中，所述时序控制模块120生成时钟信号clk以及帧启动信号stv，所述栅极驱动电路110根据时钟信号以及帧启动信号生成栅极驱动信号并输出至所述栅极驱动电路的扫描线以驱动所述显示面板110；所述栅极驱动电路110包括复位信号产生电路140，所述复位信号产生电路140的输入端接收所述时钟信号中的至少一个，以及最后一级栅极驱动单元 130输出的栅极驱动信号，生成复位信号；输出端将所述复位信号输出至最后一级或者最后几级dummy进行复位。
66.需要说明的是,本技术的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下, 以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果
67.本技术的技术方案可以广泛用于各种显示面板，如tn(twistednematic，扭曲向列型)显示面板、ips(in
‑
plane switching，平面转换型)显示面板、va(vertical alignment，垂直配向型)显示面板、mva(multi
‑
domain vertical alignment，多象限垂直配向型) 显示面板，当然，也可以是其他类型的显示面板，如oled(organiclight
‑
emitting diode，有机发光二极管)显示面板，均可适用上述方案。
68.以上内容是结合具体的可选实施方式对本技术所作的进一步详细说明，不能认定本技术的具体实施只局限于这些说明。对于本技术所属技术领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本技术的保护范围。