一种自适应阻抗匹配多赫蒂功率放大器的方法与流程

1.本发明属于多赫蒂功率放大器阻抗匹配技术领域，尤其是涉及一种自适应阻抗匹配多赫蒂功率放大器的方法。


背景技术：

2.在4g、5g、wifi等现代通信系统中，功率放大器的效率指标越来越重要。当代通信系统要利用更多的频带宽度，具有更多的通道数，必然导致更多的功率放大器。现有技术的功率放大器，只能提供最多35％～40％左右的效率，多达60％以上的电能转化成热能浪费掉了。因此无论是终端产品，还是通信基站，提高所用功率放大器的效率，成为越来越迫切的问题。
3.现有技术实现的高效率功放，有多赫蒂、f类功放等类型，通过开关，或者阻抗调配的方式，动态改变功放的阻抗匹配环境，实现高效率。
4.现有技术实现的多赫蒂类型由载波功放ca与峰值功放pk支路构成。典型情况下，只有一个峰值功放支路时，两个放大器并联，载波放大器后串联λ/4微带线，起阻抗变换作用；峰值放大器前串联λ/4微带线，起相位平衡作用。现有技术实现的多赫蒂功放存在问题如下：
5.(1)必须具备1/4波长变换线导致的问题。
6.1/4波长变换线，无论在芯片上实现，还是在模块基板上实现，长度都比较长，面积都比较大。典型地，如果在gaas芯片上实现10ω到5ω的阻抗1/4波长变换线，要占用大约200um2的面积，甚至超过了gaas芯片上真正具有功率放大作用的管芯的面积。在模块基板上实现，占用面积比重更大。
7.(2)体积大、难以小型化，成本高。
8.1/4波长变换线的高占用面积导致的一个直接后果就是芯片和模块面积比较大，难以小型化，成本居高不下。
9.(3)效率提升有限。
10.由于1/4波长变换线是制作在芯片或模块基板上，这些衬底材料本身就有损耗，再加上传输线的微波辐射效应，使1/4波长变换线通常要损失一定的能量。典型地，在gaas上实现的10ω到5ω的阻抗1/4波长变换线，在2ghz频段时，典型插入损耗是1dbm。会使效率降低10％以上。而且，频率越高，损耗越高。
11.(4)难以宽带工作。
12.1/4波长变换线本身具有窄带工作特性，理论分析表明，无论是阻抗变换，还是相位平衡，这种技术都只针对一个频点有效，难以实现宽带工作。因此现有采用1/4波长变换线的多赫蒂功放通常难以宽带工作。
13.本发明提出了一种自适应阻抗匹配多赫蒂功率放大器芯片及模块技术。


技术实现要素：

14.有鉴于此，本发明旨在提出一种自适应阻抗匹配多赫蒂功率放大器的方法，以解决λ/4微带线造成芯片面积大、模块体积大、效率提升有限、带宽不足的问题。
15.为达到上述目的，本发明的技术方案是这样实现的：
16.一种自适应阻抗匹配多赫蒂功率放大器的方法，包括以下步骤：
17.1)载波功放负载采用lc网络匹配于其最佳负载匹配点高一倍的区域，并设置输出合路阻抗与载波功放最佳匹配点一致；
18.2)当输入功率没有达到载波功放饱和时，峰值功放没有启动；当输入功率升高时，峰值功放开始工作，将载波功放、峰值功放进行匹配；
19.3)将载波功放和峰值功放进行相位补偿；
20.其中，步骤1)中载波功放、峰值功放匹配过程如下：将载波功放输出匹配于偏离最佳匹配点一倍的位置，设置峰值功放匹配于输出合路阻抗的位置；
21.步骤2)中载波功放、峰值功放匹配过程如下：峰值功放牵引载波功放外部匹配环境从载波功放输出初始匹配点向载波功放最佳匹配点牵引，直到峰值功放达到饱和，载波功放输出匹配于最佳阻抗匹配点；
22.步骤3)中相位补偿过程如下：在微波信号经过峰值功放通路和载波功放通路后，合路时相位相同，在峰值功放功率晶体管前放置相位补偿电路。
23.进一步的，多赫蒂功放技术利用电感和电容串联形成的阻抗匹配网络。
24.进一步的，步骤1)中最佳匹配点是根据负载牵引测试结果或仿真结果得到载波功放的输出最佳匹配点。
25.进一步的，最佳匹配点为：zloadca＝(4 5j)ω，其中，j代表虚部。
26.进一步的，最佳匹配点一倍的匹配点为：(8 5j)ω，其中，j代表虚部。
27.进一步的，载波功放输出初始匹配点向载波功放最佳匹配点牵引即：载波功放的匹配点将从初始匹配点(8 5j)ω，向最佳匹配点(4 5j)ω运动，
28.其中，j代表虚部。
29.进一步的，合路阻抗最佳匹配点范围为：4ω
±
2ω；
30.进一步的，合路阻抗最佳匹配点为：4ω。
31.进一步的，步骤3)中的相位补偿在400μm～800μm的芯片上金属传输线或在通过调节芯片到模块的键合线，通过传输线或键合线长度调节补偿相位长。
32.相对于现有技术，本发明所述的一种自适应阻抗匹配多赫蒂功率放大器的方法具有以下有益效果：
33.(1)本发明所述的自适应阻抗匹配多赫蒂功率放大器芯片及模块技术，无需1/4波长变换线，可以大大节约芯片面积，降低成本，并简化了芯片及模块设计，保证了设计成功率。典型地，如果在gaas芯片上实现10ω到5ω的阻抗1/4波长变换线，要占用大约200um2的面积，甚至超过了gaas芯片上真正具有功率放大作用的管芯的面积。在模块基板上实现，占用面积比重更大。本发明提出的自适应阻抗匹配多赫蒂功率放大器芯片及模块技术使芯片面积小、模块体积小、成本大大降低。
34.(2)本发明所述的由于1/4波长变换线是制作在芯片或模块基板上，这些衬底材料本身就有损耗，再加上传输线的微波辐射效应，使1/4波长变换线通常要损失一定的能量。
典型地，在gaas上实现的10ω到5ω的阻抗1/4波长变换线，在2ghz频段时，典型插入损耗是1dbm。会使效率降低10％以上。而且，频率越高，损耗越高。本发明提出的自适应阻抗匹配多赫蒂功率放大器芯片及模块技术，去掉了1/4波长变换线做阻抗匹配和相位补偿，效率比传统多赫蒂功放进一步提升。
35.(3)本发明所述的自适应阻抗匹配多赫蒂功率放大器芯片及模块技术，1/4波长变换线本身具有窄带工作特性，理论分析表明，无论是阻抗变换，还是相位平衡，这种技术都只针对一个频点有效，难以实现宽带工作。因此现有采用1/4波长变换线的多赫蒂功放通常难以宽带工作。本发明提出的自适应阻抗匹配多赫蒂功率放大器芯片及模块技术，去掉了1/4波长变换线做阻抗匹配和相位补偿，工作频段可以有效拓宽。典型地，wifi有2.4ghz和5.8ghz两个频段，每个频段都有300mhz左右带宽，本发明提出的自适应阻抗匹配多赫蒂功率放大器芯片及模块技术，可以实现双频段多赫蒂功放。
附图说明
36.构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
37.图1为本发明实施例所述的多赫蒂功放阻抗匹配示意图；
38.图2为本发明实施例所述的传统多赫蒂功放结构图；
39.图3为本发明实施例所述的载波功放最佳匹配点处于4ω示意图；
40.图4为本发明实施例所述的自适应阻抗匹配图。
具体实施方式
41.需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
42.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
43.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
44.下面将参考附图并结合实施例来详细说明本发明。
45.如图1至图4所示，一种自适应阻抗匹配多赫蒂功率放大器的方法，包括以下步骤：
46.1)载波功放负载采用lc网络匹配于其最佳负载匹配点高一倍的区域，并设置输出
合路阻抗与载波功放最佳匹配点一致；
47.2)当输入功率没有达到载波功放饱和时，峰值功放没有启动；当输入功率升高时，峰值功放开始工作，将载波功放、峰值功放进行匹配；
48.3)将载波功放和峰值功放进行相位补偿；
49.其中，步骤1)中载波功放、峰值功放匹配过程如下：将载波功放输出匹配于偏离最佳匹配点一倍的位置，设置峰值功放匹配于输出合路阻抗的位置；
50.步骤2)中载波功放、峰值功放匹配过程如下：峰值功放牵引载波功放外部匹配环境从载波功放输出初始匹配点向载波功放最佳匹配点牵引，直到峰值功放达到饱和，载波功放输出匹配于最佳阻抗匹配点；
51.步骤3)中相位补偿过程如下：在微波信号经过峰值功放通路和载波功放通路后，合路时相位相同，在峰值功放功率晶体管前放置相位补偿电路。
52.多赫蒂功放技术利用电感和电容串联形成的阻抗匹配网络。
53.步骤1)中最佳匹配点是根据负载牵引测试结果或仿真结果得到载波功放的输出最佳匹配点。
54.最佳匹配点为：zloadca＝(4 5j)ω，其中，j代表虚部。
55.最佳匹配点一倍的匹配点为：(8 5j)ω，其中，j代表虚部。
56.载波功放输出初始匹配点向载波功放最佳匹配点牵引即：载波功放的匹配点将从初始匹配点(8 5j)ω，向最佳匹配点(4 5j)ω运动，
57.其中，j代表虚部。
58.合路阻抗最佳匹配点范围为：4ω
±
2ω；
59.合路阻抗最佳匹配点为：4ω。
60.步骤3)中的相位补偿在400μm～800μm的芯片上金属传输线或在通过调节芯片到模块的键合线，通过传输线或键合线长度调节补偿相位长。实施例如下：
61.如图3所示，(1)设计多个功放晶体管阵列的输入电路、偏置电路、输出直流电路，使功放晶体管阵列的输出的最佳匹配点处于4ω左右位置。
62.以异质结晶体管hbt工艺为例，设置多个hbt功放晶体管阵列的输入射频电路、输入偏置电路、输出端集电极直流电路，可以保证hbt功放晶体管阵列的输出最佳匹配阻抗在4ω左右。
63.(2)在输入功率低于17dbm的低输入功率时，让载波功放ca输出匹配于偏离最佳匹配点4ω一倍的位置，也即8ω左右位置；设置峰值功放pk匹配于输出合路阻抗4ω左右位置，并设置输出合路阻抗与载波功放ca最佳点基本一致，均为4ω左右位置。如果外部阻抗为其他值，例如50ω，则在载波功放ca和峰值功放pk在4ω左右阻抗下合路后再进行阻抗变换，从4ω变换到50ω。
64.(3)当输入功率提高到17dbm以上的高输入功率时，峰值功放pk开始工作时，峰值功放pk牵引载波功放外部匹配环境从ca输出初始匹配点8ω左右位置，也即偏离最佳匹配点一倍的位置，向ca最佳匹配点4ω左右牵引，直到峰值功放pk达到饱和，载波功放ca输出刚好匹配于最佳阻抗匹配点4ω左右。
65.载波功放ca和峰值功放pk输出端都采用lc网络匹配阻抗，前后都不需要加1/4波长变换线；由于载波功放ca和峰值功放pk尺寸不同，因此存在相位差，需要进行相位补偿，
通常在峰值功放pk功率晶体管阵列之前放置；相位补偿单元可以在芯片上实现，实现方案可以是400μm～800μm的芯片上传输线，或者是芯片内键合线；实现方案也可以是芯片外部模块传输线，或者芯片到模块的键合线实现；键合线的优点是可以调谐，通过调节键合线长度来调谐补偿的相位差。
66.如图4所示的自适应抗组匹配实施例图，载波功放ca初始匹配点设置在最佳匹配点m2(4ω)一倍左右也即m1(8ω)；
67.随着输入功率增加，峰值功放pk启动，载波功放ca输出匹配环境被pk牵引，从初始匹配点m1(8ω)向最佳匹配点m2(4ω)运动，随着pk饱和而稳定。
68.具体如下：
69.峰值功放匹配于合路阻抗匹配点功放附近，典型地，4ω。当输入功率较低时，峰值功放没有启动，由(1)，载波功放ca匹配于(8 5j)ω。当输入功率增加时，峰值功放逐渐启动，启动后峰值功放的输出对载波功放的阻抗匹配环境进行了有源负载牵引，由图1所示，载波功放的匹配点将从初始匹配点(8 5j)ω，向最佳匹配点(4 5j)ω运动，直到峰值功放饱和时，载波功放匹配点稳定于最佳匹配点(4 5j)ω。
70.无论载波功放ca还是峰值功放pk，前后都不需要加1/4波长变换线，采用lc网络匹配阻抗即可。lc阻抗匹配网络可以在芯片上实现，也可以在模块上实现。
71.由于载波功放ca和峰值功放pk尺寸不同，因此存在相位差，需要进行相位补偿，通常在峰值功放pk功率晶体管阵列之前放置。相位补偿单元可以在芯片上实现，也可以在模块上实现。
72.现有技术实现的多赫蒂类型功放结构特征：由1个载波功放与多个峰值功放支路构成。典型情况下，只有一个峰值功放支路时，两个放大器并联，载波放大器后串联λ/4微带线，起阻抗变换作用；峰值放大器前串联λ/4微带线，起相位平衡作用。
73.现有技术实现的多赫蒂类型功放阻抗匹配特征：在低功耗时，只有载波放大器导通。随着输入功率的增加，载波放大器达到饱和状态，此时峰值放大器导通。峰值ca和载波pk两个放大器并联，载波放大器后串联λ/4微带线，起阻抗变换作用；峰值放大器前串联λ/4微带线，起相位平衡作用。在低功耗时，只有载波放大器导通。随着输入功率的增加，载波放大器达到饱和状态，此时峰值放大器导通，反向调节载波放大器输出阻抗环境，从而在低功率水平时也保证高效率。阻抗匹配需求是要在输入信号较小时(均值区)让功放的负载变大，让功放在一个较小输出功率电平上达到电压饱和，获得高效率。也即负载调制。
74.以输出阻抗50ω举例而言，在低功率输入时，只有载波ca功放打开，这时载波功放ca的输出端阻抗匹配环境要设置在100ω。随着输入功率增加，峰值功放pk开始工作，由于峰值功放输出功率对载波功放ca的反向阻抗调制作用，载波功放ca的输出阻抗环境开始从100ω开始下降，直到峰值功放pk达到饱和，反向阻抗调制达到稳定，这时载波功放ca和峰值功放pk的输出阻抗环境都达到50ω，与负载阻抗50ω匹配，达到最大最大功率输出。
75.现有技术为了实现上述的阻抗变换目的，在载波功放ca后面要加一个阻抗变换器，目标是在低输入功率时，将输出阻抗环境从zl变换到2zl。现有技术实现阻抗变换器的方法例如1/4波长传输线。
76.由于载波功放ca支路的1/4波长传输线引入了附加传输相位，为了实现载波功放ca和峰值功放pk在输出端相位匹配，在峰值功放pk支路的输入端也要引入1/4波长传输线，
以实现ca和pk两个支路的相位平衡。
77.如图2所示，实现的多赫蒂功放架构，
78.多赫蒂功放1/4波长变换线的原理特征：在载波功放之后和峰值功放之前，都有1/4波长变换线。载波功放之后的1/4波长变换线的作用是，在输入信号较小时(均值区)，让载波功放的负载变大。由于功放通常是在高输出功率的情况下效率较高。由于p＝i2r，在负载阻抗较高时，输出功率较高，效率也较高。因此这样的阻抗变换就通过提升负载来提升输出功率，从而提升了载波功放效率。在峰值功放之前的1/4波长变换线起到相位平衡作用，保证载波功放通道和峰值功放通道的相位是平衡的。
79.多赫蒂功放通常有两种形式，一种是全部在芯片上实现，也即微波单片集成电路(mmic)，需要在芯片上实现1/4波长变换线；另一种是将芯片焊接到基板上，在基板上实现1/4波长变换线，然后封装成模块(pamid)。
80.多赫蒂的结构原理特征：无论纯芯片的mmic形式，还是封模块pamid形式，1/4波长变换线都是必须的。
81.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。