半导体结构的制备方法及半导体结构与流程

1.本技术实施例涉及集成电路技术领域，特别是涉及一种半导体结构的制备方法及半导体结构。


背景技术：

2.套刻标记(ovl mark，overlay mark)的测量质量对产品良率有重要影响，在实际生产过程中，套刻标记往往会受到一些不利因素的影响，如光刻返工工序等。如何确保套刻标记在各种不利因素的影响下的测量质量是噬待解决的问题。
3.申请内容
4.为提高套刻标记的测量质量，本技术的实施例提供了一种半导体结构的制备方法及半导体结构。
5.根据一些实施例，本技术一方面提供了一种半导体结构的制备方法，包括：
6.提供衬底；
7.在所述衬底上形成套刻标记，所述套刻标记具有凹陷结构；
8.在所述套刻标记上依次堆叠形成第一碳层、硬掩膜层、第二碳层及抗反射层，其中，所述第一碳层覆盖所述凹陷结构，所述第二碳层具有平坦的上表面。
9.上述半导体结构的制备方法在衬底上形成套刻标记，套刻标记具有凹陷结构，并在套刻标记上依次堆叠形成第一碳层、硬掩膜层、第二碳层及抗反射层。由于第二碳层具有平坦的上表面也即不再凹陷，使得在第二碳层上方的抗反射层能够均匀沉积，从而在对抗反射层上层的材料进行返工处理的过程中不会对第二碳层造成损坏，从而使得套刻标记的测量免遭测量噪声的影响。
10.在其中一个实施例中，还包括：在所述抗反射层上形成光刻胶图案层之后对所述光刻胶图案层进行返工处理。
11.在其中一个实施例中，所述在所述衬底上形成套刻标记的步骤，包括：
12.在所述衬底上形成第一介质层，所述第一介质层包括第一区域和第二区域；
13.在所述第一介质层的所述第一区域和所述第二区域上形成多个第一沟槽；
14.在所述第一沟槽内填充第二介质层；所述第二介质层的顶部与所述第一介质层的顶部齐平；
15.在所述第一区域与所述第二区域之间形成第二沟槽，其中，所述第二沟槽的底部位于所述衬底内。
16.在其中一个实施例中，还包括：
17.在所述第二沟槽的底部形成弧形开口的内衬结构，所述内衬结构的底部和侧壁分别与所述第二沟槽的底部和侧壁相吻合，所述内衬结构和所述第二沟槽构成所述凹陷结构。
18.在其中一个实施例中，所述第一介质层的材质包括氮化硅，所述第二介质层的材质包括二氧化硅。
19.在其中一个实施例中，所述内衬结构的材质包括钨。
20.在其中一个实施例中，所述抗反射层的厚度小于所述第二碳层的厚度。
21.根据一些实施例，本技术另一方面提供了一种半导体结构，包括：
22.衬底；
23.套刻标记，位于所述衬底上，所述套刻标记包括凹陷结构；
24.第一碳层，覆盖所述凹陷结构；
25.硬掩膜层、第二碳层及抗反射层依次堆叠于所述第一碳层上，所述第二碳层具有平坦的上表面。
26.上述半导体结构中套刻标记具有凹陷结构，套刻标记上依次堆叠形成有第一碳层、硬掩膜层、第二碳层及抗反射层。由于第二碳层具有平坦的上表面也即不再凹陷，使得在第二碳层上方的抗反射层能够均匀沉积，从而在对抗反射层上层的材料进行返工处理的过程中不会对第二碳层造成损坏，从而使得套刻标记的测量免遭测量噪声的影响。
27.在其中一个实施例中，所述套刻标记还包括：
28.具有多个第一沟槽的第一介质层，所述第一介质层包括第一区域和第二区域；各所述第一沟槽形成于所述第一区域和所述第二区域；
29.位于所述第一沟槽内的第二介质层，所述第二介质层的顶部与所述第一介质层的顶部齐平。
30.在其中一个实施例中，所述凹陷结构位于所述第一区域和所述第二区域之间；
31.所述凹陷结构包括：
32.第二沟槽，所述第二沟槽的底部位于所述衬底内；
33.内衬结构，所述内衬结构具有弧形开口，且所述内衬结构的底部和侧壁分别与所述第二沟槽的底部和侧壁相吻合。
34.在其中一个实施例中，所述内衬结构的顶部与所述第一介质层的顶部齐平。
35.在其中一个实施例中，所述第一介质层的材质包括氮化硅，所述第二介质层的材质包括二氧化硅。
36.在其中一个实施例中，所述内衬结构的材质包括钨。
37.在其中一个实施例中，所述抗反射层的厚度小于所述第二碳层的厚度。
38.在其中一个实施例中，所述第一碳层和所述掩膜层共形的覆盖在所述第二沟槽的内表面。
39.在其中一个实施例中，还包括：
40.返工处理后形成的位于所述抗反射层上方图案化的光刻胶层。
附图说明
41.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
42.图1为一实施例中提供的半导体结构的制备方法的流程图；
43.图2为另一实施例中提供的半导体结构的制备方法的流程图；
44.图3a至3g为一实施例中提供的半导体结构的制备方法中各步骤所得结构的截面示意图；
45.附图标记说明：
46.31、衬底；32、套刻标记；321、第一介质层；3211、第一沟槽；3212、介质层沟槽；3213、第二沟槽；322、第二介质层；323、凹陷结构；3231、内衬结构；33、第一碳层；34、硬掩膜层；35、第二碳层；36、抗反射层；37、光刻胶图案层。
具体实施方式
47.为了便于理解本技术，下面将参照相关附图对本技术的实施例进行更全面的描述。附图中给出了本技术的一些实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。
48.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
49.请参阅图1，本技术实施例提供一种半导体结构的制备方法，包括如下步骤：
50.步骤s11，提供衬底。
51.步骤s12，在衬底上形成套刻标记，套刻标记具有凹陷结构。
52.步骤s13，在套刻标记上依次堆叠形成第一碳层、硬掩膜层、第二碳层及抗反射层。其中，第一碳层覆盖凹陷结构，第二碳层具有平坦的上表面。
53.在上述示例中，在衬底上形成套刻标记，套刻标记具有凹陷结构，并在套刻标记上依次堆叠形成第一碳层、硬掩膜层、第二碳层及抗反射层。由于第二碳层具有平坦的上表面也即不再凹陷，使得在第二碳层上方的抗反射层能够均匀沉积，从而在对抗反射层上层的材料进行返工处理的过程中不会对第二碳层造成损坏，从而使得套刻标记的测量免遭测量噪声的影响。
54.在步骤s11中，请参阅图1的s11步骤及图3a，提供衬底31。
55.在一些示例中，衬底31可以采用硅衬底、绝缘体上硅衬底等，例如可以依据所形成的半导体结构选择衬底31材质。
56.在步骤s12中，请参阅图1的s12步骤及图3e，在衬底31上形成套刻标记32，套刻标记32具有凹陷结构323。
57.在一些示例中，套刻标记32包括当前层套刻标记或/和前层套刻标记。在芯片制造工艺中，通过前层光刻工艺形成前层套刻标记，通过当前层光刻工艺中形成当前层套刻标记，通过对前层套刻标记和当前层套刻标记之间的位置关系的测量得到套刻误差。本实施例中，套刻标记32为前层套刻标记。
58.本实施例中，在衬底31上形成的套刻标记32具有凹陷结构323。凹陷结构323可以向衬底31所在方向凹陷。凹陷结构323的开口可以为弧形或倒梯形等形状。通过形成凹陷结构323，可以增大套刻标记32的对比度，提高量测精度。
59.在步骤s13中，请参阅图1的s13步骤及图3f，在套刻标记32上依次堆叠形成第一碳层33、硬掩膜层34、第二碳层35及抗反射层36，其中，第一碳层33覆盖凹陷结构323，第二碳
层35具有平坦的上表面。
60.示例的，硬掩膜层34的材质可以为氮化硅(sin)、氧化硅等，抗反射层36的材质可以为氮氧化硅(sion)。第一碳层33和第二碳层35的材质可以均为碳(c)。例如，可以利用化学气相沉积(cvd)工艺形成第一碳层33，利用旋转涂覆工艺形成第二碳层35，利用化学气相沉积(cvd)等工艺形成硬掩膜层34和抗反射层36。所形成的第一碳层33可以覆盖套刻标记32上表面，也可以仅覆盖套刻标记32的凹陷结构323。第一碳层33、硬掩膜层34、第二碳层35及抗反射层36的厚度可以根据实际需求进行设置，可选的，可以设置为抗反射层36的厚度小于第二碳层35的厚度，以提高抗反射层36的透射光强，增大套刻标记32的反射光强，提高检测信号强度
61.由于凹陷结构323向衬底31所在方向凹陷，使得覆盖在凹陷结构323上方的第一碳层33和硬掩膜层34也可能向衬底31所在方向凹陷。可以进一步增强套刻标记32的对比度，提高量测精度。
62.本实施例中，覆盖在硬掩膜层34上方的第二碳层35具有平坦的上表面，可以避免形成于第二碳层35上方的抗反射层36沉积在与凹陷结构323相对的位置凹陷，有利于抗反射层36均匀沉积。若抗反射层36向衬底31所在方向凹陷则可能会在凹陷处由于沉积不均匀而产生瑕疵，从而在对抗反射层36上层材料进行返工处理时，由于抗反射层36的瑕疵而损坏抗反射层36下层的第二碳层35。例如，在对抗反射层36上第一次旋涂的光刻胶图案层进行返工时，由于光刻胶图案层的材质与第二碳层35的材质接近，在利用氧气或酸去除第一次旋涂的光刻胶图案层时，由于抗反射层36的瑕疵可能导致氧气或酸侵蚀进第二碳层35中，造成缺陷，引起套刻标记测量质量的下降。
63.在一些示例中，第二碳层35的材质可以为旋涂碳(soc)，旋涂碳流动性较好，有利于形成平坦的上表面。在其他示例中，也可以使得第二碳层35具有一定的厚度，若形成的第二碳层35上表面凹陷，可以利用化学机械研磨等半导体工艺对第二碳层35的上表面平坦化，使得第二碳层35具有平坦的上表面。
64.在一些示例中，请参阅图2，半导体结构的制备方法还包括步骤s14，在抗反射层上形成光刻胶图案层之后对光刻胶图案层进行返工处理。
65.示例的，请参阅图3g，可以以旋转涂覆或狭缝涂覆等半导体工艺在抗反射层36上方形成光刻胶图案层37，之后还可以对光刻胶图案层37进行曝光、显影等步骤使得在光刻胶图案层37上形成光刻胶图案。在形成光刻胶图案层37的过程中可能由于光刻胶回溅、光刻质量不达标等原因会对光刻胶图案层37进行返工处理，即去除光刻胶图案层37。本实施例中，由于抗反射层36沉积均匀而没有瑕疵，使得在对光刻胶图案层37进行返工处理时，不会造成氧气与抗反射层36下层的第二碳层35发生化学反应从而损坏第二碳层35，从而避免产生套刻标记的测量遭受测量噪声。
66.在一些示例中，请参阅图2及图3b至图3e，图1中步骤s12包括：
67.步骤s121，在衬底上形成第一介质层，第一介质层包括第一区域和第二区域。
68.示例的，第一介质层321的材质可以包括氮化硅(sin)或氧化硅等。例如，可以采用原子层沉积、化学气相沉积工艺等技术在衬底31上形成第一介质层321。第一介质层321包括第一区域a和第二区域b。第一区域a和第二区域b之间可以具有预设的距离使得第一区域a和第二区域b之间存在第三区域c。
69.步骤s122，在第一介质层的第一区域和第二区域上形成多个第一沟槽。
70.示例的，第一区域a的第一沟槽3211之间可以等距排列，第二区域b的第一沟槽3211之间可以等距排列，各个第一沟槽3211的尺寸可以均相等。例如，可以先在第一介质层321上依次形成沟槽掩膜层及沟槽光刻胶层，在沟槽光刻胶层与第一区域a和第二区域b对应的位置形成预设的图案，然后将沟槽光刻胶层上图案转移到沟槽掩膜层上，去除沟槽光刻胶层并基于沟槽掩膜层对第一介质层321图案化，使得在第一介质层321的第一区域和第二区域形成多个第一沟槽3211，之后可以去除沟槽掩膜层。
71.步骤s123，在第一沟槽内填充第二介质层；第二介质层的顶部与第一介质层的顶部齐平。
72.示例的，第二介质层322的材质可以包括二氧化硅(sio2)。可以先在第一介质层321上采用原子层沉积或化学气相沉积等工艺形成第二介质层322。第二介质层322填满各第一沟槽3211，且此时的第二介质层322可以覆盖第一介质层321顶部。然后采用化学机械研磨等半导体工艺对第二介质层322进行研磨，可以以第一介质层321的顶部为研磨终点，使得第二介质层322的顶部与第一介质层321的顶部齐平。
73.步骤s124，在第一区域与第二区域之间形成第二沟槽，其中，第二沟槽的底部位于衬底内。
74.示例的，第二沟槽3213位于第一区域a和第二区域b之间，即位于第三区域c。第二沟槽3213的尺寸可以根据实际需求进行设置。本实施例中，第二沟槽3213贯穿第一介质层321并延伸至衬底31内，即第二沟槽3213的底部位于衬底31内。例如，可以在第一介质层321的第一区域a和第二区域b上形成多个第一沟槽3211的步骤中同步对第一介质层321的第三区域c进行刻蚀，也可以单独对第一介质层321的第三区域c进行刻蚀形成介质层沟槽3212。之后再基于第一介质层321对衬底31图案化，从而形成第二沟槽3213。图案化衬底31可以采用干法刻蚀等半导体工艺。本实施例中，第二沟槽3213的底部位于衬底31内，可以进一步增强套刻标记32的对比度，提高量测精度。
75.在一些示例中，请参阅图2及图3e，半导体结构的制备方法还包括：
76.步骤s125，在第二沟槽的底部形成弧形开口的内衬结构，内衬结构的底部和侧壁分别与第二沟槽的底部和侧壁相吻合，内衬结构和第二沟槽构成凹陷结构。
77.具体的，内衬结构3231的材质可以包括金属，例如钨。内衬结构3231的底部和侧壁分别与第二沟槽3213的底部和侧壁相吻合。本实施例中，内衬结构3231的开口为弧形，在其他示例中，内衬结构3231的开口也可以为倒梯形等其他形状。内衬结构3231和第二沟槽3213构成凹陷结构323。可以在第二沟槽3213内填充内衬材料形成内衬结构3231，所形成的内衬材料的厚度可以根据实际需求进行设置。弧形开口的内衬结构3231有利于后续第一碳层33的良好覆盖。
78.应该理解的是，虽然图1和图2的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1和图2中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地
执行。
79.在一实施例中，还提供一种半导体结构。请参阅图3a至图3f，半导体结构包括衬底31、套刻标记32、第一碳层33、硬掩膜层34、第二碳层35及抗反射层36。套刻标记32位于衬底31上，套刻标记32包括凹陷结构323；第一碳层33覆盖凹陷结构323；硬掩膜层34、第二碳层35及抗反射层36依次堆叠于第一碳层33上，第二碳层35具有平坦的上表面。
80.示例的，衬底31可以采用硅衬底、绝缘体上硅衬底等，例如可以依据所形成的半导体结构选择衬底31材质。
81.本实施例中在衬底31上形成套刻标记32时使得形成的套刻标记具有凹陷结构323。凹陷结构323可以是向衬底31所在方向凹陷。凹陷结构323的开口可以为弧形或倒梯形等形状。
82.示例的，硬掩膜层34的材质可以为氮化硅(sin)或氧化硅，抗反射层36的材质可以为氮氧化硅(sion)。第一碳层33和第二碳层35的材质可以均为碳(c)。所形成的第一碳层33可以覆盖套刻标记32上表面，也可以仅覆盖套刻标记32的凹陷结构323。第一碳层33、硬掩膜层34、第二碳层35及抗反射层36的厚度可以根据实际需求进行设置，可选的，可以设置为抗反射层36的厚度小于第二碳层35的厚度，以提高抗反射层36的透射光强，增大套刻标记32的反射光强，提高检测信号强度。
83.由于凹陷结构323向衬底31所在方向凹陷，则覆盖在凹陷结构323上方的第一碳层33和硬掩膜层34也可能向衬底31所在方向凹陷。本实施例中，使得第二碳层35具有平坦的上表面，也即第二碳层35上表面不再凹陷，从而避免形成于第二碳层35上方的抗反射层36沉积在与凹陷结构323相对的位置凹陷，有利于抗反射层36均匀沉积。若抗反射层36向衬底31所在方向凹陷则可能会在凹陷处由于沉积不均匀而产生瑕疵，从而在对抗反射层36上层材料进行返工处理时，由于抗反射层36的瑕疵而损坏抗反射层36下层的第二碳层35。
84.在一些示例中，第二碳层35的材质具体可以为旋涂碳(soc)，旋涂碳流动性较好，有利于形成具有平坦的上表面的第二碳层35。在其他示例中，也可以使得第二碳层35具有一定的厚度，若形成的第二碳层35上表面凹陷，则利用化学机械研磨等半导体工艺对第二碳层35的上表面平坦化，使得第二碳层35具有平坦的上表面。
85.上述半导体结构中套刻标记具有凹陷结构323，套刻标记上依次堆叠形成有第一碳层33、硬掩膜层34、第二碳层35及抗反射层36。由于第二碳层35具有平坦的上表面也即不再凹陷，使得在第二碳层35上方的抗反射层36能够均匀沉积，从而在对抗反射层36上层的材料进行返工处理的过程中不会对第二碳层35造成损坏，从而使得套刻标记的测量免遭测量噪声的影响。
86.在一些示例，套刻标记还包括具有多个第一沟槽3211的第一介质层321及位于第一沟槽3211内的第二介质层322。第一介质层321包括第一区域a和第二区域b。第一沟槽3211形成于第一区域a和第二区域b。第二介质层322的顶部与第一介质层321的顶部齐平。
87.示例的，第一介质层321的材质可以包括氮化硅(sin)。第一介质层321包括第一区域a和第二区域b。第一区域a和第二区域之间b可以具有预设的距离。第一沟槽3211形成于第一区域a和第二区域b。
88.示例的，第一区域a的第一沟槽3211之间可以等距排列，第二区域b的第一沟槽3211之间可以等距排列，第一沟槽3211的尺寸可以均相等。
89.示例的，第二介质层322的材质可以包括二氧化硅(sio2)。第二介质层322的顶部与第一介质层321的顶部齐平。
90.在一些示例，凹陷结构323位于第一区域a和第二区域b之间。凹陷结构323包括第二沟槽3213及内衬结构3231。第二沟槽3213的底部位于衬底31内。内衬结构3231具有弧形开口，且内衬结构3231的底部和侧壁分别与第二沟槽3213的底部和侧壁相吻合。
91.示例的，第二沟槽3213位于第一区域a和第二区域b之间即第三区域c。第二沟槽3213的尺寸可以根据实际需求进行设置。本实施例中，第二沟槽3213贯穿第一介质层321并延伸至衬底31内，即第二沟槽3213的底部位于衬底31内。
92.示例的，内衬结构3231的材质可以包括金属，例如钨。内衬结构3231的底部和侧壁分别与第二沟槽3213的底部和侧壁相吻合。本实施例中，内衬结构3231的开口为弧形，在其他示例中，内衬结构3231的开口也可以为倒梯形等其他形状。内衬结构3231和第二沟槽3213构成凹陷结构323。可以在第二沟槽3213内填充内衬材料形成内衬结构3231，所形成的内衬材料的厚度可以根据实际需求进行设置。
93.在一些示例，内衬结构3231的顶部与第一介质层321的顶部齐平。
94.在一些示例，抗反射层36的厚度小于第二碳层35的厚度。
95.在一些示例，第一碳层33和硬掩膜层34共形的覆盖在第二沟槽3213的内表面。
96.在一些示例，还包括返工处理后形成的位于抗反射层36上方图案化的光刻胶层。
97.示例的，请参阅图3g，可以在抗反射层36上方形成光刻胶图案层37。在形成光刻胶图案层37的过程中可能由于光刻胶回溅、光刻质量不达标等原因会对光刻胶图案层37进行返工处理，即去除光刻胶图案层37。本实施例中，由于抗反射层36沉积均匀而没有瑕疵，使得在对光刻胶图案层37进行返工处理时，不会造成氧气或酸与抗反射层36下层的第二碳层35发生化学反应从而损坏第二碳层35，从而避免产生套刻标记的测量遭受测量噪声。在返工处理后还可以重新在抗反射层36上方形成图案化的光刻胶层。
98.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
99.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。