包括发送器和接收器的半导体系统的制作方法

技术特征：
1.一种向通道并行输出发送信号的发送器，包括：编码器，其被配置为：接收具有目标逻辑值的数据比特，基于所述数据比特的数量来生成转换比特，所述转换比特的数量大于所述数据比特的数量，检测所述转换比特的风险图案以生成检测数据，并且基于所述检测数据将所述风险图案转换为替换图案以生成码比特，所述码比特的数量等于所述转换比特的数量；以及发送接口电路，其被配置为将所述码比特转换为所述发送信号。2.根据权利要求1所述的发送器，其中，所述编码器被配置为：基于所述数据比特的第一部分数据比特当中具有所述目标逻辑值的第一比特的数量来生成所述转换比特的第一部分转换比特；以及基于所述数据比特的第二部分数据比特当中具有所述目标逻辑值的第二比特的数量来生成所述转换比特的第二部分转换比特。3.根据权利要求2所述的发送器，其中，所述编码器被配置为：基于所述第一比特的数量大于所述第一部分数据比特的总数的一半，对所述第一部分数据比特的逻辑值取反以生成所述第一部分转换比特；并且基于所述第二比特的数量大于所述第二部分数据比特的总数的一半，对所述第二部分数据比特的逻辑值取反以生成所述第二部分转换比特。4.根据权利要求3所述的发送器，其中，所述数据比特的数量为8，所述转换比特的数量为10，所述通道的数量为10，所述第一部分数据比特的数量为4，所述第二部分数据比特的数量为4，所述第一部分转换比特的数量为5，并且所述第二部分转换比特的数量为5；其中，所述第一部分转换比特中的4个比特分别对应于所述第一部分数据比特，并且所述第一部分转换比特中所述4个比特以外的其余的比特指示所述第一部分数据比特是否被取反；并且其中，所述第二部分转换比特中的4个比特分别对应于所述第二部分数据比特，所述第二部分转换比特中所述4个比特以外的其余的比特指示所述第二部分数据比特是否被取反。5.根据权利要求1所述的发送器，其中，分别与顺序地布置的4个通道对应的所述转换比特具有在所述风险图案中具有所述目标逻辑值的3个或更多个转换比特。6.根据权利要求5所述的发送器，其中，所述编码器被配置为：基于所述数据比特来检测所述转换比特的第一图案；生成所述检测数据的第一检测比特，所述第一检测比特具有取决于所述第一图案是否被检测到的逻辑值；
基于所述数据比特来检测所述转换比特的第二图案；并且生成所述检测数据的第二检测比特，所述第二检测比特具有基于所述第二图案是否被检测到的逻辑值，其中，所述第一图案具有所述风险图案，并且所述转换比特的所述第一部分转换比特中的2个具有所述第一图案中的所述目标逻辑值，并且其中，所述第二图案具有所述风险图案，并且转换比特的所述第二部分转换比特中的2个具有所述第二图案中的所述目标逻辑值。7.根据权利要求1所述的发送器，其中，所述编码器基于所述转换比特当中分别与所述数据比特对应的比特来生成分别与所述数据比特对应的替换比特，其中，基于具有所述风险图案的所述转换比特，所述替换比特被生成为具有所述替换图案，并且其中，分别与顺序地布置的4个通道对应的所述替换比特具有在所述替换图案中具有所述目标逻辑值的少于3个的替换比特。8.根据权利要求7所述的发送器，其中，所述编码器被配置为：基于在所述转换比特中存在所述风险图案，生成具有第一逻辑值的检测数据；并且基于所述转换比特中不存在所述风险图案，生成具有第二逻辑值的检测数据，其中，基于所述具有第一逻辑值的检测数据，所述码比特中的一些是所述替换比特，并且其中，基于所述具有第二逻辑值的检测数据，所述码比特是所述转换比特。9.一种从通道并行接收接收信号的接收器，包括：接收接口电路，其被配置为将所述接收信号转换为码比特；以及解码器，其被配置为：基于所述码比特的图案来生成检测数据；基于所述检测数据将所述码比特的至少一部分转换为风险图案，以生成转换比特；并且将所述转换比特转换为数据比特，所述数据比特的数量小于所述转换比特的数量，其中，分别与顺序地布置的4个通道对应的所述转换比特具有在所述风险图案中具有目标逻辑值的3个或更多个转换比特。10.根据权利要求9所述的接收器，其中，所述码比特中的2个码比特具有取决于所述数据比特或所述转换比特是否具有所述风险图案的逻辑值，并且其中，所述解码器被配置为基于来自所述2个码比特的不同码比特的图案来生成替换比特，并且基于所述检测数据来确定是否将所述不同码比特转换为所述替换比特。11.根据权利要求9所述的接收器，其中，所述解码器被配置为：生成具有取决于所述码比特的第一部分数据比特是否具有目标图案的逻辑值的第一检测比特；并且生成具有取决于所述码比特的第二部分数据比特是否具有所述目标图案的逻辑值的第二检测比特，并且其中，所述检测数据包括所述第一检测比特和所述第二检测比特。12.根据权利要求11所述的接收器，其中，所述解码器被配置为：
基于所述第一检测比特来转换所述第一部分数据比特中的一些和所述第二部分数据比特中的一些的图案；并且基于所述第二检测比特来转换所述第二部分数据比特中的一些和所述第一部分数据比特中的一些的图案。13.根据权利要求9所述的接收器，其中，所述解码器被配置为：基于所述转换比特的第一部分转换比特中的第一转换比特，通过确定是否对所述第一部分转换比特中的其余的转换比特取反来生成所述数据比特的第一部分数据比特；并且基于所述转换比特的第二部分转换比特中的第二转换比特，通过确定是否对所述第二部分转换比特中的其余的转换比特取反来生成所述数据比特的第二部分数据比特。14.一种半导体系统，包括：发送器，其被配置为基于数据比特当中各自具有目标逻辑值的数据比特的数量来生成转换比特，所述转换比特的数量大于所述数据比特的数量，并且当所述转换比特具有风险图案时将所述风险图案转换为替换图案以生成码比特；以及通道单元，其包括通道，所述通道的数量等于所述码比特的数量，并且被配置为接收基于所述码比特生成的信号；以及接收器，其被配置为通过所述通道单元接收所述信号，将所述信号转换为所述码比特，并且将所述码比特转换为所述数据比特。15.根据权利要求14所述的半导体系统，其中，所述发送器包括：编码器，其被配置为基于所述数据比特来生成所述码比特，使得分别与顺序地布置的4个通道对应的码比特具有小于3个具有所述目标逻辑值的码比特；以及发送接口电路，其被配置为将所述码比特转换为发送信号。16.根据权利要求14所述的半导体系统，其中，所述发送器被配置为：基于与所述数据比特的一半对应的第一部分数据比特当中具有所述目标逻辑值的第一比特的数量来生成所述转换比特的第一部分转换比特；并且基于与所述数据比特的其余的一半对应的第二部分数据比特当中具有所述目标逻辑值的第二比特的数量来生成所述转换比特的第二部分转换比特。17.根据权利要求14所述的半导体系统，其中，所述发送器被配置为：检测所述转换比特的所述风险图案以生成检测数据；并且基于所述检测数据来将所述风险图案转换为所述替换图案。18.根据权利要求14所述的半导体系统，其中，所述接收器包括：接收接口电路，其被配置为将从所述通道单元接收的所述信号转换为所述码比特；以及解码器，其被配置为基于所述码比特的图案来生成检测数据，基于所述检测数据将所述码比特转换为所述转换比特，并且将所述转换比特转换为所述数据比特。19.根据权利要求14所述的半导体系统，其中，所述接收器被配置为：基于所述码比特的图案来确定所述码比特是否被转换为所述替换图案；并且基于所述码比特被转换为所述替换图案，通过将所述替换图案转换为所述风险图案来生成所述转换比特。20.根据权利要求14所述的半导体系统，其中，
所述通道的数量为10，所述转换比特的数量为10，并且所述数据比特的数量为8。

技术总结
公开了一种包括编码器和发送接口电路的发送器。编码器接收数据比特并基于数据比特的数量来生成转换比特，转换比特的数量大于数据比特的数量。编码器检测转换比特的风险图案以生成检测数据，并且基于检测数据将风险图案转换为替换图案以生成码比特，码比特的数量等于转换比特的数量。转换比特的数量。转换比特的数量。


技术研发人员：金敬镐 俞昌植 金勍民
受保护的技术使用者：汉阳大学校产学协力团
技术研发日：2021.04.13
技术公布日：2021/10/23