半导体装置及其形成方法与流程

[0001]
本揭露实施例是有关于一种半导体装置及其形成方法。


背景技术：

[0002]
微机电系统(microelectromechanical system，mems)是一种将小型化 的机械及机电元件集成在集成芯片上的技术。通常使用微制作 (micro-fabrication)技术来制造mems装置。近年来，mems装置已获得 了广泛的应用。例如，mems装置存在于移动电话(例如，加速度计、陀 螺仪、数字罗盘)、压力传感器、微流体元件(例如，阀门、泵)、光学开 关(例如，(反射)镜)、成像装置(例如，微机械超声换能器(micromachinedultrasonic transducer，mut))等。


技术实现要素：

[0003]
本揭露实施例提供一种半导体装置，所述半导体装置包括设置在半导 体衬底之上的内连结构。第一介电结构设置在所述内连结构之上。第一空 腔设置在所述第一介电结构中。第二空腔设置在所述第一介电结构中并与 所述第一空腔横向间隔开。微机电系统(mems)衬底设置在所述第一介 电结构之上，其中所述mems衬底包括上覆在所述第一空腔上的第一可移 动膜片及上覆在所述第二空腔上的第二可移动膜片。第一功能结构上覆在 所述第一可移动膜片及所述第一空腔上，其中所述第一功能结构包含具有 第一化学组成的第一材料。第二功能结构上覆在所述第二可移动膜片及所 述第二空腔上，其中所述第二功能结构与所述第一功能结构横向间隔开， 且其中所述第二功能结构包含具有与所述第一化学组成不同的第二化学组 成的第二材料。
[0004]
本揭露实施例提供一种半导体装置，所述半导体装置包括设置在半导 体衬底之上的内连结构。介电结构设置在所述内连结构之上。第一空腔设 置在所述介电结构中。第二空腔设置在所述介电结构中并与所述第一空腔 横向间隔开。微机电系统(mems)衬底设置在所述介电结构之上，其中 所述mems衬底包括上覆在所述第一空腔上的第一可移动膜片及上覆在所 述第二空腔上的第二可移动膜片。传感结构上覆在所述第一可移动膜片及 所述第一空腔上，其中所述传感结构的物理性质响应于外部刺激而改变。 钝化层设置在所述mems衬底之上，其中所述传感结构将所述钝化层的第 一底表面与所述第一可移动膜片的上表面垂直分隔开，且其中所述钝化层 的第二底表面上覆在所述第二可移动膜片上并垂直设置在所述第一底表面 与所述第一可移动膜片的所述上表面之间。
[0005]
本揭露实施例提供一种用于形成半导体装置的方法。所述方法包括： 接收集成电路(ic)结构，其中所述ic结构包括设置在所述ic结构的半 导体衬底之上的内连结构。在所述内连结构之上形成介电结构。在所述介 电结构中形成第一开口。在所述介电结构中形成与所述第一开口横向间隔 开的第二开口。将微机电系统(mems)衬底接合到所述介电结构，其中 将所述mems衬底接合到所述介电结构会覆盖所述第一开口及所述第二开 口，从而分别形成第一空腔及第二空腔。在所述mems衬底之上形成上覆 在所述第一空腔上的第一功
能结构。在所述mems衬底之上形成上覆在所 述第二空腔上的第二功能结构，其中所述第二功能结构具有与所述第一功 能结构不同的化学组成。
附图说明
[0006]
通过结合附图阅读以下详细说明，会最佳地理解本发明实施例的各个 方面。应注意，根据行业中的标准惯例，各种特征并未按比例绘制。事实 上，为使论述清晰起见，可任意增大或减小所述各种特征的尺寸。
[0007]
图1示出包括不同类型的微机电系统(mems)装置的半导体装置的 一些实施例的剖视图。
[0008]
图2示出图1所示半导体装置的一些更详细实施例的剖视图。
[0009]
图3示出图2所示半导体装置的一些其他实施例的剖视图。
[0010]
图4示出图2所示半导体装置的一些其他实施例的剖视图。
[0011]
图5a至图5b示出图4所示半导体装置的区域的一些实施例的各种视 图。
[0012]
图6a至图6b示出图4所示半导体装置的区域的一些其他实施例的各 种视图。
[0013]
图7示出图2所示半导体装置的一些其他实施例的剖视图。
[0014]
图8示出图2所示半导体装置的一些其他实施例的剖视图。
[0015]
图9示出图2所示半导体装置的一些其他实施例的剖视图。
[0016]
图10示出图2所示半导体装置的一些实施例的简化布局图。
[0017]
图11至图22示出用于形成图4所示半导体装置的一些实施例的方法 的一些实施例的一系列剖视图。
[0018]
图23示出用于形成包括不同类型的微机电系统(mems)装置的半导 体装置的方法的一些实施例的流程图。
[0019]
[符号的说明]
[0020]
100：半导体装置
[0021]
102：集成电路(ic)结构
[0022]
104：半导体衬底
[0023]
106：ic装置
[0024]
108：源极/漏极区
[0025]
110：栅极电介质
[0026]
112：栅极电极
[0027]
114：内连结构
[0028]
116：第一介电结构
[0029]
118：第一导电触点
[0030]
119：第二介电结构
[0031]
120：第一导通孔
[0032]
121：第二导通孔
[0033]
122：第一导电线
[0034]
123a：第三导电线
[0035]
123b：第四导电线
[0036]
124：第三介电结构
[0037]
126：第三导通孔
[0038]
128a：第一电极
[0039]
128b：第二电极
[0040]
130：第四介电结构
[0041]
132：第一介电层
[0042]
134：第二介电层
[0043]
136：微机电系统(mems)衬底
[0044]
138：第三介电层
[0045]
140a：第五导通孔
[0046]
140b：第六导通孔
[0047]
142a：第一通孔开口
[0048]
142b：第二通孔开口
[0049]
144a：第三导电触点
[0050]
144b：第四导电触点
[0051]
146a：第一mems装置
[0052]
146b：第二mems装置
[0053]
148a：第一空腔
[0054]
148b：第二空腔
[0055]
148c1：第三空腔
[0056]
148c2：第四空腔
[0057]
148d1：第五空腔
[0058]
148d2：第六空腔
[0059]
150a：第一可移动膜片
[0060]
150b：第二可移动膜片
[0061]
150c1：第三可移动膜片
[0062]
150c2：第四可移动膜片
[0063]
150d1：第五可移动膜片
[0064]
150d2：第六可移动膜片
[0065]
152a：第一功能结构
[0066]
152b：第二功能结构
[0067]
152c1：第三功能结构
[0068]
152c2：第四功能结构
[0069]
152d1：第五功能结构
[0070]
152d2：第六功能结构
[0071]
202：第四介电层
[0072]
204：第五介电层
[0073]
206：第六介电层
[0074]
208：第一防脱气层
[0075]
210：第七介电层
[0076]
212：第八介电层
[0077]
214：第九介电层
[0078]
216：第二防脱气层
[0079]
217：第一mems结构
[0080]
218：第二mems结构
[0081]
220：隔离沟槽
[0082]
222：第一钝化层
[0083]
224：第二钝化层
[0084]
226：吸气剂结构
[0085]
302：流体连通沟道
[0086]
402：通气孔
[0087]
404：插塞
[0088]
406：区域
[0089]
602：第三钝化层
[0090]
802：第一经掺杂区
[0091]
804：第二经掺杂区
[0092]
1002a1：第一mems单元
[0093]
1002a2：第二mems单元
[0094]
1002b1：第三mems单元
[0095]
1002b2：第四mems单元
[0096]
1202a：第一开口
[0097]
1202b：第二开口
[0098]
1302a：第一空腔开口
[0099]
1302b：第二空腔开口
[0100]
1304：流体连通沟道开口
[0101]
1602：第二多个开口
[0102]
1902a：第三开口
[0103]
1902b：第四开口
[0104]
2300：流程图
[0105]
2302、2304、2306、2308、2310、2312、2314：动作
[0106]
a-a：线
[0107]
d：最小尺寸
[0108]
t：厚度
[0109]
θ：角度
具体实施方式
[0110]
现在将参照图式来阐述本发明实施例，其中在通篇中相同的参考编号 用于指代相同的元件，且其中所示的结构未必是按比例绘制。应了解，此 具体实施方式及对应的图
绝不限制本公开的范围，且具体实施方式及图仅 仅提供几个实例来说明可表现本发明实施例概念的一些方式。
[0111]
本公开提供用于实作本公开的不同特征的许多不同实施例或实例。以 下阐述组件及布置的具体实例，以简化本公开。当然，这些仅为实例，而 并不旨在进行限制。例如，在以下说明中在第二特征之上或在第二特征上 形成第一特征可包括其中所述第一特征与所述第二特征被形成为直接接触 的实施例，且也可包括其中可在所述第一特征与所述第二特征之间形成额 外特征以使所述第一特征与所述第二特征可不直接接触的实施例。另外， 本公开可在各种实例中重复使用参考编号及/或字母。这种重复使用是出于 简明及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的 关系。
[0112]
此外，在本文中，为易于说明，可能使用例如“在
…
之下(beneath)”、
ꢀ“
在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部 的(upper)”等空间相对性用语来阐述图中所示出的一个元件或特征与另一(些)元件或特征的关系。所述空间相对性用语旨在除图中所示定向外还 囊括装置在使用或操作中的不同定向。设备还可具有其他定向(旋转90度 或其他定向)，且本文所用的空间相对性描述语可同样相应地进行解释。
[0113]
在一些实施例中，半导体装置(例如，集成芯片)包括微机电系统 (mems)装置。所述mems装置包括空腔及可移动膜片。mems装置的 配置(例如，结构配置)取决于mems装置的类型。例如，如果mems 装置是电容性微机械超声换能器(capacitive micromachined ultrasonictransducer，cmut)，则mems装置具有与cmut对应的第一配置，而另 一方面，如果mems装置是压电微机械超声换能器(piezoelectricmicromachined ultrasonic transducer，pmut)，则mems装置具有与第一配 置不同的对应于pmut的第二配置。应了解，cmut及pmut不是mems 装置仅有具有不同配置的类型，而是可以在许多其他类型的mems装置之 间可存在差异，其中所述其他类型的mems装置包括例如cmut、pmut、 接触型超声mems传感器(例如，指纹传感器)、非接触型超声mems传 感器(例如，手势传感器)、谐振型机械mems装置(例如，射频(radiofrequency，rf)开关、rf滤波器等)、压力传感器、湿度传感器、流体传 感器(例如，气体组成传感器)、生物传感器(例如，基于mems的葡萄 糖传感器)、ir传感器(例如，ir检测传感器、ir图像传感器等)等。
[0114]
不同类型的mems装置的配置的一个差异是上覆在可移动膜片上的功 能结构的化学组成(chemical composition)的差异。例如，如果mems装 置是红外(ir)传感器，则mems装置可具有上覆在mems装置的可移动 膜片上的具有第一化学组成的第一功能结构。另一方面，如果mems装置 是pmut，则mems装置可具有上覆在mems装置的可移动膜片上的具 有与第一化学组成不同的第二化学组成的第二功能结构。应了解，不同类 型的mems装置之间的配置的差异并非仅限于功能结构的化学组成的差 异，而是在不同类型的mems装置之间可存在其他类型的差异，例如可移 动膜片的掺杂浓度(doping concentration)的差异、功能结构的存在与否等。
[0115]
一般来说，半导体装置仅包括相同类型的多个mems装置。例如，如 果半导体装置包括cmut，则半导体装置将仅包括cmut。另一方面，如 果半导体装置包括pmut，则半导体装置将仅包括pmut。因此，期望使 包括不同类型的mems装置的单个半导体装置降低制造成本、减小封装尺 寸、降低功率消耗等。
[0116]
本公开的各种实施例涉及一种包括不同类型的mems装置的半导体装 置。所述半
导体装置包括设置在半导体衬底之上的内连结构。介电结构设 置在所述内连结构之上。微机电系统(mems)衬底设置在所述介电结构 之上。第一mems装置设置在所述半导体衬底之上。所述第一mems装置 包括设置在所述介电结构中的第一空腔以及上覆在所述第一空腔上的所述 mems衬底的第一可移动膜片。此外，所述第一mems装置包括上覆在所 述第一可移动膜片及所述第一空腔上的第一功能结构。所述第一功能结构 包含具有第一化学组成的第一材料。第二mems装置设置在所述半导体衬 底之上，并与所述第一mems装置横向(laterally)间隔开。所述第二mems 装置包括设置在所述介电结构中的第二空腔以及上覆在所述第二空腔上的 所述mems衬底的第二可移动膜片。此外，所述第二mems装置包括上覆 在所述第二可移动膜片及所述第二空腔上的第二功能结构。所述第二功能 结构包含具有与所述第一化学组成不同的第二化学组成的第二材料。
[0117]
由于第二材料具有与第一材料不同的化学组成，因此第一功能结构的 物理性质可响应于第一外部刺激(external stimulus)而改变，而第二功能结 构的物理性质可响应于与第一刺激不同的第二刺激而改变。因此，第一 mems装置是第一类型的mems装置，而第二mems装置是与第一类型 不同的第二类型的mems装置。因此，半导体装置包括不同类型的mems 装置，这可降低制造成本、减小封装尺寸、降低功率消耗等。
[0118]
图1示出包括不同类型的微机电系统(mems)装置的半导体装置100 的一些实施例的剖视图。
[0119]
如图1所示，半导体装置100包括集成电路(integrated circuit，ic)结 构102。ic结构102包括半导体衬底104。半导体衬底104可包括任何类型 的半导体本体(例如，单晶硅(monocrystalline silicon)/互补金属氧化物半 导体(complementary metal-oxide-semiconductor，cmos)基体、硅-锗 (sige)、绝缘体上有硅(silicon on insulator，soi)等)。
[0120]
在一些实施例中，一个或多个ic装置106设置在半导体衬底104上/ 半导体衬底104之上。ic装置106可例如为或包括有源电子装置(例如， 晶体管)、无源电子装置(例如，电阻器、电容器、电感器、熔丝(fuse) 等)、一些其他电子装置、或者前述各项的组合。例如，ic装置106之一可 为金属氧化物半导体场效晶体管(metal-oxide-semiconductor field-effecttransistor，mosfet)，其包括设置在半导体衬底104中的一对源极/漏极区 108、设置在半导体衬底104之上及源极/漏极区108之间的栅极电介质110、 以及设置在半导体衬底104之上并上覆在栅极电介质110上的栅极电极 112。为清楚起见，仅具体地标记ic装置106中的一些。在再一些实施例 中，ic结构102是互补金属氧化物半导体(cmos)结构，且ic装置106 是cmos电路的一部分。
[0121]
ic结构102包括设置在半导体衬底104及ic装置106之上的内连结构 114、第一介电结构116、第二介电结构119、第三介电结构124以及多个电 极128。内连结构114包括一个或多个第一导电触点118、一个或多个第一 导通孔120、一个或多个第一导电线122、多个第二导通孔121、多个第二 导电线123及多个第三导通孔126。第一导电触点118、第一导通孔120及 第一导电线122嵌置在第一介电结构116中。在一些实施例中，第一导电 触点118、第一导通孔120及第一导电线122被称为cmos内连结构。所 述cmos内连结构将ic装置106以预定义图案(predefined pattern)内连 在一起。
[0122]
第二介电结构119设置在第一介电结构116、第一导电触点118、第一 导通孔120及
第一导电线122之上。第二导通孔121及第二导电线123嵌 置在第二介电结构119中。第三介电结构124设置在第二介电结构119、第 二导通孔121及第二导电线123之上。第三导通孔126及电极128嵌置在 第三介电结构124中。
[0123]
内连结构114将ic装置106电耦合到电极128。例如，内连结构114 将ic装置106中的一者或多者电耦合到电极128中的第一电极128a，及/ 或内连结构114将ic装置106中的一者或多者电耦合到电极128中的第二 电极128b。为清楚起见，仅具体地标记第一导电触点118中的一些、第一 导通孔120中的一些、第一导电线122中的一些、第二导通孔121中的一 些、第二导电线123中的一些、第三导通孔126中的一些以及电极128中 的一些。
[0124]
第一导电触点118、第一导通孔120、第一导电线122及/或第三导通孔 126可例如为或包含金属(例如，铜(cu)、铝(al)、钨(w)等)、金属 氮化物(例如，氮化钛(tin))、多晶硅(例如，经掺杂多晶硅)、其他导 电材料或前述各项的组合。第二导通孔121及第二导电线123可例如包含 金属(例如，al、cu、铝-铜(alcu)、钛(ti)、银(ag)、金(au)等)、 金属氮化物(例如，tin)、其他导电材料或前述各项的组合。电极128可 例如为或包含金属(例如，al、cu、alcu、ti等)、金属氮化物(例如， tin)、其他导电材料或前述各项的组合。第一介电结构116、第二介电结构 119及第三介电结构124包括一个或多个堆叠式介电层，所述一个或多个堆 叠式介电层可分别包含低介电常数(low-k)电介质(例如，介电常数小于 约3.9的介电材料)、氧化物(例如，二氧化硅(sio2))等。
[0125]
第四介电结构130设置在内连结构114及第三介电结构124之上。第 四介电结构130包括第一介电层132及第二介电层134。第二介电层134设 置在第一介电层132之上。在一些实施例中，第一介电层132覆盖电极128。
[0126]
第一介电层132可例如为或包含氮化物(例如，氮化硅(sin))、氧化 物(例如，sio2)、氮氧化物(例如，氮氧化硅(sio
x
n
y
))、其他介电材料 或前述各项的组合。第二介电层134可例如为或包含氧化物(例如，sio2)、 氮化物(例如，sin)、氮氧化物(例如，sio
x
n
y
)、其他介电材料或前述各 项的组合。在一些实施例中，第一介电层132可为与第二介电层134不同 的介电材料。例如，第一介电层132可为sin，且第二介电层134可为sio2。 虽然第四介电结构130被示为包括第一介电层132及第二介电层134，然而 应了解，第四介电结构130可包括任何数目个介电层。
[0127]
微机电系统(mems)衬底136设置在第四介电结构130及ic结构102 之上。在一些实施例中，mems衬底136设置在第四介电结构130上。在 再一些实施例中，在mems衬底136与第四介电结构130的界面处存在接 合界面。例如，在一些实施例中，mems衬底136通过接合工艺(例如， 熔融接合(fusionbonding))接合到第四介电结构130，从而在mems衬底 136与第四介电结构130的界面处形成接合界面。mems衬底136可例如 为或包含半导体材料(例如，多晶硅、非晶硅、单晶硅、sige、ge等)、 金属(例如，al、cu、alcu)、氧化物(例如，sio2)、氮化物(例如，sin)、 其他合适的mems衬底或前述各项的组合。在其中mems衬底136为或包 含半导体材料的一些实施例中，所述半导体材料可为经掺杂的或未掺杂的。 在又一些实施例中，mems衬底136为包含半导体材料的单个半导体结构。
[0128]
第三介电层138设置在mems衬底136及第四介电结构130之上。多 个第四导通孔140垂直延伸穿过第三介电层138、mems衬底136、第四介 电结构130及第三介电结构124，以接触第二导电线123中的至少一者，使 得第四导通孔140电耦合到内连结构114。例如，作为
第四导通孔140之一 的第五导通孔140a垂直延伸穿过第三介电层138、mems衬底136、第四 介电结构130及第三介电结构124，以接触作为第二导电线123之一的第三 导电线123a，使得第五导通孔140a电耦合到内连结构114。此外，作为第 四导通孔140中另一者的第六导通孔140b垂直延伸穿过第三介电层138、 mems衬底136、第四介电结构130及第三介电结构124，以接触作为第二 导电线123中另一者的第四导电线123b，使得第六导通孔140b电耦合到内 连结构114。第四导通孔140彼此横向间隔开。在一些实施例中，第四导通 孔140彼此电隔离。在再一些实施例中，第四导通孔140在第三介电层138 的上表面之上横向延伸。
[0129]
第四导通孔140分别衬砌多个通孔开口142。例如，第五导通孔140a 衬砌作为通孔开口142之一的第一通孔开口142a，且第六导通孔140b衬砌 作为通孔开口142中另一者的第二通孔开口142b。通孔开口142设置在第 三介电层138、mems衬底136、第四介电结构130及第三介电结构124中。 通孔开口142垂直延伸穿过第三介电层138、mems衬底136、第四介电结 构130及第三介电结构124，以暴露出第二导电线123中的一者或多者。例 如，第一通孔开口142a垂直延伸穿过第三介电层138、mems衬底136、 第四介电结构130及第三介电结构124，以暴露出第三导电线123a。通孔 开口142至少部分地由第三介电层138、mems衬底136、第四介电结构 130及第二导电线123界定。例如，第一通孔开口142a的侧壁由第三介电 层138的侧壁、mems衬底136的侧壁、第四介电结构130的侧壁及第三 介电结构124的侧壁界定，且第一通孔开口142a的底表面至少部分地由第 三导电线123a的上表面界定。
[0130]
多个第二导电触点144设置在mems衬底136及第三介电层138之 上。例如，作为第二导电触点144之一的第三导电触点144a及作为第二导 电触点144中另一者的第四导电触点144b设置在mems衬底136及第三 介电层138之上。在一些实施例中，第二导电触点144延伸穿过第三介电 层138并接触mems衬底136。在再一些实施例中，第二导电触点144电 耦合到mems衬底136。为清楚起见，仅具体地标记第二导电触点144中 的一些。第二导电触点144可经由第四导通孔140电耦合到内连结构114。 例如，第三导电触点144a电耦合到第五导通孔140a，且第四导电触点144b 电耦合到第六导通孔140b。
[0131]
第三介电层138可例如为或包含氧化物(例如，sio2)、氮化物(例如， sin)、氮氧化物(例如，sio
x
n
y
)、其他介电材料或前述各项的组合。第四 导通孔140可例如为或包含金属(例如，al、cu、alcu、ti、ag、au等)、 金属氮化物(例如，tin)、其他导电材料或前述各项的组合。第二导电触 点144可例如为或包含金属(例如，al、cu、alcu、ti、ag、au等)、金 属氮化物(例如，tin)、其他导电材料或前述各项的组合。在一些实施例 中，第四导通孔140及第二导电触点144是相同的材料。在再一些实施例 中，第四导通孔140可具有在约0.05微米(micrometer(μm))与约1微米 之间的厚度。在又一些实施例中，第二导电触点144可具有在约0.05微米 与约1微米之间的厚度。
[0132]
半导体装置100包括设置在半导体衬底104及第二介电结构119之上 的多个mems装置146。所述多个mems装置146彼此横向间隔开。所述 多个mems装置146分别包括第一多个空腔148，分别包括第一多个可移 动膜片150，且分别包括电极128。空腔148彼此横向间隔开。可移动膜片 150彼此横向间隔开。可移动膜片150是mems衬底136的被配置成响应 于一个或多个刺激(例如，压力、电压等)而移动(例如，挠曲(flex)) 的部分。在一些实施例中，电极128彼此横向间隔开。为清楚起见，仅具 体地标记mems装置146中的一些、空腔148中的一些及可移动膜片150 中的一些。
[0133]
例如，mems装置146包括第一mems装置146a及第二mems装置 146b。第一mems装置146a与第二mems装置146b横向间隔开。第一mems装置146a包括空腔148中的第一空腔148a、可移动膜片150中的第 一可移动膜片150a及第一电极128a。第二mems装置146b包括空腔148 中的第二空腔148b、可移动膜片150中的第二可移动膜片150b及第二电极 128b。第一空腔148a与第二空腔148b横向间隔开。第一可移动膜片150a 与第二可移动膜片150b横向间隔开。
[0134]
mems装置146中的每一者是不同类型的mems装置。例如，第一 mems装置146a是第一类型的mems装置，且第二mems装置146b是 与第一类型的mems装置不同的第二类型的mems装置。mems装置146 可例如为电容性微机械超声换能器(cmut)、压电微机械超声换能器 (pmut)、接触型超声mems传感器(例如，指纹传感器)、非接触型超 声mems传感器(例如，手势传感器)、谐振型机械mems装置(例如， 射频(rf)开关、rf滤波器等)、压力传感器、湿度传感器、流体传感器 (例如，气体组成传感器)、生物传感器(例如，基于mems的葡萄糖传 感器)、ir传感器(例如，ir检测传感器、ir图像传感器等)或其他类型 的mems装置。例如，第一mems装置146a可为ir检测传感器，且第二 mems装置146b可为除ir检测传感器之外的任何其他类型的mems装置 (例如，cmut、不同类型的ir传感器)。由于半导体装置100包括不同类 型的mems装置，因此半导体装置100可降低制造成本、减小封装尺寸、 降低功率消耗等。
[0135]
mems装置146具有取决于mems装置146各自的mems装置类型 的不同配置(例如，结构配置)。例如，第一mems装置146a具有取决于 第一mems装置146a的类型(例如，ir检测传感器)的第一配置，且第 二mems装置146b具有与第一配置不同的取决于第二mems装置146b 的类型(例如，cmut)的第二配置。本文中会更详细地阐述具有不同配置 的不同类型的mems装置的一些实施例。
[0136]
在一些实施例中，mems装置146分别包括功能结构152。功能结构 152分别上覆在mems装置146的可移动膜片150上。在再一些实施例中， 功能结构152可横向间隔开。例如，第一mems装置146a包括上覆在第一 可移动膜片150a上的第一功能结构152a，且第二mems装置146b包括上 覆在第二可移动膜片150b上的第二功能结构152b。第一功能结构152a与 第二功能结构152b横向间隔开。在一些实施例中，功能结构152的最底部 表面实质上共面。例如，第一功能结构152a的最底部表面与第二功能结构 152b的最底部表面实质上共面。
[0137]
功能结构152的物理性质分别响应于被暴露于刺激而改变。例如，第 一功能结构152a的物理性质响应于被暴露于第一刺激而改变，且第二功能 结构152b的物理性质响应于被暴露于第二刺激而改变。在一些实施例中，mems装置的类型至少部分地取决于功能结构152的响应于刺激而改变的 物理性质及/或使功能结构152的物理性质改变的刺激。例如，如果第一功 能结构152a的物理性质响应于被暴露于ir而改变，则第一mems装置146a 是ir传感器。此外，如果第一mems装置146a被配置成检测ir，则所述 ir传感器是ir检测传感器。另一方面，如果第一mems装置146a被配置 成基于ir而产生图像，则第一mems装置146a是ir图像传感器。应了解， mems装置的类型可取决于mems装置146的其他特性(例如，工作原理， 例如热电ir传感器(thermoelectric ir sensor)、焦热电ir传感器(pyroelectricir sensor)、测辐射热计ir传感器(bolometer ir sensor)等)。
[0138]
在一些实施例中，响应于刺激而改变的功能结构152的物理性质及/或 使功能结构152的物理性质改变的刺激至少部分地取决于功能结构的化学 组成。例如，如果第一
mems装置146a是ir传感器，则第一功能结构152a 可为或包含红外敏感材料(infrared sensitive material)，且如果第二mems 装置146b是pmut，则第二功能结构152b可为或包含压电材料 (piezoelectric material)。因此，不同类型的mems装置的配置在其各自功 能结构的化学组成方面可为不同的。
[0139]
mems装置146可为mems传感器、mems致动器(actuator)、mems 收发器(transceiver)或前述各项的组合。例如，如果第一mems装置146a 是mems传感器，则第一mems装置146a被配置成传感第一功能结构152a 的物理性质的改变。在一些实施例中，第一功能结构152a的形状可响应于 被暴露于第一刺激(例如，电信号(例如，电压)、流体(例如，气体)、 生物元素(例如，血液)、辐射(例如，ir)等)而改变。第一功能结构152a 的形状的改变可使第一可移动膜片150a偏转，从而使第一mems装置146a 输出电信号，所述电信号对应于第一可移动膜片150a与第一电极128a间隔 开的距离(例如，因第一可移动膜片150a与第一电极128a之间的电容的改 变)。所述电信号可经由第一电极128a输出，并由ic装置106中的一者或 多者分析。在其他实施例中，物理性质的改变可改变第一功能结构152a与 第一电极128a之间的电容(例如，因物理性质的改变而改变了第一功能结 构152a的电压)。
[0140]
在一些实施例中，第二功能结构152b的形状可响应于被暴露于第二刺 激(例如，电信号(例如，电压)、流体(例如，气体)、生物元素(例如， 血液)、辐射(例如，ir)等)而改变。第二功能结构152b的形状的改变 可使第二可移动膜片150b偏转，从而使第二mems装置146b输出电信号， 所述电信号对应于第二可移动膜片150b与第二电极128b间隔开的距离(例 如，因第二可移动膜片150b与第二电极128b之间的电容的改变)。所述电 信号可经由第二电极128b输出，并由ic装置106中的一者或多者分析。 在其他实施例中，物理性质的改变可改变第二功能结构152b与第二电极 128b之间的电容(例如，因物理性质的改变而改变了第二功能结构152b的 电压)。在又一些实施例中，如果mems装置146是mems传感器，则功 能结构152可被称为传感结构。
[0141]
如果第一mems装置146a是mems致动器，则第一功能结构152a 的物理性质的改变使第一mems装置输出动作(例如，机械移动、磁场、 热等)。如果第一mems装置146a是mems换能器(例如，cmut)，则 第一mems装置146a可作为接收器(例如，mems传感器)及发射器(例 如，mems致动器)运作，以输出动作并传感对所述动作的响应。应了解， mems传感器、mems致动器及mems收发器可为不同类型的mems装 置。
[0142]
功能结构152可例如为或包含压电材料(例如，钼(mo)、锆钛酸铅 (lead zirconate titanate，pzt)、氮化铝(aln)、氧化锌(zno)等)、生物 敏感材料(例如，设置在金属(例如，au、ag、铂(pt)等)(或其一部分) 上的生物辨识组件)、ir敏感材料(例如，氧化钒(vox)、碲化汞镉 (hgcdte)、硅(si)、碲化镉锌(cdznte)等)、聚合物(例如，聚酰亚 胺、su-8、负性/正性光刻胶等)等。在一些实施例中，如果第一功能结构 152a是压电材料，则第一mems装置146a可为pmut；如果第一功能结 构152a是生物敏感材料，则第一mems装置146a可为生物传感器；如果 第一功能结构152a是ir敏感材料，则第一mems装置146a可为ir传感 器；且如果第一功能结构152a是聚合物，则第一mems装置146a可为其 他类型的mems传感器(例如，压力传感器、气体传感器、湿度传感器等)。
[0143]
因此，应了解，在一些实施例中，第一功能结构152a是或包含第一类 型的材料，而第二功能结构152b不是(或不包含)第一类型的材料。例如， 第一功能结构152a是(或包含)
ir敏感材料，且第二功能结构152b不是 (或不包含)ir敏感材料，第一功能结构152a是(或包含)压电材料，且 第二功能结构152b不是(或不包含)压电材料，第一功能结构152a是(或 包含)生物敏感材料，且第二功能结构152b不是(或不包含)生物敏感材 料，第一功能结构152a是(或包含)聚合物，且第二功能结构152b不是 (或不包含)聚合物，等等。
[0144]
在一些实施例中，功能结构152可各自具有在约0.0005微米与约50微 米之间的厚度。如果功能结构152具有小于约0.0005微米的厚度，则mems 装置146可能无法传感功能结构152的物理性质的改变(及/或无法使功能 结构152的物理性质改变)。如果功能结构152具有大于约50微米的厚度， 则制造半导体装置100的成本可能会增加，而没有明显的益处。更具体来 说，如果功能结构152包含聚合物，则功能结构152可具有在约0.0005微 米与约10微米之间的厚度；如果功能结构152包含ir敏感材料，则功能 结构152可具有在约0.1微米与约0.2微米之间的厚度；且如果功能结构152 包含压电材料，则功能结构152可具有在约0.05微米与约50微米之间的厚 度。
[0145]
如果功能结构152包含聚合物且具有小于约0.0005微米的厚度，则 mems装置146可能无法传感功能结构152的物理性质的改变(及/或无法 使功能结构152的物理性质改变)。如果功能结构152包含聚合物且具有大 于约10微米的厚度，则制造半导体装置100的成本可能会增加，而没有明 显的益处。如果功能结构152包含ir敏感材料且具有小于约0.1微米的厚 度，则mems装置146可能无法传感功能结构152的物理性质的改变(及 /或无法使功能结构152的物理性质改变)。如果功能结构152包含ir敏感 材料且具有大于约0.2微米的厚度，则制造半导体装置100的成本可能会增 加，而没有明显的益处。如果功能结构152包含压电材料且具有小于约0.05 微米的厚度，则mems装置146可能无法传感功能结构152的物理性质的 改变(及/或无法使功能结构152的物理性质改变)。如果功能结构152包含 压电材料且具有大于约50微米的厚度，则制造半导体装置100的成本可能 会增加，而没有明显的益处。
[0146]
在一些实施例中，功能结构152的厚度可实质上相同。例如，第一功 能结构152a的厚度可与第二功能结构152b实质上相同。在其他实施例中， 功能结构152的厚度可不同。例如，第一功能结构152a的厚度可与第二功 能结构152b的厚度不同。
[0147]
在一些实施例中，第三导电触点144a、第五导通孔140a及第三导电线 123a是与ic装置106中的一者或多者电耦合的第一mems布线结构的一 部分。第四导电触点144b、第六导通孔140b及第四导电线123b可为与ic 装置106中的一者或多者电耦合的第二mems布线结构的一部分。第一 mems布线结构将第一mems装置146a电耦合到ic装置106中的所述一 者或多者，且第二mems布线结构将第二mems装置146b电耦合到所述 一个或多个ic装置106。在一些实施例中，第一mems布线结构可电耦合 到ic装置106中的一者或多者及第一功能结构152a。在再一些实施例中， 第二mems布线结构可电耦合到ic装置106中的一者或多者及第二功能 结构152b。
[0148]
在一些实施例中，第一mems布线结构及第二mems布线结构可彼 此电隔离。在再一些实施例中，第一mems布线结构及第二mems布线结 构可电耦合到不同(或不同组)的ic装置106。在其他实施例中，第一mems 布线结构及第二mems布线结构可电耦合到一个或多个相同的ic装置 106。应了解，在一些实施例中，半导体装置100对于每一mems装置146 包括一个mems布线结构。
[0149]
图2示出图1所示半导体装置100的一些更详细实施例的剖视图。
[0150]
如图2所示，第二介电结构119包括第四介电层202及第五介电层204。 第四介电层202可例如为或包含低介电常数电介质(例如，介电常数小于 约3.9的介电材料)、氧化物(例如，二氧化硅(sio2))等。第五介电层204 设置在第四介电层202之上。第五介电层204可例如为或包含低介电常数 电介质(例如，介电常数小于约3.9的介电材料)、氧化物(例如，二氧化 硅(sio2))等。在一些实施例中，第二导电线123设置在第五介电层204 中。第二导通孔121可设置在第四介电层202中。在再一些实施例中，第 二导通孔121及/或第四介电层202垂直设置在第一介电结构116与第五介 电层204之间。
[0151]
第三介电结构124包括第六介电层206、第一防脱气层208、第七介电 层210及第八介电层212。第一防脱气层208设置在第六介电层206之上， 第七介电层210设置在第一防脱气层208之上，且第八介电层212设置在 第七介电层210之上。在一些实施例中，电极128设置在第八介电层212 中。在再一些实施例中，第三导通孔126垂直延伸穿过第六介电层206、第 一防脱气层208及第七介电层210。在又一些实施例中，电极128可具有在 约0.05微米与约1微米之间的厚度。
[0152]
第一防脱气层208防止气体(例如，氧气、二氧化碳等)从半导体装 置100的其他特征脱气到空腔148中。在一些实施例中，第一防脱气层208 可例如为或包含氮化物(例如，sin)、氮氧化物(例如，sio
x
n
y
)、其他防 脱气材料或前述各项的组合。在再一些实施例中，第六介电层206、第七介 电层210及/或第八介电层212可例如为低介电常数电介质(例如，介电常 数小于约3.9的介电材料)、氧化物(例如，二氧化硅(sio2))等。
[0153]
第四介电结构130包括第九介电层214、第一介电层132、第二防脱气 层216及第二介电层134。第一介电层132设置在第九介电层214之上，第 二防脱气层216设置在第一介电层132之上，且第二介电层134设置在第 二防脱气层216之上。第二防脱气层216防止气体(例如，氧气、二氧化 碳等)从半导体装置100的其他特征脱气到空腔148中。在一些实施例中， 第二防脱气层216可例如为或包含氮化物(例如，sin)、氮氧化物(例如， sio
x
n
y
)、其他防脱气材料或前述各项的组合。在再一些实施例中，第九介 电层214可例如为或包含低介电常数电介质(例如，介电常数小于约3.9的 介电材料)、氧化物(例如，二氧化硅(sio2))等。
[0154]
在一些实施例中，mems衬底136包括第一mems结构217及第二 mems结构218。第一mems结构217设置在第二mems结构218之上。 在一些实施例中，第一mems结构217是包含半导体材料(例如，多晶硅、 非晶硅、单晶硅、sige、ge等)的半导体结构。在再一些实施例中，第二mems结构218包括一个或多个介电层，所述一个或多个介电层分别包含 氧化物(例如，sio2)、氮化物(例如，sin)等。在又一些实施例中，第 二mems结构218可为单层sio2。在第二mems结构218与第二介电层 134的界面处可存在接合界面。例如，在一些实施例中，第二mems结构 218通过接合工艺(例如，熔融接合)接合到第二介电层134，从而在第二 mems结构218与第二介电层134的界面处形成接合界面。在一些实施例 中，第二介电层134可具有在约0.1微米与约10微米之间的厚度。在再一 些实施例中，第二mems结构218可具有在约0.0005微米与约1微米之间 的厚度。
[0155]
隔离沟槽220横向设置在第五导通孔140a与第六导通孔140b之间。 在一些实施例中，隔离沟槽220垂直延伸穿过第三介电层138及第一mems 结构217。在再一些实施例中，所
述隔离沟槽垂直延伸穿过mems衬底 136。隔离沟槽220可通过以闭合路径(closed path)来横向延伸围绕mems 装置146。隔离沟槽220在第五导通孔140a与第六导通孔140b之间进行电 隔离(或提高电阻率)。应了解，在一些实施例中，隔离沟槽220可为分别 横向设置在第四导通孔140之间的多个隔离沟槽之一。
[0156]
第一钝化层222设置在mems衬底136、第三介电层138、第四导通 孔140及第二导电触点144之上。在一些实施例中，第一钝化层222衬砌 第四导通孔140、第三介电层138的上表面、第三介电层138的一个或多个 侧壁、第一mems结构217的一个或多个侧壁、第二mems结构218的上 表面、第二导电触点144的一个或多个侧壁以及第二导电触点144的上表 面。在再一些实施例中，第一钝化层222可在第三介电层138与功能结构 152之间接触mems衬底136的上表面。
[0157]
在一些实施例中，第一钝化层222可将功能结构152与第三介电层138 横向分隔开。在此类实施例中，第一钝化层222的部分可在功能结构152 的侧壁与第三介电层138的侧壁之间从mems衬底136垂直延伸。在再一 些此类实施例中，第一钝化层222可直接接触mems衬底136、功能结构 152的侧壁及/或第三介电层138的侧壁。第一钝化层222可为共形层 (conformal layer)。在一些实施例中，第一钝化层222可例如为或包含氧化 物(例如，sio2)、氮化物(例如，sin)、氮氧化物(例如，sio
x
n
y
)、其 他介电材料或前述各项的组合。在再一些实施例中，第一钝化层222具有 与功能结构152不同的化学组成。
[0158]
第二钝化层224可设置在mems衬底136、第三介电层138、第四导 通孔140、第二导电触点144、第一钝化层222及功能结构152之上。在一 些实施例中，第二钝化层224衬砌第一钝化层222及功能结构152。在再一 些实施例中，第二钝化层224可衬砌功能结构152的上表面。第二钝化层 224可例如为或包含氧化物(例如，sio2)、氮化物(例如，sin)、氮氧化 物(例如，sio
x
n
y
)、其他介电材料或前述各项的组合。在一些实施例中， 第二钝化层224可具有在约0.05微米与约2微米之间的厚度。在再一些实 施例中，第二钝化层224具有与功能结构152不同的化学组成。
[0159]
一个或多个吸气剂结构(gas getter structure)226可设置在第三介电结 构124中。在一些实施例中，吸气剂结构226设置在第一防脱气层208之 上。在再一些实施例中，吸气剂结构226设置在第八介电层212中。吸气 剂结构226被配置成吸收及/或消耗空腔148内的气体。吸气剂结构226可 例如为或包含al、cu、w、ti、au、其他合适的吸气剂材料或前述各项的 组合。在又一些实施例中，吸气剂结构226及电极128包含相同的材料。 为清楚起见，仅具体地标记吸气剂结构226中的一些。
[0160]
空腔148至少部分地由mems衬底136及第四介电结构130界定。在 一些实施例中，第一mems结构217的底表面界定空腔148的上表面。在 其他实施例中，第二mems结构218的底表面界定空腔148的上表面。在 一些实施例中，空腔148的侧壁由第二介电层134的侧壁、第二防脱气层 216的侧壁、第一介电层132的侧壁及第九介电层214的侧壁界定。在再一 些实施例中，空腔148的第一下表面由第一介电层132的上表面界定。在 又一些实施例中，空腔148的第二下表面由吸气剂结构226的上表面界定。 空腔148的第二下表面可设置在空腔148的第一下表面与半导体衬底104 之间。
[0161]
图3示出图2所示半导体装置100的一些其他实施例的剖视图。
[0162]
如图3所示，多个流体连通沟道(fluid communication channel)302设 置在第四
介电结构130中。为清楚起见，仅具体地标记流体连通沟道302 中的一些。流体连通沟道302在空腔148之间横向延伸，使得空腔148中 的每一者彼此流体连通。在一些实施例中，流体连通沟道302中的每一者 在空腔148中的两个相邻空腔之间横向延伸，使得空腔148中的每一者彼 此流体连通。由于空腔148彼此流体连通，因此空腔148的空腔压力(例 如，空腔148内的压力)实质上相同。由于空腔压力实质上相同，因此半 导体装置100的装置性能可得以改善(例如，发射/接收灵敏度提高)。
[0163]
例如，第一mems装置146a及第二mems装置146b可被配置成彼此 结合地运作(例如，被配置成作为超声接收器运作的cmut与被配置成作 为超声发射器运作的pmut)。在第一mems装置146a及第二mems装置 146b的运作期间，可对第一mems装置146a及第二mems装置146b施 加相同的运作电压(operating voltage)。如此，因所述空腔压力的差异会使 可移动膜片150的偏转有变化，而造成第一mems装置146a与第二mems 装置146b的空腔压力的差异降低发射灵敏度及/或接收灵敏度。然而，由于 流体连通沟道302在空腔148之间横向延伸，使得空腔148中的每一者彼 此流体连通，因此空腔148的空腔压力实质上相同。因此，流体连通沟道 302可提高mems装置146的发射灵敏度及/或接收灵敏度。
[0164]
流体连通沟道302至少部分地由mems衬底136及第四介电结构130 界定。在一些实施例中，第一mems结构217的底表面界定流体连通沟道 302的上表面。在其他实施例中，第二mems结构218的底表面界定流体 连通沟道302的上表面。在一些实施例中，流体连通沟道302的侧壁由第 二介电层134的及第二防脱气层216的侧壁界定。在再一些实施例中，流 体连通沟道302的下表面由第一介电层132的上表面界定。
[0165]
图4示出图2所示半导体装置100的一些其他实施例的剖视图。
[0166]
如图4所示，一个或多个通气孔(vent hole)402设置在mems衬底 136中。通气孔402垂直延伸穿过mems衬底136，使得通气孔402与空 腔148流体连通。在一些实施例中，通气孔402与空腔148及流体连通沟 道302流体连通。在再一些实施例中，通气孔402垂直延伸穿过mems衬 底136，并分别通向流体连通沟道302中。在其他实施例中，通气孔402垂 直延伸穿过mems衬底136，并分别通向空腔148中。通气孔402至少部 分地由mems衬底136界定。例如，通气孔402的侧壁至少部分地由第一 mems结构217的侧壁及第二mems结构218的侧壁界定。为清楚起见， 仅具体地标记通气孔402中的一些。
[0167]
一个或多个插塞(plug)404设置在mems衬底136之上，并覆盖通 气孔402。为清楚起见，仅具体地标记插塞404中的一些。插塞404分别完 全覆盖通气孔402。插塞404被配置成在参考系统压力(reference systempressure)下气密地(hermetically)密封空腔148及通气孔402。在一些实 施例中，插塞404被配置成在参考系统压力下气密地密封空腔148、流体连 通沟道302及通气孔402。
[0168]
在一些实施例中，参考系统压力小于或等于2标准大气压(standardatmosphere，atm)。在再一些实施例中，参考系统压力可小于0.1atm(例如， 对于高真空mems装置)。在又一些实施例中，参考系统压力可在0.5atm 与2atm之间(例如，对于标准压力mems装置)。与不包括通气孔402的 半导体装置相比，通气孔402使得空腔148、流体连通沟道302及通气孔 402能够在更低的参考系统压力下被气密地密封，此归因于相较于将mems 衬底136接合到第四介电结构130的压力，插塞404能够在比其更低的压 力下形成。在其中半导体装置100包括通气孔402及插塞404的一些实施 例中，参考系统压力可小于0.1atm。
[0169]
在一些实施例中，插塞404可例如为或包含金属(例如，al、cu、alcu、ti、ag、au等)、金属氮化物(例如，tin)、氧化物(例如，sio2)、氮化 物(例如，sin)、氮氧化物(例如，sio
x
n
y
)、半导体材料(例如，非晶硅、 ge等)、用于覆盖并密封通气孔402的其他合适的材料或前述各项的组合。 在再一些实施例中，插塞404可为与第二导电触点144相同的材料。在又 一些实施例中，插塞404是第一mems布线结构及/或第二mems布线结 构的一部分。
[0170]
图5a至图5b示出图4所示半导体装置100的区域406(例如，参见 图4)的一些实施例的各种视图。图5a示出图4所示半导体装置100的区 域406的一些实施例的剖视图。图5b示出沿着图5a所示线a-a截取的区 域406的一些实施例的剖视图。
[0171]
如图5a至图5b所示，mems衬底136具有厚度t(例如，mems衬 底136的最上部表面与mems衬底136的最底部表面之间的距离)。所述 mems衬底的厚度t可在约0.1微米(um)与约50微米之间。通气孔402 各自具有最小尺寸d。给定通气孔的最小尺寸d是所述给定通气孔的最近 的相对侧壁之间的距离。在一些实施例中，最小尺寸d在约0.1微米与约2 微米之间。在其中mems衬底136包含或为半导体材料(例如，si)的一 些实施例中，最小尺寸d是mems衬底136的厚度t的至多二十分之一。 在再一些实施例中，通气孔402的侧壁以角度θ从mems衬底136的最上 部表面向下延伸。角度θ可在约85度与95度之间。
[0172]
图6a至图6b示出图4所示半导体装置100的区域406(例如，参见 图4)的一些其他实施例的各种视图。图6a示出图4所示半导体装置100 的区域406的一些实施例的剖视图。图6b示出沿着图6a所示线a-a截取 的区域406的一些实施例的剖视图。
[0173]
如图6a至图6b所示，第三钝化层602可设置在第二钝化层224之上。 在一些实施例中，第三钝化层602设置在mems衬底136、第三介电层138、 第四导通孔140、第二导电触点144、第一钝化层222、功能结构152及第 二钝化层224之上。第三钝化层602可例如为或包含氧化物(例如，sio2)、 氮化物(例如，氮化硅)、氮氧化物(例如，sio
x
n
y
)、其他介电材料或前 述各项的组合。在一些实施例中，第三钝化层602可为或包含与第一钝化 层222相同的材料。例如，第一钝化层222可为氧化物(例如sio2)，第二 钝化层224可为氮化物(例如，sin)，且第三钝化层602可为氧化物(例 如，sio2)。
[0174]
在一些实施例中，插塞404中的一者或多者可具有第一凹痕 (indentation)。第一凹痕沿着所述一个或多个插塞404的底表面设置。所 述一个或多个插塞404可具有与第一凹痕对应的第二凹痕。第二凹痕沿着 所述一个或多个插塞404的上表面设置。在其他实施例中，插塞404的上 表面可为实质上平坦的。
[0175]
第一钝化层222可具有与第二凹痕对应的第三凹痕。第三凹痕沿着第 一钝化层222的上表面设置。第二钝化层224可具有与第三凹痕对应的第 四凹痕。第四凹痕沿着第二钝化层224的上表面设置。第三钝化层602可 具有与第四凹痕对应的第五凹痕。第五凹痕沿着第三钝化层602的上表面 设置。在其他实施例中，第一钝化层222的上表面、第二钝化层224的上 表面及/或第三钝化层602的上表面可为实质上平坦的。
[0176]
图7示出图2所示半导体装置100的一些其他实施例的剖视图。
[0177]
如图7所示，mems装置146中的一些可包括功能结构152，且mems 装置146中其他的一些可不包括功能结构152。例如，第一mems装置146a 包括第一功能结构152a，但第二mems装置146b不包括第二功能结构 152b。由于第一mems装置146a包括第一功能结构152a，因此第一mems 装置146a可至少部分地基于第一功能结构152a的物理性质响应于刺激而改 变
来进行传感(或致动)(例如，第一功能结构152a的形状响应于刺激而 改变，从而使第一可移动膜片150a偏转)。由于第二mems装置146b不包 括第二功能结构152b，因此第二mems装置146b并不依赖于相应的功能 结构的物理性质响应于刺激而改变来进行传感(或致动)。而是，第二mems 装置146b可基于刺激直接使第二可移动膜片150b偏转(例如，而非基于 相应的功能结构的物理性质使第二可移动膜片150b偏转来间接地偏转)来 进行传感(或致动)。因此，第一mems装置146a是第一类型的mems 装置，且第二mems装置146b是与第一类型不同的第二类型的mems装 置。因此，半导体装置100包括不同类型的mems装置，这可降低制造成 本、减小封装尺寸、降低功率消耗等。
[0178]
在一些实施例中，第一钝化层222可与第一可移动膜片150a垂直间隔 开，并接触第二可移动膜片150b。在再一些实施例中，第一钝化层222可 具有设置在第一可移动膜片150a正上方的第一底表面及设置在第二可移动 膜片150b正上方的第二底表面。在又一些实施例中，第一钝化层222的第 二底表面可设置在第一钝化层222的第一底表面与第一可移动膜片150a的 上表面之间。
[0179]
在一些实施例中，第一功能结构152a可将第一钝化层222与第一可移 动膜片150a垂直分隔开。在此类实施例中，第一钝化层222可在第一可移 动膜片150a正上方衬砌第一功能结构152a的上表面，且可衬砌第二可移动 膜片150b的上表面。在其他实施例中，第三介电层138可衬砌第二可移动 膜片150b的上表面。在此类实施例中，第一钝化层222可在第一可移动膜 片150a正上方衬砌第一功能结构152a的上表面，且在第二可移动膜片150b 正上方衬砌第三介电层138的上表面。
[0180]
图8示出图2所示半导体装置100的一些其他实施例的剖视图。
[0181]
如图8所示，第一经掺杂区802及第二经掺杂区804设置在mems衬 底136中。第一经掺杂区802至少部分地设置在第一可移动膜片150a中， 且第二经掺杂区804至少部分地设置在第二可移动膜片150b中。在一些实 施例中，第一经掺杂区802及第二经掺杂区804设置在第一mems结构217 中。
[0182]
第一经掺杂区802具有第一掺杂类型(例如，n型/p型)，且第二经掺 杂区804具有第二掺杂类型(例如，n型/p型)。在一些实施例中，第一掺 杂类型及第二掺杂类型是相同的。在此类实施例中，第一经掺杂区802具 有第一掺杂浓度的第一掺杂类型掺杂剂(例如，磷(n型)、硼(p型)等)， 且第二经掺杂区804具有与第一掺杂浓度不同的第二掺杂浓度的第一掺杂 类型掺杂剂。在其他实施例中，第一掺杂类型及第二掺杂类型是不同的。
[0183]
图8中还示出，第一mems装置146a不包括第一功能结构152a，且 第二mems装置146b不包括第二功能结构152b。然而，由于第一经掺杂 区802至少部分地设置在第一可移动膜片150a中，且第二经掺杂区804至 少部分地设置在第二可移动膜片150b中，因此第一mems装置146a可为 与第二mems装置146b不同类型的mems装置。例如，因第一经掺杂区 802具有第一掺杂类型(及/或第一掺杂浓度)且第二经掺杂区804具有第 二掺杂类型(及/或第二掺杂浓度)，因此第一mems装置146a可被配置成 以第一频率发射(或传感)声波，而第二mems装置146b被配置成以与 第一频率不同的第二频率发射(或传感)声波。因此，第一mems装置146a 是第一类型的mems装置，且第二mems装置146b是与第一类型不同的 第二类型的mems装置。因此，半导体装置100包括不同类型的mems 装置，这可降低制造成本、减小封装尺寸、降低功率消耗等。
[0184]
图9示出图2所示半导体装置100的一些其他实施例的剖视图。
[0185]
如图9所示，第一mems装置146a包括第一功能结构152a，且第一 经掺杂区802设置在mems衬底136中。第二mems装置146b包括第二 功能结构152b，且第二经掺杂区804设置在mems衬底136中。在其中第 一经掺杂区802及第二经掺杂区804设置在mems衬底136中的一些实施 例中，第二功能结构152b可具有与第一功能结构152a相同的化学组成。 虽然第一功能结构152a及第二功能结构152b可具有相同的化学组成，然 而因第一经掺杂区802具有第一掺杂类型(及/或第一掺杂浓度)且第二经 掺杂区804具有第二掺杂类型(及/或第二掺杂浓度)，第一mems装置146a 及第二mems装置146b仍可为不同类型的mems装置。在其中第一经掺 杂区802及第二经掺杂区804设置在mems衬底136中的其他实施例中， 第一功能结构152a可具有与第二功能结构152b不同的化学组成。应了解， 在一些实施例中，因第一功能结构152a及第二功能结构152b具有不同的 化学组成，第一经掺杂区802及第二经掺杂区804具有不同的掺杂类型(及 /或掺杂浓度)、第一mems装置146a包括第一功能结构152a而第二mems 装置不包括第二功能结构152b、或者前述原因的组合，第一mems装置 146a及第二mems装置146b可为不同类型的mems装置。
[0186]
图10示出图2所示半导体装置100的一些实施例的简化布局图。图10 为“简化的”是因为图2所示的各种特征未在图10中示出。
[0187]
如图10所示，在一些实施例中，第一mems装置146a包括第一多个 mems单元1002a。第一多个mems单元1002a分别包括第二多个空腔 148c。例如，第一多个mems单元1002a中的第一mems单元1002a1包 括第二多个空腔148c中的第三空腔148c1，且第一多个mems单元1002a 中的第二mems单元1002a2包括第二多个空腔148c中的第四空腔148c2。 在一些实施例中，第二多个空腔148c中的空腔具有彼此实质上相似的结构。
[0188]
第一多个mems单元1002a分别包括第二多个可移动膜片150c。例 如，第一mems单元1002a1包括第二多个可移动膜片150c中的第三可移 动膜片150c1，且第二mems单元1002a2包括第二多个可移动膜片150c中 的第四可移动膜片150c2。在一些实施例中，第二多个可移动膜片150c中 的可移动膜片具有彼此实质上相似的结构(及/或掺杂类型/浓度)。
[0189]
在一些实施例中，第一多个mems单元1002a分别包括第一多个功能 结构152c。例如，第一mems单元1002a1包括第一多个功能结构152c中 的第三功能结构152c1，且第二mems单元1002a2包括第一多个功能结构 152c中的第四功能结构152c2。在一些实施例中，第一多个功能结构152c 中的功能结构具有彼此实质上相似的结构。在再一些实施例中，第一多个 功能结构152c中的功能结构中的每一者可具有相同的化学组成。在又一些 实施例中，第一多个功能结构152c中的功能结构中的每一者具有与第一功 能结构152a相同的化学组成。
[0190]
在一些实施例中，第一多个mems单元1002a被配置成彼此结合地(例 如，一致地(unison))运作。例如，第一mems装置146a可为cmut， 且第一多个mems单元1002a是所述cmut的单独的多个单元。在再一些 实施例中，在第一mems装置146a的运作期间，可对第一多个mems单 元1002a中的每一者施加相同的运作电压。
[0191]
第二mems装置146b可包括第二多个mems单元1002b。第二多个 mems单元1002b分别包括第三多个空腔148d。例如，第二多个mems 单元1002b中的第三mems单元1002b1包括第三多个空腔148d中的第五 空腔148d1，且第二多个mems单元1002b中的第四mems单元1002b2包括第三多个空腔148d中的第六空腔148d2。在一些实施例中，第三多个 空腔148d中
的空腔具有彼此实质上相似的结构。
[0192]
第二多个mems单元1002b分别包括第三多个可移动膜片150d。例 如，第三mems单元1002b1包括第三多个可移动膜片150d中的第五可移 动膜片150d1，且第四mems单元1002b2包括第三多个可移动膜片150d中 的第六可移动膜片150d2。在一些实施例中，第三多个可移动膜片150d中 的可移动膜片具有彼此实质上相似的结构(及/或掺杂类型/浓度)。
[0193]
在一些实施例中，第二多个mems单元1002b分别包括第二多个功能 结构152d。例如，第三mems单元1002b1包括第二多个功能结构152d中 的第五功能结构152d1，且第四mems单元1002b2包括第二多个功能结构 152d中的第六功能结构152d2。在一些实施例中，第二多个功能结构152d 中的功能结构具有彼此实质上相似的结构。在再一些实施例中，第二多个 功能结构152d中的功能结构中的每一者可具有相同的化学组成。在又一些 实施例中，第二多个功能结构152d中的功能结构中的每一者具有与第二功 能结构152b相同的化学组成。
[0194]
在一些实施例中，第二多个mems单元1002b被配置成彼此结合地(例 如，一致地)运作。例如，第二mems装置146b可为pmut，且第二多 个mems单元1002b是所述pmut的单独的多个单元。在再一些实施例 中，在第二mems装置146b的运作期间，可对第二多个mems单元1002b 中的每一者施加相同的操作电压。
[0195]
图11至图22示出用于形成图4所示半导体装置100的一些实施例的 方法的一些实施例的一系列剖视图。
[0196]
如图11所示，提供ic结构102。ic结构102包括半导体衬底104。一 个或多个ic装置106(图中未示出)形成在半导体衬底104上/半导体衬底 104之上。在一些实施例中，ic装置106中的一者或多者包括一对源极/漏 极区108、栅极电介质110及栅极电极112。ic结构102包括设置在半导体 衬底104及ic装置106之上的内连结构114、第一介电结构116、第二介 电结构119、第三介电结构124、多个电极128以及一个或多个吸气剂结构 226。内连结构114包括一个或多个第一导电触点118(图中未示出)、一个 或多个第一导通孔120、一个或多个第一导电线122、多个第二导通孔121、 多个第二导电线123及多个第三导通孔126。第二介电结构119包括第四介 电层202及第五介电层204。第三介电结构124包括第六介电层206、第一 防脱气层208、第七介电层210及第八介电层212。可根据cmos制造工艺 形成ic结构102。
[0197]
图11中还示出，在ic结构102之上形成第四介电结构130。在一些实 施例中，第四介电结构130形成在第三介电结构124、吸气剂结构226及电 极128之上。第四介电结构130可包括第九介电层214、第一介电层132、 第二防脱气层216及第二介电层134。第九介电层214可形成在第三介电结 构124、吸气剂结构226及电极128之上。第一介电层132可形成在第九介 电层214之上。第二防脱气层216可形成在第一介电层132之上。第二介 电层134可形成在第二防脱气层216之上。
[0198]
在一些实施例中，用于形成第四介电结构130的工艺包括在第三介电 结构124、吸气剂结构226及电极128上沉积覆盖第三介电结构124、吸气 剂结构226及电极128的第九介电层214。可例如通过化学气相沉积 (chemical vapor deposition，cvd)、物理气相沉积(physical vapordeposition，pvd)、原子层沉积(atomic layer deposition，ald)、其他沉积 工艺或前述各项的组合来沉积第九介电层214。此后，在第九介电层214之 上沉积第一介电层132。可例如通过cvd、pvd、ald、其他沉积工艺或 前述各项的组合来沉积第一介电
层132。
[0199]
然后在第一介电层132之上沉积第二防脱气层216。可例如通过cvd、 pvd、ald、其他沉积工艺或前述各项的组合来沉积第二防脱气层216。此 后，在第二防脱气层216之上沉积第二介电层134。可例如通过cvd、pvd、 ald、其他沉积工艺或前述各项的组合来沉积第二介电层134。在一些实施 例中，可以约0.1微米至约10微米之间的厚度沉积第二介电层134。在再 一些实施例中，第九介电层214、第一介电层132、第二防脱气层216及/ 或第二介电层134可被形成为共形层。
[0200]
如图12所示，在第二介电结构119之上形成第一多个开口1202。第一 多个开口1202被形成为彼此横向间隔开。在一些实施例中，第一多个开口 1202至少部分地形成在第三介电结构124中，且至少部分地形成在第四介 电结构130中。在再一些实施例中，第一多个开口1202暴露出第二导电线 123中的一者或多者。例如，在一些实施例中，第一多个开口1202中的第 一开口1202a暴露出第三导电线123a，且第一多个开口1202中的第二开口 1202b暴露出第四导电线123b。
[0201]
在一些实施例中，用于形成第一多个开口1202的工艺包括在第四介电 结构130之上形成第一经图案化掩蔽层(图中未示出)(例如，正性/负性光 刻胶、硬掩模等)。在再一些实施例中，形成第一经图案化掩蔽层可通过在 第四介电结构130上形成掩蔽层(图中未示出)、将掩蔽层暴露于一个图案 (例如，通过光刻工艺，例如光学光刻、极紫外光刻等)并将掩蔽层显影 以形成所述第一经图案化掩蔽层。此后，执行第一刻蚀工艺以移除第四介 电结构130的未掩蔽部分及第三介电结构124的未掩蔽部分，从而在第二 介电结构119之上形成第一多个开口1202。第一刻蚀工艺可为干刻蚀工艺、 湿刻蚀工艺、反应性离子刻蚀(reactive ion etching，rie)工艺、其他刻蚀 工艺或前述各项的组合。随后，在一些实施例中，剥除第一经图案化掩蔽 层。
[0202]
如图13所示，在ic结构102之上形成多个空腔开口1302及多个流体 连通沟道开口1304。空腔开口1302及流体连通沟道开口1304形成在第四 介电结构130中。在一些实施例中，空腔开口1302及流体连通沟道开口1304 至少部分地由第一介电层132、第二介电层134及第二防脱气层216界定。
[0203]
空腔开口1302被形成为彼此横向间隔开。空腔开口1302分别形成在 电极128之上。例如，空腔开口1302中的第一空腔开口1302a形成在第一 电极128a之上，且空腔开口1302中的第二空腔开口1302b形成在第二电 极128b之上。流体连通沟道开口1304被形成为在空腔开口1302之间横向 延伸，使得流体连通沟道开口1304的相对两端通向空腔开口1302中的对 应空腔开口中。在一些实施例中，流体连通沟道开口1304中的每一者被形 成为在空腔开口1302中的两个相邻空腔开口之间横向延伸，使得流体连通 沟道开口1304中的每一者的相对两端通向空腔开口1302中的两个相邻空 腔开口中。
[0204]
在一些实施例中，用于形成空腔开口1302及流体连通沟道开口1304 的工艺包括在第四介电结构130之上、在第二导电线123之上以及在第一 多个开口1202中形成第二经图案化掩蔽层(图中未示出)(例如，正性/负 性光刻胶、硬掩模等)。此后，执行第二刻蚀工艺以移除第二介电层134的 及第二防脱气层216的未掩蔽部分，从而在第四介电结构130中形成空腔 开口1302及流体连通沟道开口1304。第二刻蚀工艺可为干刻蚀工艺、rie 工艺、湿刻蚀工艺、其他刻蚀工艺或前述各项的组合。随后，在一些实施 例中，剥除第二经图案化
掩蔽层。
[0205]
如图14所示，移除第四介电结构130的部分，以至少部分地暴露出吸 气剂结构226。在一些实施例中，移除第一介电层132的部分及第九介电层 214的部分，以至少部分地暴露出吸气剂结构226。在一些实施例中，用于 移除第四介电结构130的部分以至少部分地暴露出吸气剂结构226的工艺 包括在第四介电结构130之上、在第二导电线123之上、在第一多个开口 1202中、在空腔开口1302中以及在流体连通沟道开口1304中形成第三经 图案化掩蔽层(图中未示出)(例如，正性/负性光刻胶、硬掩模等)。此后， 执行第三刻蚀工艺以移除第四介电结构130的未掩蔽部分，从而至少部分 地暴露出吸气剂结构226。第三刻蚀工艺可为干刻蚀工艺、rie工艺、湿刻 蚀工艺、其他刻蚀工艺或前述各项的组合。随后，在一些实施例中，剥除 第三经图案化掩蔽层。
[0206]
如图15所示，将mems衬底136接合到第四介电结构130。通过将 mems衬底136接合到第四介电结构130，在ic结构102之上形成多个空 腔148及多个流体连通沟道302。例如，一旦mems衬底136接合到第四 介电结构130，mems衬底136便完全覆盖空腔开口1302及流体连通沟道 开口1304(例如，参见图14)，从而分别形成多个空腔148及多个流体连 通沟道302。在一些实施例中，将mems衬底136接合到第四介电结构130 会覆盖第一多个开口1202。
[0207]
在一些实施例中，通过熔融接合工艺将mems衬底136接合到第四介 电结构130。应了解，可利用其他类型的接合工艺(例如，共熔接合(eutecticbonding))来将mems衬底136接合到第四介电结构130。在再一些实施 例中，将mems衬底136接合到第二介电层134。
[0208]
mems衬底136可包括第一mems结构217及第二mems结构218。 在一些实施例中，第一mems结构217可接合到第四介电结构130。在其 他实施例中，mems衬底136可不包括第二mems结构218。在此类实施 例中，第一mems结构217可接合到第四介电结构130。
[0209]
在一些实施例中，在mems衬底136的一侧之上设置第三介电层138， 所述侧与mems衬底136的接合到第四介电结构130的侧相对。可在将 mems衬底136接合到第四介电结构130之前在mems衬底136的所述侧 之上设置第三介电层138。在其他实施例中，可在将mems衬底136接合 到第三介电层138之后在mems衬底136及ic结构102之上形成第三介 电层138。在再一些实施例中，用于在mems衬底136及ic结构102之上 形成第三介电层138的工艺包括例如通过cvd、pvd、ald、热氧化、其 他沉积或生长工艺或者前述各项的组合在mems衬底136上沉积或生长第 三介电层138。
[0210]
如图16所示，在mems衬底136之上形成第二多个开口1602。第二 多个开口1602形成在第三介电层138中。在一些实施例中，第二多个开口 1602是设置在第三介电层138中并在mems衬底136之上延伸的一个或多 个沟槽的一部分。为清楚起见，仅具体地标记第二多个开口1602中的一些。
[0211]
在一些实施例中，用于形成第二多个开口1602的工艺包括在第三介电 层138之上形成第四经图案化掩蔽层(图中未示出)(例如，正性/负性光刻 胶、硬掩模等)。此后，执行第四刻蚀工艺以移除第三介电层138的未掩蔽 部分，从而形成第二多个开口1602。第四刻蚀工艺可为干刻蚀工艺、rie 工艺、湿刻蚀工艺、其他刻蚀工艺或前述各项的组合。随后，在一些实施 例中，剥除第四经图案化掩蔽层。
[0212]
如图17所示，形成垂直延伸穿过第三介电层138、mems衬底136、 第四介电结构130及第三介电结构124的多个通孔开口142。通孔开口142 暴露出第二导电线123中的一者或
多者。例如，在一些实施例中，多个通 孔开口142中的第一通孔开口142a暴露出第三导电线123a，且多个通孔开 口142中的第二通孔开口142b暴露出第四导电线123b。
[0213]
在一些实施例中，用于形成通孔开口142的工艺包括在第三介电层138 之上及在第二多个开口1602中的一些中形成第五经图案化掩蔽层(图中未 示出)(例如，正性/负性光刻胶、硬掩模等)。第五经图案化掩蔽层至少部 分地暴露出第二多个开口1602中其他的一些。第二多个开口1602中由第 五经图案化掩蔽层至少部分地暴露出的开口是对应于其中形成通孔开口 142的位置。此后，执行第五刻蚀工艺以移除mems衬底136的未掩蔽部 分，从而形成通孔开口142。被移除以形成通孔开口142的mems衬底136 的未掩蔽部分分别上覆在第一多个开口1202(例如，参见图16)上。换句 话说，通过移除mems衬底136的未掩蔽部分而暴露出第一多个开口 1202。第五刻蚀工艺可为干刻蚀工艺、rie工艺、湿刻蚀工艺、其他刻蚀工 艺或前述各项的组合。随后，在一些实施例中，可剥除第五经图案化掩蔽 层。应了解，在一些实施例中，第五经图案化掩蔽层可不暴露出第二多个 开口1602中其他的一些，而是暴露出第部分的三介电层138。在此类实施 例中，第五刻蚀工艺移除第三介电层138的未掩蔽部分及mems衬底136 的未掩蔽部分，从而形成通孔开口142。
[0214]
图17中还示出，形成垂直延伸穿过mems衬底136的一个或多个通 气孔402。在一些实施例中，通气孔402被形成为分别垂直延伸穿过mems 衬底136并通向流体连通沟道302中。在其他实施例中，通气孔402可被 形成为分别垂直延伸穿过mems衬底136并通向空腔148中。
[0215]
在一些实施例中，用于形成通气孔402的工艺包括在第三介电层138 之上及在第二多个开口1602中的一些中形成第六经图案化掩蔽层(图中未 示出)(例如，正性/负性光刻胶、硬掩模等)。第六经图案化掩蔽层至少部 分地暴露出第二多个开口1602中其他的一些。第二多个开口1602中由第 六经图案化掩蔽层至少部分地暴露出的开口是对应于其中形成通气孔402 的位置。此后，执行第六刻蚀工艺以移除mems衬底136的未掩蔽部分， 从而形成通气孔402。第六刻蚀工艺可为干刻蚀工艺、rie工艺、湿刻蚀工 艺、其他刻蚀工艺或前述各项的组合。随后，在一些实施例中，可剥除第 六经图案化掩蔽层。应了解，在一些实施例中，第五刻蚀工艺可形成通气 孔402。应了解，在一些实施例中，第六经图案化掩蔽层可不暴露出第二多 个开口1602中其他的一些，而是暴露出部分的第三介电层138。在此类实 施例中，第六刻蚀工艺(或第五刻蚀工艺)移除第三介电层138的未掩蔽 部分及mems衬底136的未掩蔽部分，从而形成通气孔402。
[0216]
如图18所示，在mems衬底136之上形成多个第四导通孔140、多个 第二导电触点144及一个或多个插塞404。第四导通孔140被形成为垂直延 伸穿过第三介电层138、mems衬底136、第四介电结构130及第三介电结 构124，以接触第二导电线123中对应的一者。例如，作为第四导通孔140 之一的第五导通孔140a被形成为垂直延伸穿过第三介电层138、mems衬 底136、第四介电结构130及第三介电结构124，以接触第三导电线123a。 作为第四导通孔140之一的第六导通孔140b被形成为垂直延伸穿过第三介 电层138、mems衬底136、第四介电结构130及第三介电结构124，以接 触第四导电线123b。
[0217]
第二导电触点144被形成为延伸穿过第三介电层138并接触mems衬 底136。插塞404被形成为延伸穿过第三介电层138并接触mems衬底 136。通过形成插塞404，空腔148及流体连通沟道302在参考系统压力(例 如，小于或等于2atm)下被气密地密封。在其中形成
通气孔402的一些实 施例中，参考系统压力可小于0.1atm(例如，对于高真空mems装置)。 应了解，在其中不形成通气孔402的一些实施例中，可通过将mems衬底 136接合到第四介电结构130来气密地密封空腔148及流体连通沟道302。
[0218]
在一些实施例中，用于形成第四导通孔140、第二导电触点144及插塞 404的工艺包括在第三介电层138之上、在第二导电线123之上、在通孔开 口142中及在第二多个开口1602中沉积导电层(图中未示出)。在再一些 实施例中，导电层至少部分地沉积在通气孔402中。导电层可例如为金属 (例如，al、cu、alcu、ti、ag、au等)、金属氮化物(例如，tin)、其 他导电材料或前述各项的组合。可例如通过cvd、pvd、ald、无电镀覆、 电化学镀覆、其他沉积工艺或前述各项的组合来沉积导电层。在一些实施 例中，导电层可被沉积为共形层。在再一些实施例中，可形成厚度在约0.05 微米与约1微米之间的导电层。
[0219]
然后在导电层之上形成第七经图案化掩蔽层(图中未示出)(例如，正 性/负性光刻胶、硬掩模等)。然后对导电层执行第七刻蚀工艺，以移除导电 层的未掩蔽部分，从而形成第四导通孔140、第二导电触点144及插塞404。 第七刻蚀工艺可为干刻蚀工艺、rie工艺、湿刻蚀工艺、其他刻蚀工艺或前 述各项的组合。随后，在一些实施例中，剥除第七掩蔽层。
[0220]
应了解，在一些实施例中，不执行第七刻蚀工艺，则可对导电层执行 平坦化工艺(例如，化学机械抛光(chemical-mechanical polishing，cmp))， 从而形成第四导通孔140、第二导电触点144及插塞404。还应了解，在一 些实施例中，可在沉积导电层之前形成第七经图案化掩蔽层。在此类实施 例中，在沉积导电层之后，可对导电层执行平坦化工艺(例如，cmp)，从 而形成第四导通孔140、第二导电触点144及插塞404。
[0221]
还应了解，在一些实施例中，可通过不同的沉积/刻蚀/平坦化工艺形成 第四导通孔140、第二导电触点144及/或插塞404。例如，在一些实施例中， 插塞404包含与第四导通孔140及第二导电触点144不同的材料。在此类 实施例中，可在形成第四导通孔140及第二导电触点144之前(或之后) 形成插塞404。在再一些此类实施例中，用于形成插塞404的工艺可包括在 第三介电层138之上、在第二导电线123之上、在通孔开口142中、在第 二多个开口1602中以及至少部分地在通气孔402中沉积或生长插塞材料层 (图中未示出)。
[0222]
此后，在插塞材料层之上形成第八经图案化掩蔽层(图中未示出)(例 如，正性/负性光刻胶、硬掩模等)。然后执行第八刻蚀工艺以移除插塞材料 层的未掩蔽部分，从而形成插塞404。插塞材料层可例如为金属(例如， al、cu、alcu、ti、ag、au等)、金属氮化物(例如，tin)、氧化物(例 如，sio2)、氮化物(例如，sin)、氮氧化物(例如，sio
x
n
y
)、半导体材 料(例如，非晶硅、ge等)、用于覆盖并密封通气孔402的其他合适的材 料或者前述各项的组合。可例如通过cvd、pvd、ald、外延、无电镀覆、 电化学镀覆、其他沉积工艺或前述各项的组合来沉积或生长插塞材料层。 第八刻蚀工艺可为干刻蚀工艺、rie工艺、湿刻蚀工艺、其他刻蚀工艺或前 述各项的组合。随后，在一些实施例中，剥除第八经图案化掩蔽层。
[0223]
如图19所示，在mems衬底136之上形成第三多个开口1902。第三 多个开口1902分别形成在空腔148正上方。例如，第三多个开口1902中 的第三开口1902a形成在第一空腔148a正上方，且第三多个开口1902中的 第四开口1902b形成在第二空腔148b正上方。在一些实施例中，插塞404 (及/或第二导电触点144)将第三多个开口1902彼此分隔开。
[0224]
在一些实施例中，用于形成第三多个开口1902的工艺包括在第三介电 层138、第四导通孔140、第二导电触点144及插塞404之上形成第九经图 案化掩蔽层(图中未示出)
(例如，正性/负性光刻胶、硬掩模等)。此后， 执行第九刻蚀工艺以移除第三介电层138的未掩蔽部分，从而形成第三多 个开口1902。第九刻蚀工艺可为干刻蚀工艺、rie工艺、湿刻蚀工艺、其 他刻蚀工艺或前述各项的组合。随后，可剥除第九经图案化掩蔽层。
[0225]
图19中还示出，在第五导通孔140a与第六导通孔140b之间横向形成 隔离沟槽220。隔离沟槽220被形成为垂直延伸穿过第三介电层138并延伸 到mems衬底136中。在一些实施例中，用于形成隔离沟槽220的工艺包 括在第三介电层138、第四导通孔140、第二导电触点144、插塞404之上 及在第三多个开口1902中形成第十经图案化掩蔽层(图中未示出)(例如， 正性/负性光刻胶、硬掩模等)。此后，执行第十刻蚀工艺以移除第三介电层 138的未掩蔽部分及mems衬底136的未掩蔽部分，从而形成隔离沟槽 220。随后，可剥除第十经图案化掩蔽层。在一些实施例中，第十刻蚀工艺 移除第一mems结构217的未掩蔽部分，并在第二mems结构218的未掩 蔽部分处停止。第十刻蚀工艺可为干刻蚀工艺、rie工艺、湿刻蚀工艺、其 他刻蚀工艺或前述各项的组合。应了解，在一些实施例中，可至少部分地 通过第九刻蚀工艺形成隔离沟槽220。
[0226]
如图20所示，在第三介电层138、第四导通孔140、第二导电触点144、 插塞404、第一mems结构217及第二mems结构218之上形成第一钝化 层222。在一些实施例中，第一钝化层222被形成为衬砌第四导通孔140、 第二导电触点144、插塞404、隔离沟槽220及第三多个开口1902。在再一 些实施例中，用于形成第一钝化层222的工艺包括在第三介电层138、第四 导通孔140、第二导电触点144、插塞404及mems衬底136之上沉积第 一钝化层222。可例如通过cvd、pvd、ald、其他沉积工艺或前述各项 的组合来沉积第一钝化层222。在一些实施例中，第一钝化层222可被沉积 为共形层。
[0227]
如图21所示，在mems衬底136之上形成功能结构152。功能结构 152分别形成在第三多个开口1902(例如，参见图20)中。例如，功能结 构152中的第一功能结构152a形成在第三开口1902a(例如，参见图20) 中，且功能结构152中的第二功能结构152b形成在第四开口1902b(例如， 参见图20)中。在一些实施例中，功能结构152形成在第一mems结构 217上。在再一些实施例中，各功能结构152形成有实质上共面的最底部表 面。
[0228]
在一些实施例中，用于形成功能结构152的工艺包括在第一钝化层222 之上形成第十一经图案化掩蔽层(图中未示出)(例如，正性/负性光刻胶、 硬掩模等)。此后，执行第十一刻蚀工艺以移除第一钝化层222的未掩蔽部 分。通过第十一刻蚀工艺移除的第一钝化层222的未掩蔽部分设置在第三 多个开口1902(例如，参见图20)中。第十一刻蚀工艺可为干刻蚀工艺、 rie工艺、湿刻蚀工艺、其他刻蚀工艺或前述各项的组合。在一些实施例中， 移除第一钝化层222的未掩蔽部分会暴露出mems衬底136的部分。随后， 可剥除第十一经图案化掩蔽层。
[0229]
然后在第一钝化层222之上及在mems衬底136之上沉积第一功能材 料层(图中未示出)。第一功能材料层可例如为或包含压电材料(例如，钼 (mo)、锆钛酸铅(pzt)、氮化铝(aln)、氧化锌(zno)等)、生物敏感 材料(例如，设置在金属(例如，au、ag、铂(pt)等)(或其一部分)上 的生物辨识组件)、ir敏感材料(例如，氧化钒(vox)、碲化汞镉(hgcdte)、 硅(si)、碲化镉锌(cdznte)等)、聚合物(例如，聚酰亚胺、su-8、负 性/正性光刻胶等)等。可例如通过cvd、pvd、ald、无电镀覆、电化学 镀覆、其他沉积工艺或前述各项的组合来沉积第一功能材料层。
[0230]
此后，在第一功能材料层之上形成第十二经图案化掩蔽层(图中未示 出)(例如，正性/负性光刻胶、硬掩模等)。然后执行第十二刻蚀工艺以移 除第一功能材料层的未掩蔽部分，从而形成第一功能结构152a。第一功能 结构152a是未被第十二刻蚀工艺移除的第一功能材料层的一部分。第十二 刻蚀工艺可为干刻蚀工艺、rie工艺、湿刻蚀工艺、其他刻蚀工艺或前述各 项的组合。随后，可剥除第十二经图案化掩蔽层。
[0231]
在一些实施例中，第一功能材料层可被形成为共形层。在再一些实施 例中，第一功能材料层可被形成为具有在约0.0005微米与约50微米之间的 厚度。更具体来说，如果第一功能材料层是聚合物，则第一功能材料层可 被形成为具有在约0.0005微米与约10微米之间的厚度；如果第一功能材料 层是ir敏感材料，则第一功能材料层可被形成为具有在约0.1微米与约0.2 微米之间的厚度；且如果第一功能材料层是压电材料，则第一功能材料层 可被形成为具有在约0.05微米与约50微米之间的厚度。
[0232]
在形成第一功能结构152a之后，在第一钝化层222之上、在mems 衬底136之上以及在第一功能结构152a之上沉积第二功能材料层(图中未 示出)。第二功能材料层可例如为或包含压电材料(例如，钼(mo)、锆钛 酸铅(pzt)、氮化铝(aln)、氧化锌(zno)等)、生物敏感材料(例如， 设置在金属(例如，au、ag、铂(pt)等)(或其一部分)上的生物辨识组 件)、ir敏感材料(例如，氧化钒(vox)、碲化汞镉(hgcdte)、硅(si)、 碲化镉锌(cdznte)等)、聚合物(例如，聚酰亚胺、su-8、负性/正性光 刻胶等)等。可例如通过cvd、pvd、ald、无电镀覆、电化学镀覆、其 他沉积工艺或前述各项的组合来沉积第二功能材料层。在一些实施例中， 第二功能材料层是与第一功能材料层不同的材料。
[0233]
此后，在第二功能材料层之上形成第十三经图案化掩蔽层(图中未示 出)(例如，正性/负性光刻胶、硬掩模等)。然后执行第十三刻蚀工艺以移 除第二功能材料层的未掩蔽部分，从而形成第二功能结构152b。第二功能 结构152b是未被第十三刻蚀工艺移除的第二功能材料层的一部分。第十三 刻蚀工艺可为干刻蚀工艺、rie工艺、湿刻蚀工艺、其他刻蚀工艺或前述各 项的组合。随后，可剥除第十三经图案化掩蔽层。
[0234]
在一些实施例中，第二功能材料层可被形成为共形层。在再一些实施 例中，第二功能材料层可被形成为具有在约0.0005微米与约50微米之间的 厚度。更具体来说，如果第二功能材料层是聚合物，则第二功能材料层可 被形成为具有在约0.0005微米与约10微米之间的厚度；如果第二功能材料 层是ir敏感材料，则第二功能材料层可被形成为具有在约0.1微米与约0.2 微米之间的厚度；且如果第二功能材料层是压电材料，则第二功能材料层 可被形成为具有在约0.05微米与约50微米之间的厚度。应了解，在一些实 施例中，可在第一功能结构152a之前形成第二功能结构152b。
[0235]
在一些实施例中，在形成功能结构152之后，多个mems装置146的 形成完成。mems装置146分别包括空腔148、可移动膜片150及功能结 构152。例如，mems装置146中的第一mems装置146a包括第一空腔 148a、可移动膜片150中的第一可移动膜片150a及第一功能结构152a，且 mems装置146中的第二mems装置146b包括第二空腔148b、可移动膜 片150中的第二可移动膜片150b及第二功能结构152b。
[0236]
第一mems装置146a及第二mems装置146b是不同类型的mems 装置。例如，在一些实施例中，第二功能材料层是与第一功能材料层不同 的材料。因此，因第一功能结构152a与第二功能结构152b的化学组成的 差异，第一mems装置146a及第二mems装置146b形成有不
同的配置。 因此，第一mems装置146a及第二mems装置146b可为不同类型的 mems装置(例如，ir检测传感器及pmut)。由于第一mems装置146a 及第二mems装置146b是不同类型的mems装置，因此可降低制造成本， 可减小封装尺寸，可降低功率消耗等。应了解，不同类型的mems装置之 间的配置的差异并非仅限于功能结构的化学组成的差异，而是在不同类型 的mems装置之间可存在其他类型的差异，例如可移动膜片的掺杂浓度的 差异、功能结构的存在与否等。
[0237]
如图22所示，在第一钝化层222及功能结构152之上形成第二钝化层 224。在一些实施例中，用于形成第二钝化层224的工艺包括在第一钝化层 222及功能结构152之上沉积第二钝化层224。可例如通过cvd、pvd、 ald、其他沉积工艺或前述各项的组合来沉积第二钝化层224。在一些实施 例中，第二钝化层224可被形成为共形层。在再一些实施例中，第二钝化 层224可被形成为厚度在约0.05微米与约2微米之间。
[0238]
图22中还示出，在一些实施例中，可移除设置在第五导通孔140a之 上的第一钝化层222的一部分及设置在第五导通孔140a之上的第二钝化层 224的一部分。在一些实施例中，用于移除设置在第五导通孔140a之上的 第一钝化层222的部分及设置在第五导通孔140a之上的第二钝化层224的 部分的工艺包括在第二钝化层224之上形成第十四经图案化掩蔽层。
[0239]
此后，执行第十四刻蚀工艺以移除第二钝化层224的未掩蔽部分及第 一钝化层222的未掩蔽部分，从而移除设置在第五导通孔140a之上的第一 钝化层222的部分及设置在第五导通孔140a之上的第二钝化层224的部 分。第十四刻蚀工艺可为干刻蚀工艺、rie工艺、湿刻蚀工艺、其他刻蚀工 艺或前述各项的组合。随后，可剥除第十四经图案化掩蔽层。在一些实施 例中，在形成第二钝化层224之后，半导体装置100的形成完成。
[0240]
图23示出用于形成包括不同类型的微机电系统(mems)装置的半导 体装置的方法的一些实施例的流程图。虽然图23所示流程图2300在本文 被示出及阐述为一系列动作或事件，然而应了解，此类动作或事件的所示 次序不应被解释为具有限制意义。例如，一些动作可以不同的次序发生及/ 或与除了本文所示及/或所述的那些动作或事件之外的其他动作或事件可同 时发生。此外，可能不需要所有所示的动作来实作本文说明的一个或多个 方面或实施例，且可在一个或多个单独的动作及/或阶段中施行本文所绘示 的动作中的一者或多者。
[0241]
在动作2302处，在集成电路(ic)结构之上形成介电结构，其中所述 ic结构包括设置在半导体衬底之上的内连结构。图11示出与动作2302对 应的一些实施例的剖视图。
[0242]
在动作2304处，在半导体衬底之上及在介电结构中形成多个空腔开 口。图12至图13示出与动作2304对应的一些实施例的一系列剖视图。
[0243]
在动作2306处，将微机电系统(mems)衬底接合到介电结构，其中 将mems衬底接合到介电结构会覆盖空腔开口，从而在半导体衬底之上形 成多个空腔。图14至图15示出与动作2306对应的一些实施例的一系列剖 视图。
[0244]
在动作2308处，在mems衬底之上形成多个导通孔及多个导电触点， 其中导通孔垂直延伸穿过mems衬底及介电结构，使得导通孔电耦合到内 连结构。图16至图18示出与动作2308对应的一些实施例的一系列剖视图。
[0245]
在动作2310处，在半导体衬底之上形成第一mems装置，其中形成 第一mems装置包
括在mems衬底之上及在所述多个空腔中的第一空腔之 上形成第一功能结构。图19至图21示出与动作2310对应的一些实施例的 一系列剖视图。
[0246]
在动作2312处，在半导体衬底之上形成与第一mems装置横向间隔 开的第二mems装置，其中形成第二mems装置包括在mems衬底之上 及在所述多个空腔中的第二空腔之上形成第二功能结构，且其中第二 mems装置是与第一mems装置不同类型的mems装置。图19至图21 示出与动作2312对应的一些实施例的一系列剖视图。
[0247]
在动作2314处，在mems衬底、第一功能结构、第二功能结构、导 通孔及导电触点之上形成钝化层。图22示出与动作2314对应的一些实施 例的剖视图。
[0248]
在一些实施例中，本公开提供一种半导体装置。所述半导体装置包括 设置在半导体衬底之上的内连结构。第一介电结构设置在所述内连结构之 上。第一空腔设置在所述第一介电结构中。第二空腔设置在所述第一介电 结构中并与所述第一空腔横向间隔开。微机电系统(mems)衬底设置在 所述第一介电结构之上，其中所述mems衬底包括上覆在所述第一空腔上 的第一可移动膜片及上覆在所述第二空腔上的第二可移动膜片。第一功能 结构上覆在所述第一可移动膜片及所述第一空腔上，其中所述第一功能结 构包含具有第一化学组成的第一材料。第二功能结构上覆在所述第二可移 动膜片及所述第二空腔上，其中所述第二功能结构与所述第一功能结构横 向间隔开，且其中所述第二功能结构包含具有与所述第一化学组成不同的 第二化学组成的第二材料。
[0249]
在一些实施例中，在所述的半导体装置中，其中所述第一功能结构被 配置成响应于第一刺激而使所述第一可移动膜片偏转；且所述第二功能结 构被配置成响应于与所述第一刺激不同的第二刺激而使所述第二可移动膜 片偏转。在一些实施例中，在所述的半导体装置中，其中所述第一功能结 构响应于所述第一刺激而使所述第一可移动膜片偏转第一距离；且所述第 二功能结构不响应于所述第一刺激而不使所述第二可移动膜片偏转，或者 响应于所述第一刺激而使所述第二可移动膜片偏转比所述第一距离小的第 二距离。在一些实施例中，在所述的半导体装置中，其中所述第一功能结 构的最底部表面与所述第二功能结构的最底部表面实质上共面。在一些实 施例中，在所述的半导体装置中，其中所述第一功能结构具有第一厚度； 且所述第二功能结构具有与所述第一厚度不同的第二厚度。在一些实施例 中，在所述的半导体装置中，其中所述第一功能结构具有第一厚度；且所 述第二功能结构具有与所述第一厚度实质上相同的第二厚度。在一些实施 例中，所述的半导体装置还包括第二介电结构，设置在所述第一介电结构 与所述半导体衬底之间；第一电极，设置在所述第二介电结构中并电耦合 到所述内连结构，其中所述第一空腔上覆在所述第一电极上，且其中所述 第一电极输出与所述第一可移动膜片与所述第一电极间隔开的距离对应的 第一电信号；以及第二电极，设置在所述第二介电结构中并电耦合到所述 内连结构，其中所述第二空腔上覆在所述第二电极上，且其中所述第二电 极输出与所述第二可移动膜片与所述第二电极间隔开的距离对应的第二电 信号。在一些实施例中，所述的半导体装置还包括流体连通沟道，设置在 所述第一介电结构中，其中所述流体连通沟道在所述第一空腔与所述第二 空腔之间横向延伸，使得所述第一空腔及所述第二空腔流体连通。在一些 实施例中，在所述的半导体装置中，其中所述第一材料是红外辐射敏感材 料；且所述第二材料不是红外辐射敏感材料。在一些实施例中，在所述的 半导体装置中，其中所述第一材料是压电材料；且所述第二材料不是压电 材料。在一些实施例中，在所述的半导体
装置中，其中所述第一材料是生 物敏感材料；且所述第二材料不是生物敏感材料。在一些实施例中，在所 述的半导体装置中，其中所述第一材料是聚合物；且所述第二材料不是聚 合物。
[0250]
在一些实施例中，本公开提供一种半导体装置。所述半导体装置包括 设置在半导体衬底之上的内连结构。介电结构设置在所述内连结构之上。 第一空腔设置在所述介电结构中。第二空腔设置在所述介电结构中并与所 述第一空腔横向间隔开。微机电系统(mems)衬底设置在所述介电结构 之上，其中所述mems衬底包括上覆在所述第一空腔上的第一可移动膜片 及上覆在所述第二空腔上的第二可移动膜片。传感结构上覆在所述第一可 移动膜片及所述第一空腔上，其中所述传感结构的物理性质响应于外部刺 激而改变。钝化层设置在所述mems衬底之上，其中所述传感结构将所述 钝化层的第一底表面与所述第一可移动膜片的上表面垂直分隔开，且其中 所述钝化层的第二底表面上覆在所述第二可移动膜片上并垂直设置在所述 第一底表面与所述第一可移动膜片的所述上表面之间。
[0251]
在一些实施例中，在所述的半导体装置中，其中所述钝化层直接接触 所述传感结构的上表面及所述第二可移动膜片的上表面。在一些实施例 中，在所述的半导体装置中，其中所述传感结构具有第一化学组成；且所 述钝化层具有与所述传感结构不同的第二化学组成。在一些实施例中，所 述的半导体装置还包括流体连通沟道，设置在所述介电结构中，其中所述 流体连通沟道在所述第一空腔与所述第二空腔之间横向延伸，使得所述第 一空腔及所述第二空腔流体连通。在一些实施例中，所述的半导体装置还 包括通气孔，设置在所述微机电系统衬底中，其中所述通气孔从所述流体 连通沟道垂直延伸穿过所述微机电系统衬底的最上表面；以及插塞，设置 在所述微机电系统衬底之上并覆盖所述通气孔，其中所述钝化层是覆盖所 述传感结构及所述插塞的连续层。
[0252]
在一些实施例中，本公开提供一种用于形成半导体装置的方法。所述 方法包括：接收集成电路(ic)结构，其中所述ic结构包括设置在所述ic 结构的半导体衬底之上的内连结构。在所述内连结构之上形成介电结构。 在所述介电结构中形成第一开口。在所述介电结构中形成与所述第一开口 横向间隔开的第二开口。将微机电系统(mems)衬底接合到所述介电结 构，其中将所述mems衬底接合到所述介电结构会覆盖所述第一开口及所 述第二开口，从而分别形成第一空腔及第二空腔。在所述mems衬底之上 形成上覆在所述第一空腔上的第一功能结构。在所述mems衬底之上形成 上覆在所述第二空腔上的第二功能结构，其中所述第二功能结构具有与所 述第一功能结构不同的化学组成。
[0253]
在一些实施例中，在所述的形成半导体装置的方法，其中所述第二功 能结构形成有与所述第一功能结构的最底部表面实质上共面的最底部表 面。在一些实施例中，所述的形成半导体装置的方法还包括在将所述微机 电系统衬底接合到所述介电结构之前，在所述介电结构中形成从所述第一 开口横向延伸到所述第二开口的流体连通沟道开口。
[0254]
前述内容概述了若干实施例的特征以使所属领域中的技术人员可更好 地理解本公开的各方面。所属领域中的技术人员应了解，他们可易于使用 本公开作为基础来设计或修改其他工艺及结构以施行本文所介绍实施例的 相同目的及/或实现本文所介绍实施例的相同优点。所属领域中的技术人员 还应认识到，此种等效构造并不背离本公开的精神及范围，且在不背离本 公开的精神及范围的条件下，他们可对本文作出各种改变、替代、及变更。