一种MEMS器件及其加工方法与流程

本发明涉及半导体制造领域，尤其涉及一种mems器件及其加工方法。

背景技术：

mems(microelectromechanicalsystem，微机电系统)器件由于其体积小、成本低、集成性好等特点，已得以越来越广泛的应用在如消费电子、医疗、汽车等产品中。常见的mems器件包括但不限于压力传感器、磁传感器、麦克风、加速度计、陀螺仪、红外传感器等。

在mems晶圆制作的过程中,许多可动组件，如梳齿，会因毛细现象、晃动，而产生接触；同样地，在实际使用过程中,上述梳齿会因加速度而产生接触。这些接触如果无法自行恢复分离,即称为发生沾黏(stiction)，如图1所示，这会造成mems器件失效或芯片短路烧毁。

常见的解决方法是在硅结构表面利用自组装膜(self-assemblymonolayer，sam)的方式使用硅烷基长碳链高分子(如perfluorodecyltrichlorosilane、fdts)对表面进行疏水改质。这些化学分子改变硅表面化学特性，降低表面化学能，能让沾黏发生的机率下降。然而这层化学薄膜并不能避免在使用过程中，因梳齿触碰导致的短路问题，同时其热稳定性也不佳,常常在后续工艺流程中产生断裂使得沾黏发生的机率增加并且影响腔体真空度，如图2所示。

技术实现要素：

鉴于现有技术中的不足，本发明提供一种mems器件，包括可动组件，所述可动组件的表面依次设置有电介质层和疏水层。

进一步地，所述电介质层采用氧化硅。

进一步地，所述电介质层采用siox，其中x＝0.1～2。

进一步地，所述电介质层的厚度范围为1～10000埃。

进一步地，所述疏水层采用金属氧化物或金属氮化物。

进一步地，所述疏水层采用hfox，其中x＝0.1～2。

进一步地，所述疏水层的厚度范围为1～10000埃。

本发明还提供了一种mems器件加工方法，其包括：

形成可动结构层，所述可动结构层包括可动组件；

沉积电介质层；

沉积疏水层。

进一步地，提供第一晶圆，所述可动结构层被设置为与所述第一晶圆相连接。

进一步地，所述第一晶圆为所述mems器件的盖帽晶圆或互连晶圆。

进一步地，所述电介质层采用氧化硅。

进一步地，所述电介质层采用siox，其中x＝0.1～2。

进一步地，所述电介质层的厚度范围为1～10000埃。

进一步地，所述疏水层采用金属氧化物或金属氮化物。

进一步地，所述疏水层采用hfox，其中x＝0.1～2。

进一步地，所述疏水层的厚度范围为1～10000埃。

技术效果：

本发明利用半导体常见的氧化物在硅片表面形成一电介质层/疏水层之双层结构，如氧化硅/氧化铪(siox/hfox)，让表面既可维持疏水特性，hfox表面水接触角可大于100度,同时siox可作为短路屏障。本发明的双层薄膜相较于传统sam所使用的化学分子有着更佳的热稳定性和表面覆盖率，能有效地降低制造过程以及使用过程中所造成的表面化学特性衰减。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是mems器件中梳齿结构发生沾黏的示意图；

图2是利用fdts对mems器件中梳齿结构表面进行化学改质的示意图；

图3是本发明的一个较佳实施例的结构示意图；

图4是图3中a处的结构示意图；

图5至图8是本发明的一个实施例的加工过程中的各结构示意图；

图9至图11是本发明的另一个实施例的加工过程中的各结构示意图；

图12是以图8结构为例的局部放大结构示意图，其中示例性地示出了两组介质层覆盖情况不同的梳齿结构。

具体实施方式

在本发明的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。附图为原理图或者概念图，各部分厚度与宽度之间的关系，以及各部分之间的比例关系等等，与其实际值并非完全一致。

图3示出了本实施例的mems器件，其中包括可动结构层100、晶圆200和晶圆300。可动结构层100上制作有可动组件101，如梳齿等；晶圆200上设置有深槽201，可动组件101被设置在与深槽201相配合的位置；晶圆300上制作有用于与可动结构层100上的结构互连的电路和线路。晶圆300、可动结构层100和晶圆200依次层叠设置，可动结构层100分别与晶圆200和晶圆300相连接，如采用键合工艺将其与晶圆进行连接。

如图4所示，可动结构层100的可动组件101上设置有双层薄膜，分别为电介质层102和疏水层103。电介质层102被设置在可动组件101表面，疏水层103被设置在电介质层102远离可动组件101的表面上。

本实施例中，电介质层102采用氧化硅siox，其中x＝0.1～2，厚度范围为1～10000埃。

疏水层103可以采用半导体制程工艺中的常见金属氧化物或金属氮化物，如al2o3、ta2o3、tin等。本实施例中，疏水层103采用氧化铪hfox，其中x＝0.1～2，厚度范围为1～10000埃。

本实施例的mems器件设置了降低梳齿沾黏、短路的双层表面结构。通过在结构表面上生长双层介质层以达到绝缘和表面改质来同时实现防短路和防沾黏的功用。

本实施例的mems器件的一种加工方法，包括：

提供晶圆200，晶圆200可以是例如硅晶圆。

在晶圆200上形成深槽201，深槽201的图案与后续需要加工的可动组件101的图案相配合，后续形成可动组件101的刻蚀主要是位于深槽201所在的区域。

以上深槽201的形成是通过在晶圆200上执行光刻/刻蚀工艺完成的，如涂布光刻胶后曝光显影形成深槽201的图案，再通过刻蚀将曝露的晶圆200刻蚀至预定深度，再执行去胶工艺，从而形成深槽201。鉴于深槽201的深度较深，也可采用湿法腐蚀以缩短加工时间。在一些实施例中，也可以采用硬掩膜作为刻蚀阻挡层，即先在晶圆200上沉积硬掩膜层，如氧化硅、氮化硅等，通过光刻/刻蚀工艺将硬掩膜层图案化，形成深槽201的图案，再进行刻蚀工艺，如湿法腐蚀，将曝露的晶圆200刻蚀至预定深度，从而形成深槽201。

提供晶圆400，晶圆400用于形成可动结构层100。如图5所示，将晶圆200与晶圆400键合连接，具体可以是先在晶圆200表面沉积键合介质层，本实施例中采用二氧化硅作为键合介质层，通过采用硅-二氧化硅熔融键合将晶圆200与晶圆400相连接。

将晶圆400减薄至预定厚度，即形成了可动结构层100。

在可动结构层100正对深槽201的区域采用深反应离子刻蚀(deepreactiveionetching，drie)形成可动组件101，如图6所示。在drie执行前，同样需要采用光刻工艺定义可动组件101的图案，如采用光刻胶或是硬掩膜。

沉积电介质层102，覆盖可动组件101的表面。沉积工艺可包括低压化学气相沉积(lowpressurechemicalvapordeposition，lpcvd)和等离子体增强化学气相沉积(plasmaenhancedchemicalvapordeposition，pecvd)、物理气相沉积(physicalvapordeposition，pvd)、原子层沉积(atomiclayerdeposition，ald)、热氧化、电子束蒸镀及/或其他合适的沉积技术或前述的组合，本实施例中采用原位水汽生成工艺(in-situsteamgeneration，issg)沉积氧化硅siox，其中x＝0.1～2，厚度范围为1～10000埃，可根据工艺能力和器件的工艺尺寸在上述取值范围内进行选择和调整。

沉积疏水层103，覆盖可动组件101的表面，具体是覆盖已形成在可动组件101表面的电介质层102的表面。疏水层103可以采用半导体制程工艺中的常见金属氧化物或金属氮化物，如al2o3、ta2o3、tin等。沉积工艺可采用溅射工艺(sputtering)，或是利用原子层沉积(atomiclayerdeposition，ald)以获得更好的表面覆盖率。本实施例中，采用ald沉积氧化铪hfox，其中x＝0.1～2，厚度范围为1～10000埃，可根据工艺能力和器件的工艺尺寸在上述取值范围内进行选择和调整。

如图7所示，在可动结构层100上形成键合金属104，本实施例中采用金属锗，用于后续与晶圆300的键合连接。在另一些实施例中，键合金属104是在晶圆400减薄后可动组件101形成前进行加工的。

提供晶圆300，晶圆300已制作有用于与可动结构层100上的结构互连的电路和线路。

在晶圆300上的设置有与可动结构层100上的键合金属104相配合的键合金属介质，本实施例中晶圆300上的键合金属采用铝，在实际工艺中使用的铝材可能会掺杂微量的硅或/和铜。

将可动结构层100和晶圆300键合连接，具体是通过可动结构层100上的键合金属锗与晶圆300上的键合金属铝进行共晶键合，形成如图8所示的结构。

本实施例的mems器件的另一种加工方法，包括：

提供晶圆300，晶圆300已制作有用于与晶圆200上的结构互连的电路和线路。

将可动结构层100和晶圆300键合连接，具体可通过共晶键合将两者连接，键合工艺同上一加工方法中所述，在此不再赘述，如图9所示。

沉积电介质层102，覆盖可动组件101的表面。沉积工艺可包括低压化学气相沉积(lowpressurechemicalvapordeposition，lpcvd)和等离子体增强化学气相沉积(plasmaenhancedchemicalvapordeposition，pecvd)、物理气相沉积(physicalvapordeposition，pvd)、原子层沉积(atomiclayerdeposition，ald)、热氧化、电子束蒸镀及/或其他合适的沉积技术或前述的组合，本实施例中采用原位水汽生成工艺(in-situsteamgeneration，issg)沉积氧化硅siox，其中x＝0.1～2，厚度范围为1～10000埃，可根据工艺能力和器件的工艺尺寸在上述取值范围内进行选择和调整。

沉积疏水层103，覆盖可动组件101的表面，具体是覆盖已形成在可动组件101表面的电介质层102的表面，如图10所示。疏水层103可以采用半导体制程工艺中的常见金属氧化物或金属氮化物，如al2o3、ta2o3、tin等。沉积工艺可采用溅射工艺(sputtering)，或是利用原子层沉积(atomiclayerdeposition，ald)以获得更好的表面覆盖率。本实施例中，采用ald沉积氧化铪hfox，其中x＝0.1～2，厚度范围为1～10000埃，可根据工艺能力和器件的工艺尺寸在上述取值范围内进行选择和调整。

提供晶圆200，晶圆200设置有深槽201，深槽201的图案与可动组件101相配合。

将晶圆200与可动结构层100键合连接，键合工艺同上一加工方法中所述，在此不再赘述，形成如图11所示的结构。

在此需要进一步说明的是，根据不同工艺的选择和设备工艺能力的限制，可动组件101表面薄膜的覆盖可能并不如图8和图11所示的那么理想。以图8为例，对于可动结构层100与晶圆200所限定的空腔202，双层薄膜在空腔202的内壁的覆盖可能并不如图示那么理想，空腔202的内壁实质上即深槽201的槽壁以及可动组件101的背面。

具体地，对于第一层薄膜电介质层102来说，炉管热氧化或issg通常是可以做到在空腔202的内壁上也生长均匀的氧化层，对于如pecvd或pvd来说，空腔202的内壁上氧化层的覆盖可能并不完整或者均匀性不理想。

对于第二层薄膜疏水层103来说，鉴于设备工艺能力的差异，采用溅射或ald工艺也可能出现空腔202的内壁上覆盖可能并不完整或者均匀性不理想的情况。

但即使如上所述，出现空腔202的内壁上的薄膜覆盖不完整，实质上，主要是在于第二层薄膜疏水层103未完全覆盖，因为第一层薄膜电介质层102通过炉管热氧化或issg是可以实现在空腔202的内壁上达到预期覆盖的，最差的情况就是可动组件101的背面没有被疏水层103覆盖，如图12所示，图12中示出了两组相邻的梳齿结构105，左边一组为双层介质层完全覆盖，右边一组为梳齿结构105的一侧未完全覆盖疏水层103。即使如此，也不会影响本发明的技术效果，如图1和图12所示，梳齿间的沾黏是发生在梳齿结构105的侧面106，相邻梳齿结构105的正面107(或是背面108)并不会发生直接接触，所以在梳齿结构105的背面108即使没有覆盖疏水层103也不会对本发明的技术效果产生影响，即仍然可以实现梳齿间的防短路和防沾黏，并且相比于现有技术具有更好的热稳定性。因此，本发明的实现对于现有半导体制程工艺是简单且易于实现的。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。