悬臂梁结构的微型电场传感器的制备工艺流程的制作方法

本发明涉及半导体工艺传感器加工领域，特别是一种悬臂梁结构的微型电场传感器的制备工艺流程。

背景技术：

为了实现智能电网在复杂发用电环境下运行的可靠、安全、经济、高效、环境友好目标，开发先进的传感和量测技术，构建系统信息采集网络拓扑，为控制决策提供信息支撑是重要的实现基础。满足智能电网要求的实时监测传感测量技术应满足以下要求：一、微型化、易集成、低成本。系统信息参数的监测要求全覆盖，一方面是空间布局全覆盖，即构建电力系统信息采集网络拓扑，在电力系统各个节点密集安装传感测量装置，另一方面是信息参数全覆盖，即除了电压电流等最基本的电气量采集，还需要位移、气压、温度、湿度等外部量的获取，为电力系统运行状况评估提供更多可参考的特征因素。二、宽频宽幅、性能稳定、易于维护。电力系统运行环境复杂恶劣，系统的正常运行及极端状态运行时传感测量装置需要耐受强磁场、高场强及性能稳定性威胁。

电网中电压、电流等基本电气量的测量，目前主要应用电子式或电磁式互感器，适用于高幅值及工频交流信号的测量，对直流、暂态以及高次谐波等信号无法测量；另外，互感器体积大、成本高、安装难度大，无法实现对电网信息广域监测的全覆盖。相比之下，基于光电效应的非接触式电场传感器分辨率高、动态范围广，适用于交流稳态及快速过暂态的宽频域范围测量；然而，基于光电效应的电场传感器目前处于推广试验运行阶段，温度稳定性问题仍是测量精度最大的挑战，基于原理本身需求的高质量光源以及无法实现的微型化，不利于光电传感器的广泛应用与开展。

随着基础材料的不断发展，新型功能材料在电气量的感知与测量方面表现出相当可观的性能参数，如压电材料。压电晶体或压电薄膜在一定电压范围内的高灵敏度线性压电效应使其具有作为传感器感应材料的基础。基于此，本发明提出了具有悬臂梁结构的高灵敏度高场强微型电场传感器。该具有悬臂梁结构的微型电场传感器的结构如图1所示，其中1是离子掺杂区，2是压电薄膜，3是半导体材料，4是固定件，5是底座。其原理为利用压电材料显著的压电效应在水平方向产生应力形变，该形变耦合到半导体薄膜上，薄膜具有压阻效应的掺杂区域的电阻值发生改变，通过测量薄膜掺杂区域电阻的变化来实现电场强度的测量。

技术实现要素：

本发明的目的为：

提供一种标准的制备工艺，针对特定的材料提供独特的加工方式，保证材料在性能参数的最优性与稳定性。

为了实现上述发明目的，设计思路为：

目前在微型传感器的工艺上，企业及学术界都在展开研究，如基于振动式的mems电场传感器的工艺上就有学者提出表面加工平行振动式电场传感器工艺流程和体加工平行振动式电场传感器工艺流程，两者都在加工上最大程度地利用了传感材料的性能参数，提高了传感器件的稳定性。因此设计传感器件的制备工艺是为特定结构的传感器提供完美的制备方案

基于上述设计思路，设计了一种悬臂梁结构的微型电场传感器的制备工艺流程。具体设计方案为：

一种具有悬臂梁结构的微型电场传感器的制备工艺流程，依次进行下述步骤：

蚀硅衬底材料形成对准标记，

加热硅片形成表面氧化硅层以形成硅晶格保护层，

在图形化掺杂并激活的硅片表面通过溶胶凝胶法沉积压电薄膜pzt，

对pzt薄膜及种子层pt进行图形化刻蚀，

利用icp/rie刻蚀工艺释放硅片欧姆接触区域的表面二氧化硅层，

蒸发金属电极，

利用icp刻蚀工艺图形化刻蚀表面氧化硅及一定深度的硅，(深度应不小于要求的悬臂梁的厚度)，使晶片上表面呈现悬臂梁形状的凸起，

对硅片底部实施减薄工艺，

图形化刻蚀减薄后的硅片底部，

键合底座，

对加工后的晶片进行划片。

所述蚀硅衬底材料形成对准标记步骤中，衬底为半导体硅片，表面电阻率为1ω·cm-100ω·cm。

加热硅片以形成硅晶格保护层后，进行掺杂与激活，所述参杂与激活所采用的离子为n型离子、p型离子中的一种，使其构成惠斯通桥结构所需要的压阻区域，

所述激活过程为高温加热及退火，在硅片表面形成副产物二氧化硅。

加热硅片以形成硅晶格保护层步骤的副产品为二氧化硅，用于作为pzt的衬底层，金属铂pt为pzt薄膜沉积的种子层，还可以作为利用icp/rie刻蚀工艺释放硅片欧姆接触区域的表面二氧化硅层的材料。

对pzt薄膜及种子层pt进行图形化刻蚀，暴露硅片离子掺杂的欧姆接触区及惠斯通桥金属电极走线区，图形化悬臂梁结构。

蒸发金属电极步骤中，连接离子掺杂压阻区，构成惠斯通桥电路结构，所述金属电机材料包括金属铝。

对硅片底部实施减薄步骤中，减薄后厚度为100um-250um。

图形化刻蚀减薄后的硅片底部步骤中，释放悬臂梁以实现自由振动，该步骤可使用干法刻蚀、湿法刻蚀等刻蚀工艺，关键在于探索刻蚀速率，以准确实现悬臂梁厚度。

键合底座步骤中，悬臂梁结构器件的底面与玻璃键合以键合底座的稳定性，该步骤的工艺包括用紫外胶键合、阳极键合或低温直接键合。

对加工后的晶片进行划片步骤中，得到一系列传感单元，传感单元上惠斯通桥电极打线引出至电路板。

通过本发明的上述技术方案得到的悬臂梁结构的微型电场传感器的制备工艺流程，其有益效果是：

制备工艺简单，可批量生产。整个工艺流程以刻蚀、蒸发、键合等基本工艺为主，避免了过于复杂的加工工艺，可以实现批量高质量生产。

充分利用了压电材料的参数性能，应用溶胶凝胶法实现了压电材料与压阻材料的薄膜间耦合，增大了机械耦合强度与稳定性，提高了传感器的测量灵敏度和可靠性。

应用刻蚀工艺使悬臂梁结构与支撑座为一个整体，保证成品芯片的统一性，使得悬臂梁结构在工作过程中具有更好的稳定性和耐久性。

附图说明

图1是利用本发明所述制备工艺流程制造的悬臂梁结构的微型电场传感器的结构示意图；

图2是本发明所述激活步骤的结构示意图；

图3是本发明所述沉积压电薄膜pzt步骤的结构示意图；

图4是本发明所述图形化刻蚀步骤的结构示意图；

图5是本发明所述释放硅片欧姆接触区步骤的结构示意图；

图6是本发明所述蒸发金属电极步骤的结构示意图；

图7是本发明所述刻蚀悬臂梁步骤的结构示意图；

图8是本发明所述减薄体硅步骤的结构示意图；

图9是本发明所述释放悬臂梁振动区步骤的结构示意图；

图10是本发明所述键合底座步骤的结构示意图；

图中，1、离子掺杂区；2、压电薄膜；3、半导体材料；4、固定件；5、底座。

具体实施方式

下面结合附图对本发明进行具体描述。

实施例1

刻蚀硅衬底材料形成对准标记。衬底为常用的半导体硅片，表面电阻率～1-100cm为佳，该步骤注意版全镜像对称，正反面均要光刻，光刻后需用等离子体去除底膜，持续时间4min-6min为宜，接着用icp刻蚀工艺对si进行刻蚀并清洗。

加热硅片以形成硅晶格保护层后，进行n型离子(如p⁵ )或p型离子(如b )的掺杂与激活，使其构成惠斯通桥结构所需要的压阻区域。其中，激活过程为高温加热及退火，退火后用热氧工艺对材料表面再次氧化形成二氧化硅副产物。

在掺杂后的硅片表面通过溶胶凝胶法沉积压电薄膜pzt。步骤2中的副产物二氧化硅作为pzt的衬底层，金属铂pt为pzt薄膜沉积的种子层。该过程沉积氧化硅层和金属铂pt种子层后在高温下进行溶胶凝胶法沉积工艺。

对pzt薄膜及种子层pt进行图形化刻蚀，暴露硅片离子掺杂的欧姆接触区及惠斯通桥金属电极走线区，图形化悬臂梁结构。其中图形化刻蚀可以采用湿法刻蚀工艺进行刻蚀，湿法刻蚀的环境为酸性，金属铂pt的刻蚀需要在王水环境下进行。

利用icp/rie刻蚀工艺对衬底材料进行刻蚀，刻蚀部分为压电材料表面在步骤2中生成的副产物二氧化硅层，使其释放欧姆接触区。

制备金属电极(如金属铝、金属铜)，连接离子掺杂压阻区，构成惠斯通桥电路结构，该步骤可使用蒸发电极、剥离电极等工艺进行具体实施，比如利用电子束蒸发金属铝使衬底铺上电极材料，其中电极层的厚度为500nm，然后用湿法腐蚀法对电极层进行刻蚀得到电极电路结构。

利用icp刻蚀工艺图形化刻蚀表面氧化硅及一定深度的硅(深度应不小于要求的悬臂梁的厚度)，使晶片上表面呈现悬臂梁形状的凸起。

对硅片底部(未加工部分)实施减薄工艺。减薄至100um-250um为宜，使晶片满足独立支撑强度下厚度最薄。目的在于提高后续工艺刻蚀速度，增加生产效率。减薄工艺可以使用cmp工艺，也可使用减薄机对硅底进行减薄。

图形化刻蚀减薄后的硅片底部，释放悬臂梁以实现自由振动。该步骤可使用干法刻蚀、湿法刻蚀等刻蚀工艺，关键在于探索刻蚀速率，以准确实现悬臂梁厚度。

将工艺步骤9得到的悬臂梁结构器件的底面与绝缘材料(如玻璃)键合以加固传感器件的稳定性。该工艺步骤可使用紫外胶键合、阳极键合或低温直接键合等方式。如uv键合工艺则需在玻璃衬底表面均匀旋涂uv胶(5-10um)，然后用紫外光照射贴合。

对加工后的晶片进行划片，得到一系列传感单元，传感单元上惠斯通桥电极打线引出至电路板。

上述技术方案仅体现了本发明技术方案的优选技术方案，本技术领域的技术人员对其中某些部分所可能做出的一些变动均体现了本发明的原理，属于本发明的保护范围之内。