在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0050]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0051]目前，所述MEMS器件的制备方法如图1a-1h所示，首先提供基底101，在所述基底101上形成有第一牺牲材料层102和震荡膜(Membrane)材料层，如图1a所示，然后图案化所述震荡膜(Membrane)材料层以形成震荡膜(Membrane) 103,以减小所述震荡膜(Membrane)的关键尺寸。
[0052]然后再次沉积第一牺牲材料层102，以覆盖所述震荡膜103，并图案化所述第一牺牲材料层102，以在所述震荡膜103的上方形成若干第一开口 10，露出所述震荡膜103，如图1b所示。
[0053]进一步，接着沉积第二牺牲材料层104，以填充所述第一开口 10，覆盖所述第一牺牲材料层102，同时在所述第二牺牲材料层中所述第一开口 10的上方形成凹槽11，如图1c所示。
[0054]然后在所述凹槽11之间的所述第二牺牲材料层104上形成定极板105，如图1d所示，其中所述定极板105和所述震荡膜103在后续步骤中形成电容器结构；接着在所述第二牺牲材料层104上形成限制层106，以填充所述凹槽11同时覆盖所述第二牺牲材料层104，如图1e所示。
[0055]图案化所述基底101的背部，以形成第二开口，露出所述第一牺牲材料层102，如图1f所示，然后去除位于震荡膜103中间部位的上方和下方的第一牺牲材料层102和第二牺牲材料层104，以在所述震荡膜103和所述定极板105之间形成空腔，并露出所述震荡膜103上方的限制层106，如图1g所示。
[0056]在上述制备方法中震荡膜的应力(Stress)面临一个很大的挑战，在MEMS器件(例如微型手机，MicroPhone)中震荡膜(Membrane)的应力(Stress)会影响器件(Device)的运动和电容变化量的感应，更严重时，图案化所述基底101的背部，以形成第二开口的工艺中产生的应力释放现象会破坏震荡膜(Membrane)的结构,致使震荡膜(Membrane)破裂，如图1h所示，导致器件失效。
[0057]因此，需要对所述MEMS器件的制备方法作进一步的改进。
[0058]实施例1
[0059]为了解决现有技术中存在的问题，本发明提供了一种MEMS器件的制备方法，下面结合附图2a_2h对所述方法做进一步的说明。
[0060]首先，执行步骤201，提供基底201，并在所述基底201上形成第一牺牲材料层202。
[0061]具体地，如图2a所示，其中所述基底201至少包括半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以被定义有源区。
[0062]在所述基底上沉积第一牺牲材料层202，其中，所述第一牺牲材料层202可以选用与所述半导体衬底以及在所述第一牺牲材料层202上形成的震荡膜具有较大蚀刻选择比的材料，例如可选用氧化物层，例如S12和掺碳氧化硅(S1C)等材料，但并不局限于上述示例。
[0063]执行步骤202，在所述第一牺牲材料层202上形成第一震荡膜材料层2031。
[0064]具体地,如图2b所7K,在所述第一牺牲材料层202上沉积第一震荡膜材料层2031,以覆盖所述第一牺牲材料层202，其中，所述第一震荡膜材料层2031可以选用多晶硅、SiGe等材料，并不局限于某一种。在该实施例中，所述第一震荡膜材料层2031选用多晶硅。
[0065]执行步骤203，在所述第一震荡膜材料层2031上形成第二震荡膜材料层2032，以覆盖所述第一震荡膜材料层2031。
[0066]具体地，如图2c所示，在该步骤中所述第二震荡膜材料层2032可以选用多晶硅、SiGe等材料，并不局限于某一种。
[0067]可选地，所述第二震荡膜材料层2032和所述第一震荡膜材料层2031选用相同的材料。
[0068]进一步，所述第二震荡膜材料层2032和所述第一震荡膜材料层2031的厚度也可以相同，但是并不局限于某一数值范围。
[0069]在该实施例中，所述第二震荡膜材料层2032选用多晶硅。
[0070]执行步骤204，图案化所述第一震荡膜材料层2031和所述第二震荡膜材料层2032，以形成震荡膜叠层
[0071]具体地，如图2d所示，图案化所述第一震荡膜材料层2031和所述第二震荡膜材料层2032，以形成震荡膜叠层，具体地可以选用下述方法:在所述第二震荡膜材料层2032上形成掩膜层，所述掩膜层中形成有震荡膜叠层的图案，以所述掩膜层为掩膜蚀刻所述第一震荡膜材料层2031和所述第二震荡膜材料层2032，以将所述震荡膜图案转移至所述第一震荡膜材料层2031和所述第二震荡膜材料层2032中，形成所述震荡膜叠层，最后去除所述掩膜层。
[0072]其中，所述震荡膜叠层相对于所述第一牺牲材料层202上具有较小的关键尺寸。
[0073]在本发明中通过设置两层震荡膜，来改善所述震荡膜的应力，设置两层震荡膜相对一层震荡膜来说其应力分布更加均一，所述应力梯度的绝对数值更小(the absolutevalue of the strain gradient is smaller),能够更加有效地避免震荡膜(Membrane)的损坏而失效。
[0074]执行步骤205，再次沉积所述第一牺牲材料层202，以覆盖所述震荡膜叠层。
[0075]具体地，如图2e所示，再次沉积所述第一牺牲材料层202，以完全覆盖所述震荡膜叠层，其中，所述第一牺牲材料层202可选为氧化物层，例如S12和掺碳氧化硅(S1C)等材料，并不局限于某一种。
[0076]所述第一牺牲材料层202的厚度也并不局限于某一数值范围，可以根据实际需要进行设定。
[0077]执行步骤206，图案化所述第一牺牲材料层202，以形成若干开口。
[0078]具体地，如图2e所示，其中在该步骤中在所述第一牺牲材料层上形成掩膜层，然后选用干法或者湿法蚀刻所述第一牺牲材料层202，以在所述第一牺牲材料层202中形成若干相互间隔的开口，并露出部分所述震荡膜叠层。
[0079]其中，所述开口的数目并不局限于某一数值范围，可以根据需要进行设置。
[0080]执行步骤207，沉积第二牺牲材料层204，以填充所述开口并在所述第二牺牲材料层204中所述开口的上方形成凹槽。
[0081]具体地,如图2e所示,在该步骤中沉积第二牺牲材料层204,以填充所述开口并覆盖所述第一牺牲材料层202。
[0082]在该步骤中选用共形沉积的方法沉积所述第二牺牲材料层204，在填充完所述开口之后，在所述开口的上方所述第二牺牲材料层204中形成凹槽。
[0083]其中，所述第二牺牲材料层204可以选用与所述半导体衬底以及所述震荡膜叠层具有较大蚀刻选择比的材料，例如可选为氧化物层，例如S12和掺碳氧化硅(S1C)等材料，并不局限于某一种。
[0084]可选地，所述第一牺牲材料层202和所述第二牺牲材料层204选用相同的材料。
[0085]执行步骤208，在所述凹槽之间的所述第二牺牲材料层204上形成若干定极板206。
[0086]具体地，如图2f所示，在所述凹槽之间的所述第二牺牲材料层204上形成若干定极板206，用于形成电容器的上电极，其中，所述定极板206可以选用本领域常用的导电材料，并不局限于某一种，在该实施例中可以选择多晶硅作为所述定极板206。
[0087]形成所述定极板206的方法包括但不局限于下述步骤:在所述第二牺牲材料层204上形成导电材料层；在所述导电材料层上形成图案化的掩膜层；以所述掩膜层为掩膜蚀刻所述导电材料层，以在所述凹槽之间形成相互间隔的定极板206，最后去除所述掩膜层。
[0088]执行步骤209，沉积限制层205，以覆盖所述定极板206和所述第二牺牲材料层204。
[0089]如图2f所示，在所述定极板206和所述第二牺牲材料层204上沉积限制层205，其中所述限制层205可以选用氮化物层，例如SiN，但并不局限于该材料。
[0090]其中，所述限制层205同时填充所述第二牺牲材料层中的凹槽，在去除所述第二牺牲材料层之后，形成限位件，以对所述震荡膜叠层形成保护，防止过度震荡造成损坏。
[0091]执行步骤210，图案化所述基底201的背面，以露出所述第一牺牲材料层202。
[0092]具体地，如图2g所示，在该步骤中反转所述基底201，以露出所述基底的背面，然后蚀刻所述基底的背面，以形成关键尺寸较大传感开口，露出所述第一牺牲材料层202。
[0093]其中，所述传感开口的关键尺寸小于所述震荡膜叠层的关键尺寸，所述传感开口在后续的步骤中用于将外界压力传递
[0050]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0051]目前，所述MEMS器件的制备方法如图1a-1h所示，首先提供基底101，在所述基底101上形成有第一牺牲材料层102和震荡膜(Membrane)材料层，如图1a所示，然后图案化所述震荡膜(Membrane)材料层以形成震荡膜(Membrane) 103,以减小所述震荡膜(Membrane)的关键尺寸。
[0052]然后再次沉积第一牺牲材料层102，以覆盖所述震荡膜103，并图案化所述第一牺牲材料层102，以在所述震荡膜103的上方形成若干第一开口 10，露出所述震荡膜103，如图1b所示。
[0053]进一步，接着沉积第二牺牲材料层104，以填充所述第一开口 10，覆盖所述第一牺牲材料层102，同时在所述第二牺牲材料层中所述第一开口 10的上方形成凹槽11，如图1c所示。
[0054]然后在所述凹槽11之间的所述第二牺牲材料层104上形成定极板105，如图1d所示，其中所述定极板105和所述震荡膜103在后续步骤中形成电容器结构；接着在所述第二牺牲材料层104上形成限制层106，以填充所述凹槽11同时覆盖所述第二牺牲材料层104，如图1e所示。
[0055]图案化所述基底101的背部，以形成第二开口，露出所述第一牺牲材料层102，如图1f所示，然后去除位于震荡膜103中间部位的上方和下方的第一牺牲材料层102和第二牺牲材料层104，以在所述震荡膜103和所述定极板105之间形成空腔，并露出所述震荡膜103上方的限制层106，如图1g所示。
[0056]在上述制备方法中震荡膜的应力(Stress)面临一个很大的挑战，在MEMS器件(例如微型手机，MicroPhone)中震荡膜(Membrane)的应力(Stress)会影响器件(Device)的运动和电容变化量的感应，更严重时，图案化所述基底101的背部，以形成第二开口的工艺中产生的应力释放现象会破坏震荡膜(Membrane)的结构,致使震荡膜(Membrane)破裂，如图1h所示，导致器件失效。
[0057]因此，需要对所述MEMS器件的制备方法作进一步的改进。
[0058]实施例1
[0059]为了解决现有技术中存在的问题，本发明提供了一种MEMS器件的制备方法，下面结合附图2a_2h对所述方法做进一步的说明。
[0060]首先，执行步骤201，提供基底201，并在所述基底201上形成第一牺牲材料层202。
[0061]具体地，如图2a所示，其中所述基底201至少包括半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以被定义有源区。
[0062]在所述基底上沉积第一牺牲材料层202，其中，所述第一牺牲材料层202可以选用与所述半导体衬底以及在所述第一牺牲材料层202上形成的震荡膜具有较大蚀刻选择比的材料，例如可选用氧化物层，例如S12和掺碳氧化硅(S1C)等材料，但并不局限于上述示例。
[0063]执行步骤202，在所述第一牺牲材料层202上形成第一震荡膜材料层2031。
[0064]具体地,如图2b所7K,在所述第一牺牲材料层202上沉积第一震荡膜材料层2031,以覆盖所述第一牺牲材料层202，其中，所述第一震荡膜材料层2031可以选用多晶硅、SiGe等材料，并不局限于某一种。在该实施例中，所述第一震荡膜材料层2031选用多晶硅。
[0065]执行步骤203，在所述第一震荡膜材料层2031上形成第二震荡膜材料层2032，以覆盖所述第一震荡膜材料层2031。
[0066]具体地，如图2c所示，在该步骤中所述第二震荡膜材料层2032可以选用多晶硅、SiGe等材料，并不局限于某一种。
[0067]可选地，所述第二震荡膜材料层2032和所述第一震荡膜材料层2031选用相同的材料。
[0068]进一步，所述第二震荡膜材料层2032和所述第一震荡膜材料层2031的厚度也可以相同，但是并不局限于某一数值范围。
[0069]在该实施例中，所述第二震荡膜材料层2032选用多晶硅。
[0070]执行步骤204，图案化所述第一震荡膜材料层2031和所述第二震荡膜材料层2032，以形成震荡膜叠层
[0071]具体地，如图2d所示，图案化所述第一震荡膜材料层2031和所述第二震荡膜材料层2032，以形成震荡膜叠层，具体地可以选用下述方法:在所述第二震荡膜材料层2032上形成掩膜层，所述掩膜层中形成有震荡膜叠层的图案，以所述掩膜层为掩膜蚀刻所述第一震荡膜材料层2031和所述第二震荡膜材料层2032，以将所述震荡膜图案转移至所述第一震荡膜材料层2031和所述第二震荡膜材料层2032中，形成所述震荡膜叠层，最后去除所述掩膜层。
[0072]其中，所述震荡膜叠层相对于所述第一牺牲材料层202上具有较小的关键尺寸。
[0073]在本发明中通过设置两层震荡膜，来改善所述震荡膜的应力，设置两层震荡膜相对一层震荡膜来说其应力分布更加均一，所述应力梯度的绝对数值更小(the absolutevalue of the strain gradient is smaller),能够更加有效地避免震荡膜(Membrane)的损坏而失效。
[0074]执行步骤205，再次沉积所述第一牺牲材料层202，以覆盖所述震荡膜叠层。
[0075]具体地，如图2e所示，再次沉积所述第一牺牲材料层202，以完全覆盖所述震荡膜叠层，其中，所述第一牺牲材料层202可选为氧化物层，例如S12和掺碳氧化硅(S1C)等材料，并不局限于某一种。
[0076]所述第一牺牲材料层202的厚度也并不局限于某一数值范围，可以根据实际需要进行设定。
[0077]执行步骤206，图案化所述第一牺牲材料层202，以形成若干开口。
[0078]具体地，如图2e所示，其中在该步骤中在所述第一牺牲材料层上形成掩膜层，然后选用干法或者湿法蚀刻所述第一牺牲材料层202，以在所述第一牺牲材料层202中形成若干相互间隔的开口，并露出部分所述震荡膜叠层。
[0079]其中，所述开口的数目并不局限于某一数值范围，可以根据需要进行设置。
[0080]执行步骤207，沉积第二牺牲材料层204，以填充所述开口并在所述第二牺牲材料层204中所述开口的上方形成凹槽。
[0081]具体地,如图2e所示,在该步骤中沉积第二牺牲材料层204,以填充所述开口并覆盖所述第一牺牲材料层202。
[0082]在该步骤中选用共形沉积的方法沉积所述第二牺牲材料层204，在填充完所述开口之后，在所述开口的上方所述第二牺牲材料层204中形成凹槽。
[0083]其中，所述第二牺牲材料层204可以选用与所述半导体衬底以及所述震荡膜叠层具有较大蚀刻选择比的材料，例如可选为氧化物层，例如S12和掺碳氧化硅(S1C)等材料，并不局限于某一种。
[0084]可选地，所述第一牺牲材料层202和所述第二牺牲材料层204选用相同的材料。
[0085]执行步骤208，在所述凹槽之间的所述第二牺牲材料层204上形成若干定极板206。
[0086]具体地，如图2f所示，在所述凹槽之间的所述第二牺牲材料层204上形成若干定极板206，用于形成电容器的上电极，其中，所述定极板206可以选用本领域常用的导电材料，并不局限于某一种，在该实施例中可以选择多晶硅作为所述定极板206。
[0087]形成所述定极板206的方法包括但不局限于下述步骤:在所述第二牺牲材料层204上形成导电材料层；在所述导电材料层上形成图案化的掩膜层；以所述掩膜层为掩膜蚀刻所述导电材料层，以在所述凹槽之间形成相互间隔的定极板206，最后去除所述掩膜层。
[0088]执行步骤209，沉积限制层205，以覆盖所述定极板206和所述第二牺牲材料层204。
[0089]如图2f所示，在所述定极板206和所述第二牺牲材料层204上沉积限制层205，其中所述限制层205可以选用氮化物层，例如SiN，但并不局限于该材料。
[0090]其中，所述限制层205同时填充所述第二牺牲材料层中的凹槽，在去除所述第二牺牲材料层之后，形成限位件，以对所述震荡膜叠层形成保护，防止过度震荡造成损坏。
[0091]执行步骤210，图案化所述基底201的背面，以露出所述第一牺牲材料层202。
[0092]具体地，如图2g所示，在该步骤中反转所述基底201，以露出所述基底的背面，然后蚀刻所述基底的背面，以形成关键尺寸较大传感开口，露出所述第一牺牲材料层202。
[0093]其中，所述传感开口的关键尺寸小于所述震荡膜叠层的关键尺寸，所述传感开口在后续的步骤中用于将外界压力传递
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。