一种存储单元、存储阵列、芯片、检测装置、电子设备的制作方法
本技术存储器件，尤其涉及存储单元、存储阵列、芯片、检测装置、电子设备。
背景技术：
1、在现有技术中，电编程熔丝（efuse）是一类常用的非易失性存储器件，广泛用于芯片中的配置参数存储、修调校准、芯片序列号及安全密钥等一次性写入场景。efuse通常采用多晶硅或金属导线作为存储结构，通过在熔丝单元两端施加短时间的大幅脉冲电流，利用电迁移（em）效应使导电路径局部熔断，从而使熔丝单元的电阻由低电阻状态跃迁至高电阻状态，实现数据的“烧录”与保持。在读出阶段，一般将烧录后的高电阻状态定义为逻辑“1”，未烧录的低电阻状态定义为逻辑“0”，以此实现信息的非易失性存储。
2、然而，实际应用中，efuse单元在制程及使用过程中容易受到工艺偏差和可靠性问题的影响。例如，由于工艺缺陷或长期应力作用，已经烧录到高电阻状态的熔丝电阻值可能随时间缓慢回落，向低电阻状态漂移；或者在烧录过程中，脉冲电流幅值、脉宽或温度控制不稳定，导致熔丝电阻未能提升至预期阈值，从而出现“烧不透”“电阻抬升不足”等失效模式。为降低单个熔丝单元失效导致的数据错误风险，现有技术中提出了双位冗余备份方案，即采用两个efuse单元存储相同数据，在读出时同时读取两位数据并进行逻辑运算，通过预设的真值表对两位数据进行合成，仅当两个同位数据同时失效时才将输出判定为错误，在仅有一位数据出错的情况下仍能够恢复出正确结果，从而在一定程度上提高整体存储可靠性。
3、但是，受目前工艺影响，efuse结构及其材料体系的长期可靠性仍存在较大不确定性，烧录工艺的一致性和精确度也难以完全满足高可靠应用需求。在此背景下，即便采用双位冗余备份方案，仍然存在两位同位数据在制程或使用寿命期内同时发生失效的概率，例如两位熔丝均出现高电阻回落、或两位熔丝在烧录阶段均未达到目标电阻水平等，使得双位冗余方案的总体错误概率仍然偏高，无法充分满足对安全性和可靠性要求较高的应用场景，对芯片长期稳定工作构成潜在风险。
技术实现思路
1、为克服相关技术中存储单元易失效、错误概率较高等问题，本技术提供了存储单元、存储阵列、芯片、检测装置、电子设备。
2、根据本技术实施例的第一方面，提供一种存储单元，包括：
3、至少三个熔丝子单元，每个所述熔丝子单元均设有读出端；
4、处理模块，与至少三个所述熔丝子单元的读出端分别电连接，被配置为获取来自所述至少三个熔丝子单元的读出信号，并按照预定规则对所述读出信号进行处理，以生成表征所述存储单元对应逻辑位的输出结果。
5、在本公开一些实施方式中，所述预定规则至少包括：
6、当来自所述至少三个熔丝子单元的读出信号中存在至少一个为第一逻辑值时，所述输出结果被置为第一逻辑值；
7、当所述读出信号全部为第二逻辑值时，所述输出结果被置为第二逻辑值；
8、其中，所述第一逻辑值表征对应所述熔丝子单元处于正常状态，所述第二逻辑值表征对应所述熔丝子单元处于异常状态。
9、在本公开一些实施方式中，所述存储单元包括至少两个冗余单元组；
10、其中，每一所述冗余单元组内包括至少两个所述熔丝子单元，所述冗余单元组的读出信号由所述冗余单元组内的所有所述熔丝子单元共同确定；
11、所述处理模块被配置为获取来自所述冗余单元组的读出信号，并按照预定规则对所述读出信号进行处理，以生成表征所述存储单元对应逻辑位的输出结果。
12、在本公开一些实施方式中，所述处理模块包括：
13、初判子模块，与所述冗余单元组对应设置，被配置为读取对应所述冗余单元组中的所述熔丝子单元的读出信号并按照组内组合规则输出中间判决结果；
14、终判子模块，与多个所述初判子模块电连接，被配置为对所述中间判决结果进行逻辑处理以生成所述存储单元的最终输出结果。
15、在本公开一些实施方式中，所述处理模块还被配置为，获取目标熔丝子单元的读出信号，并输出表征所述目标熔丝子单元当前状态的诊断结果，所述目标熔丝子单元为所述熔丝子单元中的任意一个。
16、在本公开一些实施方式中，所述存储单元还包括：
17、接口模块，与所述熔丝子单元电连接；其中，所述接口模块具有第一端口；所述第一端口被配置为基于外部的使能信号，将预设电压加载至目标熔丝子单元以使所述熔丝子单元熔断；以及所述第一端口还被配置为，在所述熔丝子单元输出读出信号时保持安全电位；所述目标熔丝子单元为所述熔丝子单元中的任意一个。
18、在本公开一些实施方式中，所述接口模块还包括第二端口；
19、所述第二端口被配置为当其处于第一状态时，允许对所述熔丝子单元进行访问；在所述第二端口处于第二状态时，禁止对所述熔丝子单元进行访问；
20、其中，所述第一状态与所述第二状态不同。
21、在本公开一些实施方式中，所述接口模块还包括第三端口；
22、所述第三端口被配置为在预定时隙内选通与所述熔丝子单元对应的访问通道；所述访问通道包括第一通道和第二通道；其中，在所述熔丝子单元输出读出信号时，所述第三端口选通所述第一通道；在所述熔丝子单元接收所述第一端口施加的预设电压时，所述第三端口选通所述第二通道。
23、在本公开一些实施方式中，所述接口模块还包括第四端口；
24、所述第四端口被配置为接收地址信号，并在所述第二端口处于第一状态且所述第三端口被触发时，对所述地址信号进行锁存，以选定与所述地址信号对应的所述熔丝子单元。
25、根据本技术实施例的第二方面，提供一种存储阵列，包括多个所述的存储单元。
26、根据本技术实施例的第三方面，提供一种芯片，包括多个所述的存储阵列。
27、在本公开一些实施方式中，用于表征同一逻辑位的至少三个所述熔丝子单元分布于至少两个不同的所述存储阵列中。
28、在本公开一些实施方式中，用于表征同一逻辑位的至少三个所述熔丝子单元位于同一所述存储阵列的不同存储地址，且任意两个所述熔丝子单元电连接的字线和位线中的至少一者不共用。
29、根据本技术实施例的第四方面，提供一种检测装置，包括如权利要求所述的芯片。
30、根据本技术实施例的第五方面，提供一种电子设备，包括所述的芯片或包括所述的检测装置。
31、有益效果：
32、存储单元中至少三个熔丝子单元共同表征同一逻辑位，烧录阶段根据目标逻辑状态分别对各熔丝子单元进行熔断或保留；在读出阶段，处理模块与各熔丝子单元的读出端分别电连接，对其施加读出条件获取至少三个读出信号，并按照预定规则对所述读出信号进行逻辑处理，得到并输出表征该存储单元对应逻辑位的最终输出结果。通过至少三个熔丝子单元对同一逻辑位进行冗余存储，并由处理模块依据预定规则综合判决，可在部分熔丝子单元因工艺波动或可靠性问题出现失效时仍输出正确结果，仅在多子单元同时失效的极端情况下才产生读出错误，从而显著降低单逻辑位失效率，增强对烧录偏差的容错能力。
33、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。